分类号学号M201072033 学校代码10487 密级
硕士学位论文
基于FSK的电力载波通信SoC
芯片设计与验证
学位申请人：刘洋
学科专业：集成电路工程
指导教师：缪向水教授
答辩日期：2012年5月18日
A Dissertation Submitted in Partial Fulfillment of the Requirements
for the Degree of Master of Engineering
Design and Verification of Power Line
Communication SoC chip Based on FSK
Candidate : Liu Yang
Major : IC Engineering
Supervisor : Prof. Miao Xiangshui
Huazhong University of Science & Technology
Wuhan 430074, P. R. China
May, 2012
独创性声明
本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除文中已经标明引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写过的研究成果。对本文的研究做出贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。
学位论文作者签名：
日期：年月日
学位论文版权使用授权书
本学位论文作者完全了解学校有关保留、使用学位论文的规定，即：学校有权保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权华中科技大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。
保密□，在年解密后适用本授权书。
本论文属于
不保密□。
（请在以上方框内打“√”）
学位论文作者签名：指导教师签名：
日期：年月日日期：年月日
华中科技大学硕士学位论文
摘要
电力线通信是以无处不在的电力线缆为传输媒介，具有低投资、高回报、建网及维护简单等突出优点，广泛应用于智能电网、工业控制、智能家居、安防监控等领域，有着巨大的市场。国外在电力线载波通讯技术上研究早、技术强，但是在国内的特殊的电网特性、电力结构等因素影响下，国外电力载波通信芯片在国内并没取得很大成功。而国内现有的电力载波通信芯片普遍存在通信速率低、通信频率以及通信功率不达标等缺陷。因此本文旨在设计一种高效可靠的调制解调方式，并应用到自带MCU的电力载波通信芯片中去。
文中介绍了设计FSK调制解调器所用到的通信算法原理以及实现形式，其中包括基本的调制解调算法频移键控（FSK），检错纠错算法循环冗余码校验（CRC）与差错控制编码（ECC），以及伪随机算法扰码器（Scrambler）。这些算法的引入有效的提高了通信时的可靠性、准确率以及抗干扰能力。在设计时，根据测试结果发现，传输错误经常是以一段连续方式出现，所以本文引入了Interleave算法与ECC有机结合，增强了ECC的纠错能力。
根据算法设计，本文完成了FSK调制解调器IP的设计，在功能仿真正确后将其集成于电力载波通信SoC芯片中。接着对整个SoC设计进行验证，包括功能仿真、静态时序分析、形式验证以及后端设计的DRC和LVS等验证方式。最终完成了SoC 芯片的版图设计，并交由中芯国际代工生产，最后封装测试。测试结果表明芯片能够正常工作，性能上已经和国内现有的电力载波芯片持平甚至更优，而本文所设计的芯片具有更低的成本和更快的传输速率，所以具有更强的竞争力。
关键词：电力载波通信SoC FSK调制解调器MCU 验证
华中科技大学硕士学位论文
Abstract
By using existing power lines as its transmission channel, power line communication (PLC) has the advantage of high reliability, low cost but high returns and its construction will be synchronized with the grid. With these advantages, power line communication has been widely used in the field of smart grid, industrial control, smart home and security monitoring. This article aims to design an efficient and reliable modem, and integrate it into the power line carrier communication SoC chip which is also designed by this article.
This article describes the principle and forms of communication algorithm used in the FSK modem design, including Frequency Shift Keying, Cyclic Redundancy Check, Error Correcting Code, and Scrambler. These algorithms would effectively improve the communication reliability, accuracy, and anti-jamming capability. According to test results, transmission errors often appear in continuous way, so I introduces the interleave algorithm. By organic combination with Error Correcting Code, the interleave algorithm would enhance the error correction capability of Error Correcting Code.
According to the algorithm design, I have completed the design of the FSK modem IP. After functional simulation, it would be integrated into the power line carrier communication SoC chip. Then the entire SoC design should be verified, including functional simulation, Static Timing Analysis, formal verification, Design Rule Check and Layout V ersus Schematic. After completed the layout, we handed the GDS II over to the SMIC foundry to product. The test results show that the chip works properly, and its performance is equal to the existing power line carrier chip or even better. With lower cost and faster transfer rates, therefore, our chip has a stronger competitive force.
Keywords：Power Line Communication SoC FSK modem MCU V erification
华中科技大学硕士学位论文
目录
摘要 .......................................................................................................... I Abstract...................................................................................................... II 1 绪论. (1)
1.1 电力载波通信技术概述 (1)
1.2 电力载波通信芯片的发展与现状 (1)
1.3 本文研究目的与内容安排 (4)
2 FSK调制解调器算法设计 (6)
2.1 频移键控（FSK） (6)
2.2 循环冗余码校验（CRC ） (12)
2.3 差错控制编码（ECC） (14)
2.4 扰码器（Scrambler） (16)
2.5 本章小结 (18)
3 FSK调制解调器IP核设计 (19)
3.1 FSK调制解调器整体设计 (19)
3.2 MSK调制解调模块设计 (19)
3.3 数据链路层设计 (22)
3.4 FSK调制解调器接口设计 (25)
3.5 寄存器与中断设计 (26)
华中科技大学硕士学位论文
3.6 本章小结 (28)
4 仿真验证与测试 (29)
4.1 FSK调制解调器IP功能仿真 (29)
4.2 FSK调制解调器IP的SoC集成 (32)
4.3 基于FPGA的验证 (33)
4.4 SoC仿真验证与综合 (39)
4.5 电力载波通信SoC芯片测试 (46)
4.5 本章小结 (48)
5 总结与展望 (49)
致谢 (51)
参考文献 (52)
华中科技大学硕士学位论文
1 绪论
1.1 电力载波通信技术概述
电力线通信技术（Power Line Communication）简称PLC，是一种利用已有的电力传输系统完成载波信号传输的通信方式[1]。该技术是把需要传输的信息经过调制后加载到电流中，接收方再通过滤波、解调等方法把有用信息从电流中分离出来，最终送达目标设备，以实现信息传输[2]。
上世纪二十年代，电力线通信就开始引起人们的关注，由于电力线通信是以无处不在的电力线缆为传输媒介，所以电力线通信具有低投资、高回报、建网及维护简单等突出优点，因此得到迅速发展。传统电力线通信只能通过高压输电线进行信息的传输，并且应用范围相当狭窄，但是随着电力线通信技术的不断发展与日趋成熟，电力线通信现已可用于高、中、低压等不同输电线网络，广泛应用于不同领域。低压电力载波通信主要用于电力线自动抄表、智能家居等领域，甚至已经开始运用于高速宽带通信等领域[3~5]。
电力载波通信具体实现方式主要包括正交幅度调制（QAM）和格栅编码调制（TCM）、正交多载波调制（OFDM）、扩频通信三种[6]。扩频通信方式具有抗干扰能力强，相对其它方式实现起来比较容易等特点所以得到广泛的采用，本文也将采用扩频通信方式中的频移键控调制解调来设计一款低压窄带电力载波通信芯片。
1.2 电力载波通信芯片的发展与现状
电力传输线不是专门为信息传输所设计，所以就会存在电力线高噪声干扰、信道失真以及对载波信号造成高衰减以致引起载波信号变形等不可避免的缺点，所以电力线传输实现起来时非常之困难的，这样就需要专用的且功能强大电力线载波主控芯片的支持以实现在电力线上复杂的环境下通信[7~9]。
华中科技大学硕士学位论文
1.2.1 国内外电力载波通信芯片公司现状及特点
国外对电力载波通信技术研究起步早，随着电力载波通信技术的日趋成熟，针对不同应用领域的高中低速电力载波通信芯片得到快速发展，各种标准也随之出现。根据北美洲地区和欧洲地区电网的标准和特性制定了相应的窄带电力载波通信适用频率范围，分别为100KHz-450KHz与9KHz-150KHz。美国FCC以及欧盟等组织还针对高速（宽带）PLC发布了电磁兼容标准和辐射限制[10~13]。ST、ECHELON、Intellon、Maxim、Yitran、DS2等公司都根据本地区标准与电网特点，相继推出了各自的电力载波通信芯片，其中一部分公司已被并购。下面简单介绍下现在最具竞争力的几家外国电力载波通信芯片公司。
ST（意法半导体）公司一直以来是智能电表芯片市场的领导厂商，其窄带PLC 平台已经被世界各地主要的智能电表基础设施项目所采用，通过收购Arkados公司又补充了其宽带PLC技术，使其PLC技术实力得到进一步加强。Qualcomm Atheros （高通创锐讯）公司推出了AR740芯片组，物理层速度可以高达500Mbps，提供了全新的电力线传输解决方案。Maxim（美满电子）最近推出了基于OFDM的PLC芯片MAX2992，兼容G3-PLC技术标准，可以提供200kbps的数据传输速度，与其AFE 芯片MAX2991一起为智能电网提供完备的芯片组。Broadcom（博通）公司通过收购Gigle网络公司进入电力线通信市场，并与腾达科技联手推出首款Wi-Fi PLC产品，以使消费者能在家中随时随地无缝访问互联网。
国外在电力线载波通讯技术上研究早、技术强，但是在国内的特殊的电网特性、电力结构等因素影响下，国外电力载波通信芯片在国内就表现出水土不服，所以国内涌现出一批推出自己电力载波通信芯片的公司。其中青岛东软、福星晓程、青岛鼎信、上海弥亚微等相对来说是做的比较突出的几家公司[14]。下面就当今国内主要电力载波通信芯片公司作一简要分析对比。
青岛东软公司成立于1993年，现已推出第四代电力载波通信芯片SSC1641，采用BFSK调制技术，中心载波频率270KHz，最高传输速率9.6kbps，占有国内电力
华中科技大学硕士学位论文
载波通信市场60%左右的份额。福星晓程公司成立于2000年，现在主推PL2000系列智能仪表SoC芯片，数据传输速率500bps，占有国内电力载波通信市场约30%份额。上海弥亚微公司成立于2004年，主要有MI200E、MI210、MI211、MI500等电力载波通信芯片，采用QPSK扩频调相调制方式和过零同步传输技术，中心载波频率57．6kHz、76.8kHz、115.2kHz 可选，数传输速率相应的200bps、400bps、800bps、1600bps可变。青岛鼎信公司是这几家公司中最年轻的，成立于2008年，主要有TCC081C、TCC082C、TCS081C低压电力线载波通信芯片，同样采用BFSK调制技术，每相载波通信速率支持50bps、100bps、600bps、1200bps。上海弥亚微公司和青岛鼎信公司市场占有率相对来说都还比较小。
通过对国内主要电力载波通信芯片公司的分析可以看出：国内电力载波通信市场份额主要集中在青岛东软与福星晓程两家公司手上；国内电力载波通信芯片的传输速率比较低，还没有一款芯片适用于宽带信号的传输；大部分电力载波通信芯片不符合欧洲等国外标准，很难走出国外；国内电力载波同技术还主要应用在自动抄表（AMR）等窄带通信领域。
1.2.2 国内电力载波通信芯片发展趋势分析
随着越来越严格的低碳要求，对现有的电网实现智能化管理已经是一项刻不容缓的任务。中国政府已调整投资重点，包括抑制太阳能与风能产业投资，但是智能电网继续优先建设，说明智能电网在未来几年仍然是国家扶持和发展的重点。在智能电网建设的推动下，自动抄表（AMR）等窄带通信技术仍将占据国内电力载波通信技术的主导地位。但是随着智能家居、工业控制等应用的兴起，对传输速率要求越来越高，窄带载波芯片将不能满足应用需求，这必将促使国内宽带电力载波芯片的诞生与发展，同时也为电力载波芯片公司提供了新的发展空间[15~18]。
虽然电力载波通信芯片市场将会继续扩大，但是国内电力载波通信芯片市场的竞争将会日趋激烈。一方面因为随着我国电力载波通信技术标准的不断完善，国内将会不断涌现出新兴的电力载波通信芯片公司；另一方面国外电力载波通信芯片公
华中科技大学硕士学位论文
司已经注意到国内巨大的潜在市场，纷纷加大了针对国内复杂电力线的通信芯片研发。谁能率先研发出具有自适应中国复杂的电力线通信环境，且具有高可靠性和高传输速率的芯片谁就能抢得市场先机，取得巨大成功。
电力载波通信芯片将会向着更高集成度和更加智能化方向发展。随着芯片制造工艺等技术的不断成熟，电力载波通信芯片的制造工艺将向着0.12μm或者90nm甚至更小方向发展，到时候集成度也将会得到大大提高。未来电力载波通信芯片不是只负责完成电力载波通信中的调制解调的单功能芯片，而是集微处理器模块、模拟前端模块、计能模块等于一身的多功能电力载波通信SoC芯片，且将采用中继通信技术、多种扩频通信混合技术、多路载波调制技术、多通信通道数据融合技术、过零点传输技术等更先进的技术[19~21]。
一般情况下，要实现信息传输，实现对设备进行控制，需要专门的布线，或者使用无线通讯技术。专门的布线，需要重新施工，这就大大提高成本，尤其是在已经装修好的建筑物内。无线通讯，易受周围环境影响，距离和稳定性在室内也大打折扣。电力载波通讯就是把需要传输的信号附载在无处不在的普通电力线上，实现了信息的传输和控制命令的传输，充分利用了电网本身最大的资源电力线来进行信息的传输。电力载波通讯既克服了专门布线带来的高成本，又解决了无线通讯在室内稳定性差等缺点，但是电力载波通讯也有传输距离得不到保证、不能中继器间传输等缺陷，所以结合光纤通信、无线通讯等技术形成一个全面完善的智能化电网是未来发展的必然趋势。
1.3 本文研究目的与内容安排
伴随着国内外对于智能电网、智能家居建设持续火热，对智能电表的需求将大大加大，而中国又是全球最大的电能表生产制造基地，所以对国内电力载波通信芯片的需求将迅速增长。随着智能电网、智能家居的大规模建设，预计到2014年，中国电力载波通信芯片市场规模将超过5000万颗[14]。虽然电力载波通信芯片存在巨大的市场，但是国内现有的电力载波通信芯片普遍存在通信速率低、通信频率以及通
华中科技大学硕士学位论文
信功率不达标等缺点，而SoC是电力载波芯片发展一种必然趋势，所以国内急需要一款稳定可靠高效的电力载波通信SoC芯片。
电力载波通信SoC芯片的设计这个项目是由武汉联思普瑞电子科技有限公司芯片组负责完成的，本款芯片瞄准占有电力载波通信芯片销量95%以上的指令传输市场，以高可靠性、低成本兼具不错的传输效率取胜。本人主要负责完成该项目中的FSK调制解调器的设计、RTL的实现、后续相关的仿真验证以及协助测试等工作。本文的主要内容通过以下五章进行说明：
第一章：介绍了电力载波通信芯片的发展与现状，以及项目研究的目的；
第二章：分析了调制解调算法频移键控（FSK）以及CRC、ECC等基本检错纠错算法的原理，然后完成了相应算法的设计与实现；
第三章：通过自上而下的设计方法，完成了FSK调制解调器的RTL实现；
第四章：完成了FSK调制解调器的软件仿真与硬件验证，并根据SoC设计流程完成了电力载波通信SoC芯片的设计、流片、封装以及测试。
第五章：总结与展望
华中科技大学硕士学位论文
2 FSK调制解调器算法设计
考虑到电力线信道的复杂性，在FSK调制解调器设计中为了提高通信的抗干扰能力不仅采用了一种相位连续频移键控（MSK）算法来实现调制与解调，还引入了数字通信中常用的循环冗余码校验、ECC以及扰码器来提高电力载波通信的可靠性以及正确率。
2.1 频移键控（FSK）
2.1.1 频移键控（FSK）基本原理
频移键控（FSK）简单来说就是用不同频率的载波来传送数字信号，而数字通信系统中通常采用二进制频移键控（2FSK），即只需用两个不同频率的载波来代表数字信号1和0[22]。1对应于载波频率f1，0对应于载波频率f0。
二进制频移键控（2FSK）信号的产生方法通常分为两种：直接调频法和键控法[22]。直接调频法即用数字脉冲s
(t)直接控制振荡器的某个参数，得到不同频率的波
D
形从而实现调频，如图2-1（a）所示，这种方法产生的调频信号其相位是连续的，且产生容易，但单频率稳定度较差。键控法即用数字基带信号s D(t)去控制两个载波f1和f0的通断，如图2-1（b）所示。该方法可用数字电路实现，不仅转换速度快、产生的波形好，而且还具有很高频率稳定。但有时f1和f0是两个独立的振荡源，因此输出的信号相位一般不连续。
s D(t)
（a）直接调制法
华中科技大学硕士学位论文
（b ）键控法 图2-1 2FSK 信号产生原理图 数字调频信号的解调通常采用相干解调或非相干解调方式，
此外，2FSK 信号还可以用非线性变换法解调，如基带信号延迟相乘法、平方变换法、微分整流法、差分检波法及过零点检测法等[22]。
最小频移键控MSK 是调频指数h =0.5的连续相位频移键控方式，是FSK 方式的改进形式，最小频移键控MSK 是保持相位连续的一种特殊频率键控形式，其信号的表示式为
(2-1)
式2-1中：
为载波中心频率；为数据码元宽度；为第个数据信号（取值）；为相位常数，在码元宽度内保持不变[23]。MSK 的频带利用率以及抗噪声性能优于2FSK ，而且它的同步恢复速度也较方便，因此，MSK 方式在实际系统中得到了广泛重视和应用，本文也将选择MSK 算法来实现电力载波SoC 芯片的调制解调部分。
2.1.2 MSK 调制解调算法设计
MSK 通过使用两个正交的正弦信号来表示0和1，两正弦信号的频率分别用f 1和f 0表示。不同于传统的FSK ，两个正弦信号的频率间隔（即f 1-f 0）仅是波特率R 的一半，中心载波频率f c =（f 1+f 0）/2。99%MSK 的信号功率包含在仅仅1.2R 带宽中，
华中科技大学硕士学位论文
除了频带利用率高外，还有其它显著特点。如：MSK波形的相位连续性可以有效减少由于放大器的非线性引起的码间干扰（ISI）；MSK信号还具有恒定的包络，这可以避免由发射端功率放大器引起的幅度限制失真[24]。这些特点都使得MSK调制解调技术很适合应用到电力载波通信中去。
图2-2展示了MSK调制解调器整体结构，外部的比较器的作用是产生两个级别的接受信号（RX）。外部提供 2.2MHz频率的采样时钟采用，并设有参数FREQ_SCALING来调整实际采样时钟频率，FREQ_SCALING有[0.5 0.7 0.9 1 1.1 1.3]6个值可供选择，默认值为1。
图2-2 MSK调制解调器整体框图
其他参数：载波频率f1=100KHz，f0=110 KHz；原始比特率为10K bps，每个比特周期有220个采样点；载波频率和原始比特率并由FREQ_SCALING控制，当FREQ_SCALING被设置成为0.5，则f1变为50KHz，波特率变为5Kbps。下文均在FREQ_SCALING设置为1的情况下进行讨论。
2.1.3 MSK调制器（Modulator）设计
调制器分别使用频率为100KHz和110KHz的方波表示“1”和“0”，待发送的数据以串行的方式进入选择电路，如果该位为1，则将表示“1”的方波通过TXIO口送出，否则将表示“0”的方波通过TXIO口送出，再经过外部的带通滤波器等整形变换成相
华中科技大学硕士学位论文 应的正弦波，如图2-3所示。
图2-3 MSK 调制电路
对于“1”，载波频率f 1=100KHz ，在220MHz 采样时钟和比特率为10K bps 下，每位有220个采样点，每一载波周期有22个采样点，如图2-4所示。
图2-4 “1”的波形图
对于“0”，同理，每一载波周期具有20个采样点，如图2-5所示。
华中科技大学硕士学位论文
图2-5 “0”的波形图
2.1.4 MSK解调器（Demodulator）设计
我们采用MSK半相干解调方式进行解调，如图2-6所示。
d(k) r(t)
图2-6 半相干解调图
位的判定是基于幅度而不是代数值，比较的规则如下：
if (|c1|>|c0|) d(k) = 1；
else d(k) = 0。
MSK解调电路如图2-7所示，对于载波f1和载波f0，我们分别用两个数字载波相位恢复锁相环电路来保证载波数字振荡发生的载波和接收的载波同频率和相位。载波数字震荡器产生与载波同频率和同相位的时钟。
华中科技大学硕士学位论文
图2-7 MSK解调电路
每个数据位包括多个载波周期。数据位时钟由一个数据位相位恢复锁相环电路来保证数据位数字震荡器产生正确的数据位时钟。
数字振荡器的框图如图2-8所示，N是时钟的周期，Offset能够瞬时间改变数字振荡器的相位，提前offset/N*2pi度，mod(N)是取模运算。
图2-8 数字振荡器框图
由于接收波形的相位和各个数字振荡器的相位不一致，在最差的情况下，载波相位恢复锁相环和数据相位恢复锁相环需要很长时间才能锁上接收波形的相位，甚
华中科技大学硕士学位论文
至不能锁上。这就需要一个协助电路，能够快速的得到接收波形和各个数字振荡器产生波形的相位差，然后通过对图2-8的offset进行编程，从而在很短的时间内使得接收波形和各个数字振荡器同步。
2.2 循环冗余码校验（CRC ）
CRC是“Cyclical Redundancy Check”的简写，即循环冗余码校验。CRC可以通过硬件或软件实现，并具有实现简单、灵活多变等特性，所以成为了数据存储和数据通信领域中最常用的一种差错校验码，可以说无处不在。网络通信协议、文件压缩算法、磁盘驱动器读写算法、图像存储算法等都广泛采用CRC作为检错手段[25~27]。由于电力线上干扰特别大，数据传输很不可靠，所以我们在FSK调制解调器设计中也采用CRC作为一种检错手段，以提高电力线通信的可靠性。
2.2.1 CRC校验基本原理
CRC校验码是基于循环纠错码理论，发送方对数据帧的二进制数按一定规则进行循环运算，最终产生二进制形式的校验码，校验码紧跟在要发送的数据后一并发送出去；接收方按相同的规则校验收到的二进制数，从而可判断出传输过程中是否发生数据传输错误。由于该校验码没有引起原始数据任何变化，只相当于冗余，又该校验码是循环码，所以称之为循环冗余校验码。
在实际进行CRC编码时可以按以下步骤进行：
（1）将待发送的n位二进制数D n-1D n-2…D i…D1D0用一个n-1阶的多项式M(x)表示：
M(x)=D n-1x n-1+D n-2x n-1+…+D i x i+…++D1x1+D0x0(2-2) （2）假设CRC码生成多项式为k+1位，则需将M(x)各项都乘以x k得到M(x)·x k，即将原n位二进制数左移k位变成n+k位：D n-1+k…D i+k…D k00…00。
（3）M(x)·x k与k+1位的生成多项式G(x)作模2除法，实际为异或运算，商用Q(x)表示，余数用R(x)表示，即有：
华中科技大学硕士学位论文
M(x)·x k=Q(x)·G(x)+R(x) (2-3) （4）最终发送的信息多项式为M(x)·x k+R(x)。
接收端则将接收到的二进制与生成多项式进行同样的模2除法，只要得出的余数R不为0，就表示传输有误。但并不是说余数R为0传输就一点无误，因为在某些特定错误组合下也可能使得余数R恰好为0。由于余数R为0仍有传输错误的概率很小，所以检测到余数R为0则认为传输无误。
只要根据实际应用需求，选择合适的生成多项式，那么出现检测不到差错的概率就可以降到非常小。广泛使用的生成多项式有以下几种：
CRC-16=X16+X15+X2+1
CRC-CCITT=X16+X12+X5+1
CRC-32=X32+X26+X23+X22+X16+X12+X11+X10+X8+X7+X5+X4+X2+X+1
2.2.2 CRC校验码设计
本文所设计数据帧的位宽为8位，长度为64字节。因此，本文采用CRC-16进行检验，生成多项式则采用x12 + x5 + 1，与常用的CRC-16稍有不同。在发送端，按照最高位在前每次校验1字节，64字节数据依次进行循环校验后得到1个16位的CRC码，将这16位CRC码分成2字节加到原始数据后面进行传输。接收端，则将前面接收到的64字节的数据按照发送端的处理方式进行一遍CRC检验，得到的16位CRC码与最后接收到2字节原CRC码进行比较，如果相同就认为传输正确，否则认为传输失败。
循环冗余码校验技术只能做到无差错接受，无差错接受是指接受校验无误的帧，而丢弃校验有误的帧。为了做到可靠传输，即将所有数据帧都能正确发到接收端，就必须再加上确认和重传机制。本文在硬件上设立了中断，当CRC校验错误时则产生中断，可以通过检查中断而要求数据重传从而做到可靠传输。
关于对 《SoC设计方法与实现》的一点认识 '
| 目录 摘要 (3) 一 SoC概述 (3) 二SoC设计现状 (4) 1 芯核的设计流程 (7) 2 软硬件协同设计的流程 (8) 3 Soc的系统级设计流程 (8) 三 SoC发展的现状 (10) （ 1 SoC在中国发展的现状 (10) 2 国外ＳＯＣ的发展现状 (11) 四SOC的未来发展趋势 (12) ;
\ 摘要 通过将近四周的学习,我已经对SoC有了一些基本的认识。在任课教师的指导下，我完成了此篇论文。本文主要从什么是SoC ,SoC 有什么用途，SoC的设计，SOC发展的现状和未来趋势这五个方面来简单论述的，在论述的过程中查阅了一部分文献资料，并且兼顾含有了集成电路的相关知识。 关键词 SoC 用途发展趋势 一 SoC概述 \ 随着集成电路1技术进入新的阶段，市场开始转向追求体积更小、成本更低、功耗更少的产品，因此出现了将多个甚至整个系统集成在一个芯片2上的产品––系统芯片（system on a chip,SoC）。系统芯片将原来由多个芯片完成的功能，集中到单个芯片中完成。更具体地说，它在单一硅芯片上实现信号采集、转换、存储、处理和I/O等功能，或者说在单一硅芯片上集成了数字电路、模拟电路、信号采集、 1 1952年5月，英国皇家研究所的达默就在美国工程师协会举办的座谈会第一次提到了集成电路的设想。他说：“可以想象，随着晶体管和半导体工业的发展，电子设备可以在一块固体块上实现，而不需要外部的连接线。这块电路将有绝缘层、导体和具有整流放大作用的半导体等材料组成”，这就是最早的集成电路的概念。 2通常所说的“芯片”是指集成电路，它是微电子产业的主要产品。
SOC的软硬件协同设计方法和技术 摘要： 随着嵌入式系统与微电子技术的飞速发展，硬件的集成度越来越高，这使得将CPU、存储器和I/O设备集成到一个硅片上成为可能，SOC应运而生，并以其集成度高、可靠性好、产品问世周期短等特点逐步成为当前嵌入式系统设计技术的主流。传统的嵌入式系统设计开发方法无法满足Soc设计的特殊要求，这给系统设计人员带来了巨大的挑战和机遇，因此针对Soc的设计方法学己经成为当前研究的热点课题。 论文首先分析了嵌入式系统设计的发展趋势，论述了传统设计开发方法和工具的局限性，针对Soc设计技术的特点探究了Soc软硬件协同设计方法的流程，并讨论了目前软硬件协同设计的现状。 关键词: 软硬件协同设计，可重用设计，SOC 背景： 计算机从1946年诞生以来，经历了一个快速发展的过程，现在的计算机没有变成科幻片电影中那样贪婪、庞大的怪物，而是变得小巧玲珑、无处不在，它们藏身在任何地方，又消失在所有地方，功能强大，却又无影无踪，这就是嵌入式系统。嵌入式系统是以应用为中心、计算机技术为基础、软件硬件可剪裁、适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。嵌入式系统是将先进的计算机技术、微电子技术和现代电子系统技术与各个行业的具体应用相结合的产物，这一点决定了它必然是一个技术密集、高度分散、不断创新的知识集成系统。嵌入式系纫‘泛应用于国民经济和国防建设的各个领域，发展非常迅速，调查数据表明，嵌入式系统的增长为每年18%，大约是整个信息技术产业平均增长的两倍[1]，目前世界上大约有2亿台通用计算机,而嵌入式处理器大约60亿个，嵌入式系统产业是二十一世纪信息产业的重要增长点。 随着集成电路制造工艺的飞速发展，嵌入式系统硬件的集成度越来越高，这使得将嵌入式微处理器、存储器、I/O设备等硬件组成部件集成到单个芯片上成为可能，片上系统SoC (System on Chip)应运而生[2]。SOC极大地缩小了系统体积；减少了板级系统SoB(System on Board)中芯片与芯片之间的互连延迟，从而提高了系统的性能; 强调设计重用思想，提高了设计效率，缩短了设计周期，减少了产品的上市时间。因此SOC以其集成度高、体积小、功耗少、可靠性好、产品问世周期短等优点得到了越来越广泛地应用，并且正在逐渐成为当前嵌入式系统设计的主流技术[3]。但Soc设计不同于传统嵌入式系统的开发，如何快速、有效地开发和设计Soc产品是当前嵌入式设计开发方法学的一个十分重要的研究领
基于ARM的SoC设计入门 2005-12-27 来源:电子工程专辑阅读次数: 1033 作者:蒋燕波 我们跳过所有对ARM介绍性的描述，直接进入工程师们最关心的问题。 要设计一个基于ARM的SoC，我们首先要了解一个基于ARM的SoC的结构。图1是一个典型的SoC的结构：
图1 从图1我们可以了解这个的SoC的基本构成： ARM core：ARM966E
?AMBA 总线：AHB+APB ?外设IP(Peripheral IPs)：VIC(Vector Interrupt Controller), DMA, UART, RTC, SSP, WDT ?Memory blocks：SRAM, FLASH ?模拟IP：ADC, PLL 如果公司已经决定要开始进行一个基于ARM的SoC的设计，我们将会面临一系列与这些基本构成相关的问题，在下面的篇幅中，我们尝试讨论这些问题。 1. 我们应该选择那种内核？ 的确，ARM为我们提供了非常多的选择，从下面的表-1中我们可以看到各种不同ARM内核的不同特点：
表1 ARM已经给出了基本的参考意见：
?如果您在开发嵌入式实时系统，例如汽车控制、工业控制或网络应用，则应该选择Embedded core。 ?如果您在开发以应用程序为主并要使用操作系统，例如Linux, Palm OS, Symbian OS 或Windows CE等等，则应选择Application core。 ?如果您在开发象Smart card，SIM卡或者POS机一样的需要安全保密的系统，则需要选择Secure Core。 举个例子，假如今天我们需要设计的是一个VoIP电话使用的SoC，由于这个应用不需要使用到操作系统，所以我们可以考虑使用没有MMU的内核。另外由于网络协议盏对实时性的要求较高，所以我们可以考虑ARM9系列的内核。又由于VoIP有语音编解码方面的需求，所以需要有DSP功能扩展的内核，所以ARM946E-S或ARM966E-S应该是比较合适的选择。 当然，在实际工作中的问题要比这个例子要复杂的多，比如在上一个例子中，我们也可以选择ARM7TDMI内核加一个DSP的解决方案，由ARM来完成系统控制以及网络协议盏的处理，由单独的DSP来完成语音编解码的功能。我们需要对比不同方案的面积，功耗和性能等方面的优缺点。同时我们还要考虑Cache size，TCM size，实际的内核工作频率等等相关问题，所以我们需要的一个能构快速建模的工具来帮助我们决定这些问题。现在的EDA工具为我们提供了这样的可能，例如Synopsys?的CCSS（CoCentric System Studio）以及Axys?公司的Maxsim?等工具都可以帮助我们实现快速建模，并在硬件还没有实现以前就可以提供一个软件的仿真平台，让我们在这个平台上进行软硬联仿，评估我们设想的硬件是否满足需求。 2.我们应该选择那种总线结构？ 在提供内核给我们的同时，ARM也提供了多种的总线结构。例如ASB，AHB，AHB lite，AXI等等，在定义使用何种总线的同时，我们还要评估到底怎样的总线频率才能满足我们的需求，而同时不会消耗过多的功耗和片上面积。这就是我们平时常说的Architecture Exploration的问题。 和上一个问题一样，这样的问题也需要我们使用快速建模的工具来帮我们作决定。通常，这些工具能为我们提供抽象级别很高的TLM（Transaction Level Models）模型来帮助我们建模，常用的IP在这些工具提供的库中都可以找到，例如各种ARM core，AHB/APB BFM（Bus Function Model），DMAC以及各种外设IP。这些工具和TLM模型提供了比RTL仿真快100～10000倍的软硬联仿性能，并提供系统的分析功能，如果系统架构不能满足需要，那么瓶颈在系统的什么地方，是否是内核速度不够？总线频率太低？Cache太小？还是中断响应开销太多？是否需要添加DMA？等等，诸如此类的问题，我们多可以在工具的帮助下解决。
SOC设计方法 时间：2011-01-13 19:02:31 来源：作者： 本文通过对集成电路IC技术发展现状的讨论和历史回顾,特别是通过对电子整机设计技术发展趋势的探讨,引入系统芯片（System on Chip,简称SOC）的定义,主要特点及其设计方法学等基本概念,并着重探讨面向SOC的新一代集成电路设计方法学的主要研究内容和发展趋势。 关键词：SOC 软硬件协同设计超深亚微米高层次综合IP核设计再利用引言 人类进入21世界面临的一个重要课题就是如何面对国民经济和社会发展信息化的挑战。以网络通信、软件和微电子为主要标志的信息产业的飞速发展既为我们提供了一个前所未有的发展机遇,也营造了一个难得的市场与产业环境。 集成电路作为电子工业乃至整个信息产业的基础得益于这一难得的机遇,呈现出快速发展的态势。以软硬件协同设计（Software/Hardware Co-Design）、具有知识产权的内核（IP核）复用和超深亚微米（Very Deep Sub-M集成电路ron,简称VDSM）技术为支撑的SOC是国际超大规模集成电路（VLSI）的发展趋势和新世纪集成电路的主流。 与此同时,集成电路设计技术的进步滞后于集成电路制造技术的进步已成为制约未来集成电路工业进一步健康发展的关键。传统的、基于标准单元库的设计方法已被证明不能胜任SOC的设计;现行的面向逻辑的集成电路设计方法在深亚微米集成电路设计中遇到了难以逾越的障碍;芯片设计涉及的领域不再局限于传统的半导体而且必须与整机系统结合;集成电路设计工程师们从来没有像今天这样迫切地需要汲取新知识,特别是有关整机系统的知识。所以尽快开展面向SOC的新一代集成电路设计方法学研究对于推动集成电路的发展是至关重要的。 回顾20世纪后半叶集成电路工业的历史,不难看出著名的MOORE（摩尔）定律一直在准确地描述着集成电路技术的发展。专家们普遍认为,在新的世纪中,这一著名定律仍将长期有效。尽管MOORE定律揭示的集成电路工艺技术的进步规律是那样的诱人,且其发展速度之高在现代社会是少有的,但是今天正在蓬勃发展的网络技术的进步相比（见图1）还是相形见绌,远远不能满足信息产业发展的要求。
关于SoC芯片设计技术 什么是SOC 随着设计与制造技术的发展，集成电路设计从晶体管的集成发展到逻辑门的集成，现在又发展到IP的集成，即SoC(System on a Chip)设计技术。SoC 可以有效地降低电子/信息系统产品的开发成本，缩短开发周期，提高产品的竞争力，是未来工业界将采用的最主要的产品开发方式。虽然SoC一词多年前就已出现，但到底什么是SoC则有各种不同的说法。在经过了多年的争论后，专家们就SoC的定义达成了一致意见。这个定义虽然不是非常严格，但明确地表明了SoC的特征： 实现复杂系统功能的VLSI； 采用超深亚微米工艺技术； 使用一个以上嵌入式CPU/数字信号处理器（DSP）； 外部可以对芯片进行编程； 怎样去理解 SoC中包含了微处理器/微控制器、存储器以及其他专用功能逻辑，但并不是包含了微处理器、存储器以及其他专用功能逻辑的芯片就是SoC。SoC技术被广泛认同的根本原因，并不在于SoC可以集成多少个晶体管，而在于SoC可以用较短时间被设计出来。这是SoC的主要价值所在——缩短产品的上市周期，因此，SoC更合理的定义为：SoC是在一个芯片上由于广泛使用预定制模块 IP(Intellectual Property)而得以快速开发的集成电路。从设计上来说，SoC就是一个通过设计复用达到高生产率的硬件软件协同设计的过程。从方法学的角度来看，SoC是一套极大规模集成电路的设计方法学，包括IP核可复用设计/测试方法及接口规范、系统芯片总线式集成设计方法学、系统芯片验证和测试方法学。SOC是一种设计理念，就是将各个可以集成在一起的模块集成到一个芯片上，他借鉴了软件的复用概念，也有了继承的概念。也可以说是包含了设计和测试等更多技术的一项新的设计技术。 SOC的一般构成