. 3、若链接器命令文件的MEMORY部分如下所示： MEMORY { PAGE 0: PROG: origin=C00h, length=1000h PAGE 1: DATA: origin=80h, length=200h } 则下面说法不正确的是（A） A、程序存储器配置为4K字大小 B、程序存储器配置为8K字大小 C、数据存储器配置为512字大小 D、数据存储器取名为DATA 6、假定AR3中当前值为200h，AR0中的值为20h，下面说法正确的是（） A、在执行指令*AR3+0B后，AR3的值是200h； B、在执行指令*AR3-0B后，AR3的值为23Fh； C、在执行指令*AR3-0B后，AR3的值是180h； 7、下面对一些常用的伪指令说法正确的是：（D ） A、.def所定义的符号，是在当前模块中使用，而在别的模块中定义的符号； B、.ref 所定义的符号，是当前模块中定义，并可在别的模块中使用的符号； C、.sect命令定义的段是未初始化的段； D、.usect命令定义的段是未初始化的段。 8、在采用双操作数的间接寻址方式时，要使用到一些辅助寄存器，在此种寻址方式下，下面的 那些辅助寄存器如果使用到了是非法的（ D ） A、AR2 B、AR4 C、AR5 D、AR6 3、假设AR3的当前值为200h，当使用以下TMS320C54XX寻址模式后其中的值为多少？假定 AR0的值为20h。 （1）*AR3+0 （2）*AR3-0 （3）*AR3+ （4）*AR3 2．在直接寻址中，指令代码包含了数据存储器地址的低7 位。当ST1中直接寻址编辑方式位CPL =0 时，与DP相结合形成16位数据存储器地址；当ST1中直接寻址编辑方式位CPL =1 时，加上SP基地址形成数据存储器地址。 3．TMS320C54有两个通用引脚，BIO和XF，BIO 输入引脚可用于监视外部接口器件的状态；XF 输出引脚可以用于与外部接口器件的握手信号。 4．累加器又叫做目的寄存器，它的作用是存放从ALU或乘法器/加法器单元输出的数据。它的存放格式为Array 5．桶形移位器的移位数有三中表达方式：立即数；ASM ；T低6位 6．DSP可以处理双16位或双精度算术运算，当C16=0 双精度运算方式，当C16=1 为双16位运算方式。 20．ST1的C16＝ 0 表示ALU工作在双精度算术运算方式。 7．复位电路有三种方式，分别是上电复位；手动复位；软件复位。 8．立即数寻址指令中在数字或符号常数前面加一个# 号，来表示立即数。 9．位倒序寻址方式中，AR0中存放的是FFT点数的一半。 10．一般，COFF目标文件中包含三个缺省的段：．text 段；．data 段和．bss 段。11．汇编源程序中标号可选，若使用标号，则标号必须从第一列开始；程序中可以有注释，注释在第一列开始时前面需标上星号或分号，但在其它列开始的注释前面只能标分号。 12．C5402有23条外部程序地址线，其程序空间可扩展到1M ，内程序区在第0页。
第二章 3、处理器工作方式状态寄存器PMST 中的MP/MC、OVLY 和DROM 三个状态位对C54x的存储空间结构各有何影响？ 当OVLY= 0 时，程序存储空间不使用内部RAM。当OVLY= 1 时，程序存储空间使用内部RAM。内部RAM 同时被映射到程序存储空间和数据存储空间。当MP/ MC=0 时，4000H~EFFFH 程序存储空间定义为外部存储器；F000H~FEFFH 程序存储空间定义为内部ROM；当MP/ MC=1 时，4000H~FFFFH 程序存储空间定义为外部存储。DROM=0： 0000H~3FFFH—— 内部RAM ；4000H~FFFFH—— 外部存储器；DROM=1 ：0000H~3FFFH——内部RAM；4000H~EFFFH——外部存储器；F000H~FEFFH——片内ROM；FF00H~FFFFH——保留。 4 、TMS320C54x 芯片的片内外设主要包括哪些电路？ ①通用I/O 引脚②定时器③时钟发生器④主机接口HPI⑤串行通信接口⑥软件可编程等待状态发生器⑦可编程分区转换逻辑 5、TMS320C54x 芯片的流水线操作共有多少个操作阶段？每个阶段执行什么任务？完成一条指令都需要哪些操作周期？ 六个操作阶段:①预取指P;将PC 中的内容加载PAB ②取指F; 将读取到的指令字加载PB③译码D; 若需要，数据1 读地址加载DAB；若需要，数据2 读地址加载CAB；修正辅助寄存器和堆栈指针④寻址A; 数据1 加载DB；数据2 加载CB；若需要，数据3 写地址加载EAB⑤读数R; 数据 1 加载DB；数据 2 加载CB；若需要，数据 3 写地址加载EAB；⑥执行X。执行指令，写数据加载EB。 6、TMS320C54x 芯片的流水线冲突是怎样产生的？有哪些方法可以避免流水线冲突？答：’C54x 的流水线结构，允许多条指令同时利用CPU 的内部资源。由于CPU 的资源有限，当多于一个流水线上的指令同时访问同一资源时，可能产生时序冲突。解决办法①由CPU 通过延时自动解决；②通过程序解决，如重新安排指令或插入空操作指令。为了避免流水冲突，可以根据等待周期表来选择插入的NOP 指令的数量。 7、TMS320C54x 芯片的串行口有哪几种类型？ 四种串行口：标准同步串行口SP，缓冲同步串行口BSP，时分多路串行口TDM，多路缓冲串行口McBSP。 8 、TMS320VC5402 共有多少可屏蔽中断？它们分别是什么？NMI 和RS 属于哪一类中断源？答：TMS320VC5402 有13 个可屏蔽中断，RS 和NMI 属于外部硬件中断。 9、试分析下列程序的流水线冲突，画出流水线操作图。如何解决流水冲突？ STLM A，AR0 STM #10，AR1 LD *AR1，B 解：流水线图如下图： 解决流水线冲突：最后一条指令（LD *AR1，B）将会产生流水线冲突，在它前面加入一条NOP 指令可以解决流水线冲突。 10、试根据等待周期表，确定下列程序段需要插入几个NOP 指令。 ①LD @GAIN, T STM #input,AR1 MPY *AR1+,A 解：本段程序不需要插入NOP 指令 ②STLM B,AR2 STM #input ,AR3
1 .1 数字信号处理器与一般通用计算机和单片机的主要差别有哪些? 答：在通用的计算机上用软件实现该方法速度太慢, 适于算法仿真; 在通用计算机系统上加上专用的加速处理机实现该方法专用性较强,应用受限制,且不便于系统 的独立运行; 用通用的单片机实现这种方式多用于一些不太复杂的数字信号处理,如简单的PID控制算法; 用通用的可编程DSP芯片实现与单片机相比,DSP芯片具有更加适合于数字信号处理的软件及硬件资源,可用于复杂的数字信号处理算法; 用专用的DSP芯片实现在一些特殊场合, 要求信号处理速度极高, 用通用的DSP 芯片很难实现,而专用的DSP 芯片可以将相应的信号处理算法在芯片内部用硬件实现,不需要编程。 1 .4 什么是冯·诺埃曼结构计算机, 什么是哈佛结构计算机, 二者的特点是什么? 答：冯．诺曼结构：将指令、数据存储在同一个存储器中，统一编址，译稿指令计数器提供的地址来区分是指令还是数据。取指令和取数据都访问统一存储器，数据吞吐率低。 哈佛结构：程序和数据存储在不同的存储空间，程序存储空间和数据存储空间是两个相互独立的存储空间，每个存储空间独立编址，独立访问。 1 .8 DSP的工作电压越来越低,内核电压已低至1V,这样做有何意义?为什么DSP内核工作电压和I/O工作电压不一样? 答：集成电路速度越来越快,随之而来,功耗越来越大,这样散热就是很大的问题.在芯片走线尺寸不变的情况下,内部阻抗也不变,降低工作电压会降低功耗,这样能再较高频率下芯片发热较少。 内核不容易受到外部干扰,所以电压可以做的较低,但IO容易受外部信号干扰,保持较高电压容易是器件工作稳定,这是功耗和稳定性的折中。 1 .10 定点DSP和浮点DSP有什么区别?在具体应用中, 应如何选择? 答：在浮点DSP中,数据即可以表示成整数,也可以表示成浮点数。浮点数在运算中,表示数的范围由于其指数可自动调节,因此可避免数的规格化和溢出等问题。但浮点DSP 一般比定点DSP 复杂, 成本也较高。 在定点DSP中, 数据采用定点表示方法。它有两种基本表示方法:整数表示方法和小数表示方法。整数表示方法主要用于控制操作、地址计算和其他非信号处理的应用, 而小数表示方法则主要用于数字和各种信号处理算法的计算中 2 .4 当要使用硬中断INT3作为中断响应矢量时,请问可屏蔽中断寄存器IMR和中断标志寄存器IFR应如何设置? 答：IFR中INT3位=1，IMR中INT3位=1，使能中断。2 .5 若处理器方式寄存器PMST的值设为01A0H,而中断矢量为INT3,那么在中断响应时, 程序计数器指针PC的值为多少? 答：PMST中IPTR=（000000011）b，int3中断向量号为24H,做移量为后变为60H,则中断响应时程序计数器指针PC=01E0H. 2 .10 DSP如何与不同速度的片外存储器及其他外设进行数据交换? 答：软件可编程等待状态发生器可以将外部总线周期扩展到7个机器周期，以使’C54x能与低速外部设备接口。而需要多于7个等待周期的设备，可以用硬件READY线来接口。 2 .11 TMS320C54x可进行移位操作,它的移位范围是多少? 答：’C54x的移位操作最多可以左移31位，或右移16位。（-16～31） 2 .1 3 为什么说应尽量利用DSP的片内存储器? 答：与片外存储器相比,片内存储器不需要插入等待状态,因此成本低,功耗小。 2 .14 如何操作通用I/ O 引脚XF和BIO? 答：XF信号可以由软件控制。通过对STl中的XF位置1得到高电平，清除而得到低电平。对状态寄存器置位的指令SSBX和对状态寄存器复位的指令RSBX可以用来对XF置位和复位。同时XF引脚为高电平和低电平，亦即CPU向外部发出1和0信号。 程序可以根据BIO的输入状态有条件地跳转，可用于替代中断。条件执行指令(XC)是在流水线的译码阶段检测BIO的状态，其它条件指令(branch、call和return)是在流水线的读阶段检测BIO 的状态的。 4 .1 写出汇编语言指令的格式, 并说明应遵循怎样的规则? 答：助记符指令格式： [标号][：] 助记符[操作数列表] [；注释] 代数指令格式： [标号][：] 代数指令[；注释] 应遵循下列规则： ①语句的开头只能是标号、空格、星号或分号。 ②标号是可选项，如果使用，必须从第一列开始。 ③每个域之间必须由一个或多个空格来分开。制表符等同于空格的作用。
第一章： 1、数字信号处理的实现方法一般有哪几种？答：数字信号处理的实现是用硬件软件或软硬结合的方法来实现各种算法。 （1）在通用的计算机上用软件实现；（2）在通用计算机系统中加上专用的加速处理机实现；（3）用通用的单片机实现，这种方法可用于一些不太复杂的数字信号处理，如数字控制；（4）用通用的可编程DSP 芯片实现。与单片机相比，DSP 芯片具有更加适合于数字信号处理的软件和硬件资源，可用于复杂的数字信号处理算法；（5）用专用的DSP 芯片实现。在一些特殊的场合，要求的信号处理速度极高，用通用DSP 芯片很难实现（ 6 ）用基于通用dsp 核的asic 芯片实现。 2、简单的叙述一下dsp 芯片的发展概况？ 答：第一阶段，DSP 的雏形阶段（1980 年前后）。代表产品：S2811 。主要用途：军事或航空航天部门。第二阶段，DSP 的成熟阶段（1990 年前后）。代表产品：TI 公司的TMS320C20 主要用途：通信、计算机领域。第三阶段，DSP 的完善阶段（2000 年以后）。代表产品：TI 公司的TMS320C54 主要用途：各个行业领域。 3、可编程dsp 芯片有哪些特点？ 答：1、采用哈佛结构（1）冯。诺依曼结构，（2 ）哈佛结构（3）改进型哈佛结构2、采用多总线结构 3. 采用流水线技术4、配有专用的硬件乘法-累加器 5、具有特殊的dsp 指令 6、快速的指令周期 7、硬件配置强 8、支持多处理器结构 9 、省电管理和低功耗 4、什么是哈佛结构和冯。诺依曼结构？它们有什么区别？答：哈佛结构：该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。 冯。诺依曼结构：该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过条总线分时进行。当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。程序存储器和数据存区别：哈佛：该结构采用双存储空间，储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。冯：当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。 5 、什么是流水线技术？答：每条指令可通过片内多功能单元完成取指、译码、取操作数和执行等多个步骤，实现多条指令的并行执行，从而在不提高系统时钟频率的条件下减少每条指令的执行时间。利用这种流水线结构，加上执行重复操作，就能保证在单指令周期内完成数字信号处理中用得最多的乘法- 累加运算。（图） 6、什么是定点dsp 芯片和浮点dsp 芯片？它们各有什么优缺点？答：若数据以定点格式工作的称为定点DSP 芯片。若数据以浮点格式工作的称为浮点DSP 芯片定点dsp 芯
郑州航空工业管理学院 电子通信工程系 DSP原理及应用课程设计报告 设计题目：基于TMS320F2812 DSP微处理器的最小系统设计 学号：********** 专业：电子信息工程专业 设计日期：2012年6月14日 指导老师：赵成陈宇
设计任务 1、利用Protel软件绘制并添加TMS320F2812的原理图库； 2、利用Protel软件绘制TMS320F2812最小系统的电路原理图，包括时钟电路模块，电源模块、复位电路模块、JTAG接口模块； 3、安装最小系统电路，在CCS下建立工程，编译并将其下载到TMS320F2812最小系统中运行。 相关设备 PC机，CCS集成开发环境，最小系统电路板及元件，XDS510仿真调试器，外用表，示波器，稳压电源。 设计原理 TMS320F2812 DSP微处理器属于通用可编程微处理器，在应用时涉及硬件电路设计及软件设计，在理论课部分，主要是了解了F2812的体系架构及软件开发的相关知识，在具体使用时，需要绘制电路原理图及版图。 TMS320F2812 DSP微处理器运行的基本环境包括时钟电路、电源电路、复位电路及JTAG接口调试电路等，为了便于测试系统的运行情况，一般在其外围直接设计串口通信电路及相关的测试电路，这里即在外围配置了XF及串口通信电路。 可以使用Protel或其他电路版图设计软件绘图，其中需要用到学习过的F2812的封装、管脚分布、时钟电路、复位电路等知识。 可以参考教材附录部分的电路原理图。 通过F2812最小电路的设计，可以将理论与实践统一联系，更深入地理解F2812的开发方法。 应用基础 能使用Protel设计电路原理图； 了解F2812硬件的相关知识及电路设计； 能使用CCS建立并调试DSP工程。 设计报告 在课程设计的最后一次指导课上提交打印版。 目录 一、设计的目的和意义…………………………………………………………………3页 二、CCS软件概述………………………………………………………………………3页
河南理工大学DSP课程考试试卷 1、对于TMS320C54x系列DSP芯片，下列说法正确的是( C ) (A) 专用型DSP （B）32位DSP (C) 定点型DSP (D) 浮点型DSP 2、要使DSP能够响应某个可屏蔽中断，下面的说法正确的是(B ) A.需要把状态寄存器ST1的INTM位置1，且中断屏蔽寄存器IMR相应位置0 B.需要把状态寄存器ST1的INTM位置1，且中断屏蔽寄存器IMR相应位置1 C.需要把状态寄存器ST1的INTM位置0，且中断屏蔽寄存器IMR相应位置0 D.需要把状态寄存器ST1的INTM位置0，且中断屏蔽寄存器IMR相应位置1 3、若链接器命令文件的MEMORY部分如下所示： MEMORY { PAGE 0: PROG: origin=C00h, length=1000h PAGE 1: DATA: origin=80h, length=200h } 则下面说法不正确的是（A） A、程序存储器配置为4K字大小 B、程序存储器配置为8K字大小 C、数据存储器配置为512字大小 D、数据存储器取名为DATA 5、C54X DSP的流水线是由（B ）级（也即是由多少个操作阶段）组成。 (A) 4 (B) 6 (C) 8 (D) 10 6、假定AR3中当前值为200h，AR0中的值为20h，下面说法正确的是（） A、在执行指令*AR3+0B后，AR3的值是200h； B、在执行指令*AR3-0B后，AR3的值为23Fh； C、在执行指令*AR3-0B后，AR3的值是180h； 7、下面对一些常用的伪指令说法正确的是：（D ） A、.def所定义的符号，是在当前模块中使用，而在别的模块中定义的符号； B、.ref 所定义的符号，是当前模块中定义，并可在别的模块中使用的符号； C、.sect命令定义的段是未初始化的段； D、.usect命令定义的段是未初始化的段。 8、在采用双操作数的间接寻址方式时，要使用到一些辅助寄存器，在此种寻址方式下，下面的 那些辅助寄存器如果使用到了是非法的（ D ）
第一章 1、DSP系统的组成：由控制处理器、DSPs、输入/输出接口、存储器、数据传输网络构成。P2图1-1-1 2、TMS320系列DSPs芯片的基本特点：哈佛结构、流水线操作、专用的硬件乘法器、特殊的DSP指令、快速的指令周期。 3、哈佛结构：是一种将程序指令储存和数据储存分开的储存器结构。特点：并行结构体系，是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。系统中设置了程序和数据两条总线，使数据吞吐率提高一倍。 4、TMS320系列在哈佛结构之上DSPs芯片的改进：（1）允许数据存放在程序存储器中，并被算数运算指令直接使用，增强芯片灵活性（2）指令储存在高速缓冲器中，执行指令时，不需要再从存储器中读取指令，节约了一个指令周期的时间。 5、冯诺依曼结构：将指令、数据、地址存储在同一存储器中，统一编址，依靠指令计数器提供的地址来区分是指令、数据还是地址，取指令和去数据都访问同一存储器，数据吞吐率低。 6、流水线操作：TMS320F2812采用8级流水线，处理器可以并行处理2-8条指令，每条指令处于流水线的不同阶段。 解释：在4级流水线操作中。取 指令、指令译码、读操作数、执 行操作可独立地处理，执行完全 重叠。在每个指令周期内，4条 不同的指令都处于激活状态，每 条指令处于不同的操作阶段。 7、定点DSPs芯片：定点格式工作的DSPs芯片。 浮点DSPs芯片：浮点格式工作的DSPs芯片。 （定点DSPs可以浮点运算，但是要用软件。浮点DSPs用硬件就可以）8、DSPs芯片的运算速度衡量标准：指令周期（执行一条指令所需时
《DSP原理及应用》实验教学大纲 学习DSP的目的是应用其进行研发及工程实践，故实验是《DSP原理及应用》课程学习中的重要环节。通过实验，可以对DSP器件的功能进行实际操作，并在实际操作中熟悉器件的使用特性。实验是DSP应用的基本内容，为学生今后从事相关工作打下基础。 本实验有以下任务：(1)掌握如何使用DSP仿真平台；(2)掌握DSP内部结构和工作原理；(3)熟悉DSP 的指令系统；(4)熟悉用DSP实现各种基本算法。通过实验使学生加深对DSP基本理论、硬件系统、指令系统的理解，学会用仿真器进行开发，使书本上枯燥的内容变得生动，增加学生学习本课程的兴趣。此外学生的实验技能、动手能力、分析问题、解决问题的能力都将得到培养，为进一步进行工程实践奠定良好的基础。 三、实验方式 1、实际操作—要求根据目的要求完成各实验项目，对实验结果进行分析整理并写出实验报告。 2、上机设计仿真—学生先根据实验要求设计出实验电路和实验步骤，后上机进行设计仿真，最后记录仿真结果并分析写出实验报告。 3、基本要求： （1）掌握DSP仿真开发系统的结构。掌握仿真器的连接和安装，熟悉开发软件Code Composer Studio 的界面和基本操作。 （2)掌握TMS320C54x芯片的硬件结构，了解CPU、寄存器和存储器中各数据的含义。 （3)了解TMS320C54x芯片外部设备的工作原理，熟悉数据的处理过程和中断。 （4）了解TMS320C54x芯片的指令系统，熟悉各种指令和基本算法。 （5）能够独立完成简单小程序的编写和调试。 通过实验，使学生基本具有DSP的开发能力。 四、实验项目设置、学时分配及基本要求
一、填空题 第一章 1．数字信号处理特点大量的实时计算（FIR IIR FFT），数据具有高度重复（乘积和操作在滤波、卷积和FFT中等常见）。 2．信号处理的作用信号改善；信号检测、估计等 3．信号处理的方法信号波形分析/变换、滤波、现代谱估计/分析、自适应滤波等。 4．信息系统包括采集、传输、处理、等。5．数字信号处理常用算法有FIR 滤波、IIR 滤波、离散傅里叶变换、卷积、离散余弦变换等 6．处理器速度的提高得益于器件水平、处理器结构、并行技术等。7．DSP结构特点包括采用哈佛结构体系、采用流水线技术、硬件乘法器、多处理单元、特殊的DSP指令。 8．DSP芯片按用途分为通用型DSP 、专用型DSP 。9．DSP芯片按数据格式分为浮点型、定点型。 第二章 1．C28x芯片具有C27X、Ｃ２８Ｘ、Ｃ２ＸＬＰ操作模式。2．C28x芯片模式选择由ＳＴ１中的ＡＭＯＤＥ和ＯＢＪＭＯＤＥ位组合来选定模式。 3．CPU内核由CPU、仿真逻辑、接口组成。 4．CPU主要特性是保护流水线、独立寄存器空间算术逻辑单元(ALU)、地址寄存器算术单元(ARAU)、循环移位器乘法器。 5．CPU信号包括存储器接口信号、时钟和控制信号、复位和中断信号、仿真信号。 6．TMS320F2812组成特点是32位、定点、改进哈佛结构、循环的寻址方式。7．存储器接口有３组地址总线。 8．存储器接口有３组数据总线。 9．存储器接口地址总线有ＰＡＢ、ＤＲＡＢ、ＤＷＡＢ、 10．CPU中断控制寄存器有IFR 、IER 、DBGIER。 11．ACC累加器是３２位的，可表示为ＡＣＣ、ＡＨ、AＬ。12．被乘数寄存器是32 位的，可表示为XT、T、TL 。13．乘数结果寄存器是32位的，可表示为P 、PH、PL。14．数据页指针寄存器16 位的，有65536 页，每页有64个存储单元。数据存储空间容量是4M字。 15．堆栈指针复位后SP指向地址是0x000400h 。 第三章 1．DSP芯片内部包含存储器类型有片内双访问存储器(DARAM)、片内单访问程序/数据RAM（SARAM）、掩膜型片内ROM存储器、闪速存储器（Flash）一次性可编程存储器（OTP）。 2．C28x具有32 位的数据地址和22位的程序地址，总地址空间可达4G字（每个字16位）的数据空间和4M字的程序空间。 3．在程序地址中保留了64个地址作为CPU的32个中断向量。
简述DSP芯片的主要特点 哈佛结构----将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。 多总线结构---保证在一个机器周期内可以多次访问程序存储空间和数据存储空间。 指令系统的流水线操作--减少指令执行时间，增强处理器的处理能力。取址，译码，取操作和执行四个阶段。 专用的硬件乘法器--使乘法累加运算能在单个周期内完成。 特殊的DSP指令、快速的指令周期、硬件配置强。 详细描述冯诺依曼结构和哈佛结构，并比较不同？ 冯诺依曼结构--数据和程序共用总线和存储空间，在某一时刻，只能读写程序或者读写数据。将指令、数据、地址存储在同一个存储器统一编址，依靠指令计数器提供的地址来区分是指令‘数据还是地址，取指令和取操作数都访问同一存储器，数据吞吐率低。 哈佛结构----将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。改进的还允许在程序存储空间和数据存储空间之间相互传送数据。 DSP系统的设计过程? 确定DSP系统设计的性能指标；进行算法优化与模拟；选择DSP芯片和外围芯片；进行硬件电路的设计；进行软件设计；进行软硬件综合调试。 请描述TMS320C54x的总线结构？ C54X采用先进的哈佛结构并具有八组总线, 其独立的程序总线和数据总线允许同时读取指令和操作数，实现高度的并行操作。程序总线PB传送从程序存储器来的指令代码和立即数。 3组数据总线连接各种元器件。CB和D B总线传送从数据存储器读出的操作数，EB总线传送写入到存储器中的数据。(1分) 4组地址总线PAB\CAB\DAB\EA B传送执行指令所需的地址。 TMS320C54x片内存储器一般包括哪些种类？如何配置片内存储器？ C54X片内存储器一般包括两种类型：ROM(只读存储器)，RAM(随机访问存储器)。RAM又可分为双访问DARAM和单访问SARAM。 简述TMS320C54X芯片的CPU各组成部分及其功能。 CPU状态和控制寄存器：用于设置各种工作条件和工作方式的状态以及存储器配置状态和控制信息。 40位算术逻辑单元、40位累加器A和B：两者共同完成算术运算和逻辑运算。 桶形移位寄存器：使处理器能完成数字定标，位提取，对累加器进行归一化处理等操作。 乘法器/加法器单元：在单周期内完成一次乘法累加运算。 比较选择和存储单元：是专门为V iterbi算法设计的加法，比较，选择操作的硬件单元。 指数编码器：用于支持单周期指令EXP的专用硬件。 TMS320C54x存储器包括哪几个空间？ 64k程序存储空间：程序指令和程序中所需的常数表格 64k数据存储空间：存储需要程序处理的数据或程序处理后的结果 64kI/O存储空间:存储与外部存储器映像的外设接口 TMS320C54x有几种状态和控制寄存器？它们的功能？ 状态寄存器ST0 和状态寄存器ST1：0和1包括了各种工作条件和工作方式的状态 处理器方式状态寄存器PMST：包括了存储器配置状态和控制信息 TMS320C54x的片内外设有哪些？以及它们的功能？ 通用I/O引脚：扩展外部存储器； 定时器：用于周期性的产生中断和周期输出； 时钟发生器：为C54X提供时钟信号； 主机接口：外部主机或主处理器可以通过HPI接口读写C54X的片内RAM，从而大大提高数据交换能力； 串行口：这些串口可提供全双工，双向的通信功能，可与编解码器，串行AD转换器和其他串行器件通信，也可以用于微
一、填空题 1、累加器A分为三个部分，分别为 AG、AH、AL ； 2、TMS320VC5402型DSP的内部采用 8 条 16 位的多总线结构； 3、TMS320VC5402型DSP采用哈佛总线结构对程序存储器和数据存储器进行控制； 4、TMS320VC5402型DSP有 8 个辅助工作寄存器； 5、DSP处理器TMS320VC5402中DARM的容量是 16K 字； 6、TI公司的DSP处理器TMS320VC5402PGE100有 2 个定时器； 7、在连接器命令文件中，PAGE 1 通常指数据存储空间； 8、C54x的中断系统的中断源分为硬件中断和软件中断； 9、TI公司DSP处理器的软件开发环境是 CCS(Code Composer Studio)； 10、DSP处理器TMS320VC5402外部有 20根地址线； 11、直接寻址中从页指针的位置可以偏移寻址 128 个单元； 12、在链接器命令文件中，PAGE 0通常指程序存储空间； 13、C54x系列DSP处理器中，实现时钟频率倍频或分频的部件是锁相环PLL ； 14、TMS320C54x系列DSP处理器上电复位后，程序从指定存储地址 FF80H 单元开始工作； 15、TMS320C54x系列DSP处理器有 2 个通用I/O引脚，分别是 BIO和XF ； 16、DSP处理器按数据格式分为两类，分别是定点DSP和浮点DSP ； 17、TMS329VC5402型DSP的ST1寄存器中，INTM位的功能是开放/关闭所有可屏蔽中断； 18、MS320C54X DSP主机接口HPI是 8 位并行口； 19、在C54X系列中，按流水线工作方式，分支转移指令的分为哪两种类型：无延迟分支转移、延迟分值转移； 20、C54x的程序中，“.bss”段主要用于为变量保留存储空间； 21、从数据总线的宽度来说，TMS320VC5402PGE100是 16 位的DSP存储器； 22、TMS320VC5402型DSP处理器的内核供电电压 1.8V ； 23、TMS320C5402系列DSP处理器最大的数据存储空间为 64K 字； 24、在链接器命令文件中，PAGE 0通常指程序存储空间； 25、DSP技术是利用专用或通用数字信号处理芯片，通过数值运算的方法对信号进行处理； 26、C54x的程序中，“.text”段是文本段，主要包含可执行文本； 27、C54x系列DSP上电复位后的工作频率是由片外3个管脚 CLKMD1、CLKMD2、CLKMD3 来决定的； 28、DSP处理器TMS320C5402最大的程序存储空间为 1M 字； 29、从应用领域来说，MCU(单片机)主要用于控制领域；DSP处理器主要应用于信号处理； 30、TMS320C54X DSP提供一个用16位堆栈指针(SP)寻址的软件堆栈。当向堆栈中压入数据时，堆栈是从高地址向低地址方向填入； 31、TMS320C54X DSP软硬件复位时，复位中断向量的地址为程序空间的 FF08H ； 32、TMS320C54X可编程定时器的定时周期 =(时钟周期)*(分频系数TDDR+1)*(PRD +1)； 33、DSP处理器的英文全称 Digital Signal Processor ； 34、DSP处理器TMS320VC5402的IO管脚供电电压为 3,3V ； 35、C54x的程序中，“.data”段是数据段，主要应用于通常包含初始化数据； 36、DSP处理器TMS320C5402的I/O空间为 64K 字； 37、TMS320VC5402型DSP的累加器是 40 位； 38、TMS329VC5402型DSP的MP/MC管脚的功能是微计算机或是微处理器工作模式； 39、TMS320VC5402型DSP的CPU采用桶形移位寄存器作为专用硬件实现移位功能； 40、汇编语句“STL A，@y”中“@y”表示直接寻址方式； 41、TMS320VC5402型DSP的ST1寄存器中，CPL位的功能是指示直接寻址采用何种指针； 42、解释汇编语句“READA *AR1”的功能：以累加器A的内容作为地址读取程序存储单元，将读取的数据存入以AR1的内容作为地址的数据存储单元中； 43、TMS320C54X具有两个通用I/O口， BIO 勇于输入外设的的状态； XF 用于输出外设的控制信号； 二、判断题 1、DSP 处理器TMS320VC5402的供电电压为5V。(×) 2、DSP的工作频率只能是外部晶体振荡器的频率。(×) 3、TMS320C54X DSP是浮点型处理器。(×)
实验二定时器 一．实验目的 1. 熟悉如何编写 28335 的中断服务程序； 2. 掌握长时间间隔的定时器的处理。 3. 掌握片外设的设置方法。 二．实验容 1. 系统初始化； 2. DSP 的初始设置； 3. 定时中断的编写； 三．实验要求 1. 通过本实验，熟悉中断的结构及用中断程序控制程序流程，掌握定时器的应用； 2. 分析给定程序代码功能，并在实验报告中给出程序流程图和必要的注释； 3. 改变定时时间，下载运行，观察结果，在报告中计算出运行时间。 四．实验背景知识 TMS320F28335 片上有 3 个 32-位 CPU 定时器，分别被称为 CPU 定时器 0、1 和2。每个定时器中均有一个 32-位减计数器，当计数器减到 0 时，产生一个中断。其中，CPU 定时器 0 的中断 TINT0 为 PIE 中断，CPU 定时器 1 的中断 TINT1 直接连到 CPU中断的 INT13，CPU 定时器 2 的中断 TINT2 直接连到 CPU 中断的 INT14。如下图所示。 CPU 定时器 2 保留为实时操作系统（如 DSP BIOS）使用，而 CPU 定时器 0、 1 则可被用户使用，SEED-DEC28335 未使用 CPU 定时器 0，用户可以根据应用的需要灵活使
用。 CPU 定时器的原理框图和定时中断如下图所示。 定时器在工作过程中，首先用 32 位计数寄存器（TIMH：TIM）装载周期寄存器（PRDH：PRD）部的值。计数寄存器根据 SYSCLKOUT 时钟递减计数。当计数寄存器等于 0 时，定时器中断输出产生一个中断脉冲。 定时器计数器（TIMH： TIM）： TIM 寄存器保存当前 32 位定时器计数值的低 16 位，TIMH 寄存器保存高 16 位。每隔（TDDRH：TDDR＋1）个时钟周期 TIMH：TIM 减 1，当 TIMH：TIM 递减到 0 时，TIMH：TIM 寄存器重新装载 PRDH：PRD 寄存器保存的周期值，并产生定时器中断TINT信号。 定时器周期寄存器（PRDH：PRD）：PRD 寄存器保存 32 位周期值的低 16 位，PRDH 保存高 16 位。当 TIMH： TIM 递减到零时，在下次定时周期开始之前 TIMH： TIM 寄存器重新装载 PRDH：PRD 寄存器保存的周期值；当用户将定时器控制寄存器(TCR)的定时器重新装载位(TRB)置位时， TIMH： TIM 也会重新装载 PRDH： PRD 寄存器保存的周期值。 五．实验准备 1 实验硬件准备 1. 将 DSP 仿真器与计算机连接好； 2. 将 DSP 仿真器的 JTAG 插头与 SEED-DEC28335 单元的 J18 相连接； 3. 启动计算机，当计算机启动后，打开SEED-DTK28335的电源。观察 SEED-DTK_MBoard 单元的＋5V，＋3.3V，＋15V，－15V 的电源指示灯灯及 SEED-DEC28335 的电源指示灯 D2 是否均亮；若有不亮，断开电源，检查电源。 2 实验软件准备
填空： ●OVLY=（0），片内RAM仅配置到到数据存储空间。 ●DROM=（1），片内ROM配置程序和数据存储空间。 ●ST1的CPL=（1）表示选用对战指针SP的直接寻址方式。 ●ST1的C16=（1）表示ALU工作在双精度算术运算式。 ●软件中断是由（INTR）（TRAD）（RESET）产生的。 ●时钟发生器包括一个（内部振荡电路）和一个（锁相环电路）。 ●状态寄存器ST1中CPL=0表示（使用DP），CPL=1表示（使用SP） ●累加器寻址的两条指令分别是（READA Smem）（WRITA Smem） ●链接器对段的处理主要通过（MEMORY）和（SECTIONS）两个命令完成。 ●所有的TMS320C54x芯片内部都包含（程序）存储器和（数据）存储器。 ●所有的COFF目标文件都包含以下三种形式的段：（.text文本段 .data数据段 .bss保留空间段）。 ●TMS320C54x有8组16位总线（1组程序总线，3组数据总线，4组地址总线）。 ●TMS320C54x DSP具有两个（40）位累加器。累加器A的（AG或32~39）位是保护位。 ●对于32位数寻址时，如果寻址的第一个字处在偶地址，那么第二个就处在（下一个高）地址；如果寻址的第一个字处在奇地址，那么第二个就处在（前一个低）地址。 ●●●●●● ●DSP芯片特点：有（改进的哈佛结构）、（低功耗设计）和（高度并行性）（多处理单元）（特殊DSP指令）等特点。 ●DSP片内寄存器在C语言中一般采用（指针）方式来访问，常常采用的方法是将DSP寄存器地址的列表定义在（头文件）。 ●TMS320C54x有3个16位寄存器作为状态和控制寄存器（ST0）（ST1）（PMST）。 ●TMS320C54x的三类串行口：（标准同步串行口）（缓冲串行口）（时分多路串行口）。 ●TMS320C54x的工作方式状态寄存器PMST提供了三个控制位，包括（MP/非MC)、(OVLY)、(DROM）。 ●MEMORY的作用（是用于描述系统实际的硬件资源，用来定义用户设计的系统中所包含的各种形式的存储器，以及他们占据的地址范围）。 ●SECTIONS的作用（是用于描述段如何定位到家当的硬件资源上。将输出段定位到所定义
第一章 1、数字信号处理实现方法一般有几种？答：课本P2（2.数字信号处理实现） 2、简要地叙述DSP芯片的发展概况。答：课本P2（ DSP芯片的发展概况） 3、可编程DSP芯片有哪些特点？答：课本P3（ DSP芯片的特点） 4、什么是哈佛结构和冯诺依曼结构？他们有什么区别？答：课本P3-P4(1.采用哈佛结构） 5、什么是流水线技术？答：课本P5（3.采用流水线技术） 6、什么是定点DSP芯片和浮点DSP芯片？它们各有什么优缺点？ 答：定点DSP芯片按照定点的数据格式进行工作，其数据长度通常为16位、24位、32位。 定点DSP的特点：体积小、成本低、功耗小、对存储器的要求不高；但数值表示范围较窄，必须使用定点定标的方法，并要防止结果的溢出。 浮点DSP芯片按照浮点的数据格式进行工作，其数据长度通常为32位、40位。 由于浮点数的数据表示动态范围宽，运算中不必顾及小数点的位置，因此开发较容易。但它的硬件结构相对复杂、功耗较大，且比定点DSP芯片的价格高。通常，浮点DSP芯片使用在对数据动态范围和精度要求较高的系统中。 7、DSP技术发展趋势主要体现在哪些方面？答：课本P9（发展技术趋势） 8、简述DSP系统的构成和工作过程。答：课本P10（系统的构成） 9、简述DSP系统的设计步骤。答：课本P12（系统的设计过程） 10、DSP系统有哪些特点？答：课本P11（系统的特点） 11、在进行DSP系统设计时，应如何选择合理的DSP芯片？答：课本P13（芯片的选择） 12、TMS320VC5416-160的指令周期是多少毫秒？它的运算速度是多少MIPS？ 解：f=160MHz，所以T=1/160M==；运算速度=160MIPS 第二章 1、TMS320C54x芯片的基本结构都包括哪些部分？答：课本P17（各个部分功能如下） 2、TMS320C54x芯片的CPU主要由几部分组成？答：课本P18（ 3、处理器工作方式状态寄存器PMST中的MP/MC、OVLY和DROM3个状态位对’C54x的存储空间结构有何影响？答：课本P34（PMST寄存器各状态位的功能表） 4、TMS320C54x芯片的内外设主要包括哪些电路？答：课本P40（’C54x的片内外设电路） 5、TMS320C54x芯片的流水线操作共有多少个操作阶段？每个操作阶段执行什么任务？完成一条指令都需要哪些操作周期？答：课本P45（1.流水线操作的概念） 6、TMS320C54x芯片的流水线冲突是怎样产生的？有哪些方法可以避免流水线冲突？ 答：由于CPU的资源有限，当多于一个流水线上的指令同时访问同一资源时，可能产生时序冲突。解决的办法：①由CPU通过延时自动解决；②通过程序解决，如重新安排指令或插入空操作指令。 7、TMS320C54x芯片的串行口有哪几种类型？答：课本P42（TMS320C54x芯片的串行口） 8、TMS320VC5402 共有多少可屏蔽中断？它们分别是什么？NMI和RS属于哪一类中断源？答：课本P56（对VC5402来说，这13个中断的硬件名称为...... RS 和NMI属于外部硬件中断。) 9、试分析下列程序的流水线冲突，画出流水线操作图。如何解决流水线冲突？（解题时参考课本P52【例】） STLM A，AR0 STM #10，AR1 LD *AR1，B
第1章 1.简述 DSP 芯片的主要特点。 答：哈佛结构；多总线结构；指令系统的流水线操作；专用的硬件乘法器；特殊的DSP指令；快速的指令周期；硬件配置强。 2.请详细描述冯·诺曼依结构和哈佛结构，并比较它们的不同。 答案在P6第一自然段。 3.简述 DSP 系统的设计过程。 答案依图1-3答之。 4.在进行 DSP 系统设计时，如何选择合适的 DSP 芯片？答：芯 片运算速度；芯片硬件资源；运算精度（字长）；开发工具；芯片的功耗；其他因素（封装形式、环境要求、供货周期、生命周期等）。 5.TI 公司的 DSP 产品目前有哪三大主流系列?各自应用领域是什么? 答案在P8第二自然段。 第2章
一、填空题
1.TMS320C54x DSP 中传送执行指令所需的地址需要用到 PAB、CAB、DAB 和 EAB 4 条地址总线。P13 2.DSP 的基本结构是采用哈佛结构，即程序和数据是分开的。 3.TMS320C54x DSP 采用改进的哈佛结构，围绕 8 条 16 位总线建立。P13 4.DSP 的内部存储器类型可分为随机存取存储器(RAM)和只读存储器(ROM)。其中RAM又可以分为两种类型：双访问RAM,即DARAM 和单访问 RAM,即 SARAM。P24-2.4 节 5.TMS320C54xDSP 的内部总存储空间为 192K 字，分成 3 个可选择的存储空间：64K程序存储器空间、64K数据存储器空间和64KI/O 存储空间。P23-2.4节 6.TMS320C54x DSP 具有 2 个 40 位的累加器。 7.溢出方式标志位 OVM=1，运算溢出。若为正溢出，则 ACC 中的值为00 7FFF FFFFH。 8.桶形移位器的移位数有三种表达方式： 5 位立即数； ST1 中 5 位 ASM 域；暂存器 T 的低 6 位。 9.DSP 可以处理双 16 位或双精度算术运算，当 C16= 0 为双精度运算方式，当C16= 1为双16位运算方式。 10.TMS320C54x 系列 DSP 的 CPU 具有三个 16 位寄存器来作为CPU 状态和控制寄存器，它们是： ST0 、 ST1 和 PMST 。 11.TMS320C54x：DSP 软硬件复位中断号为 0，中断向量为 00H 。