基础知识汇总！硬件工程师常见笔试题
模拟电路
1、基尔霍夫定理的内容是什么？（仕兰微电子）
基尔霍夫定理包括电流定律和电压定律。
电流定律（KCL）：在集总电路中，任何时刻，对任一结点，所有流出结点的支路电流的代数和恒等于零。
电压定律（KVL）：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。
2、平板电容公式(C=εS/4πkd)。（未知）
3、最基本的如三极管曲线特性。（未知）
4、描述反馈电路的概念，列举他们的应用。（仕兰微电子）
5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；
负反馈的优点：（未知）
稳定放大倍数；
改变输入电阻——串联负反馈，增大输入电阻；并联负反馈，减少输入电阻；
改变输出电阻——电压负反馈，减少输出电阻；电流负反馈，增大输出电阻；
有效地扩展放大器的通频带；
改善放大器的线性和非线性失真。
6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）
频率补偿目的就是减小时钟和相位差，使输入输出频率同步
很多放大电路里都会用到锁相环频率补偿电路
7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知）
8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸）
9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未知）
10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知）
11、画差放的两个输入管。（凹凸）
12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子）
13、用运算放大器组成一个10倍的放大器。（未知）
14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的 rise/fall时间。(Infineon笔试试题)
15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C 上电压和R上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC< 16、有源滤波器和无源滤波器的原理及区别?（新太硬件） 若滤波电路仅由无源元件（电阻、电容、电感）组成，则成为无源滤波电路。 若滤波电路由无源元件和有源元件（双极型管、单极型管、集成运放）共同构成，则成为有源滤波电路。 无源滤波电路的通带放大倍数及其截止频率都随负载而变化，这缺点常常不符合信号处理的要求。 有源滤波电路一般由RC网络和集成运放构成，因而必须在合适的直流电源供电的情况下才能起滤波作用。有源滤波不适于高电压大电流的负载，只适用于信号处理。 通常，直流电源中整流后的滤波电路均采用无源电路；且在大电流负载时，采用LC电路。 17、有一时域信号S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),当其通过低通、带通、高通滤波器后的信号表示方式。（未知） 18、选择电阻时要考虑什么？（东信笔试题） 19、在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P管还是N管，为什么？（仕兰微电子） 20、给出多个mos管组成的电路求5个点的电压。(Infineon笔试试题) 21、电压源、电流源是集成电路中经常用到的模块，请画出你知道的线路结构，简单描述其优缺点。（仕兰微电子） 22、画电流偏置的产生电路，并解释。（凹凸） 23、史密斯特电路,求回差电压。（华为面试题） 24、晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期....) （华为面试题） 25、LC正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。（仕兰微电子） 变压器反馈式振荡电路、电感反馈式振荡电路、电容反馈式振荡电路 26、VCO是什么,什么参数(压控振荡器?) （华为面试题） 27、锁相环有哪几部分组成？（仕兰微电子） 28、锁相环电路组成，振荡器（比如用D触发器如何搭）。（未知） 29、求锁相环的输出频率，给了一个锁相环的结构图。（未知） 30、如果公司做高频电子的，可能还要RF知识，调频，鉴频鉴相之类，不一一列举。（未知） 31、一电源和一段传输线相连（长度为L,传输时间为T），画出终端处波形，考虑传输线无损耗。给出电源电压波形图，要求绘制终端波形图。（未知） 32、微波电路的匹配电阻。（未知） 33、DAC和ADC的实现各有哪些方法？（仕兰微电子） 34、A/D电路组成、工作原理。（未知） 数字电路 问：四种触发器？区别？ SR触发器：00保持，01置一，10置零，11不定 JK触发器：00保持，01置一，10置零，11翻转 T触发器：0保持，1翻转 D触发器：0置零，1置一 问：设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包 括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？ （1）利用protel 99 SE电路设计与仿真软件 （一）画出原理图。 （二）电气规则检查，生成ERC测试报告 （三）生成报表，包括：网络表，元件列表，层次项目组织列表，元件交叉参考表，引脚列表。 （四）对每个元器件进行封装 （五）导入PCB板，设计布线规则，然后布线 （六）生成PCB报表和PCB板的设计规则校验。 （七）最后将线路打印到铜板上。 （2）将打印好的印制板放入三氯化铁的溶液中腐蚀，腐蚀完后，就进行钻孔，涂上助焊剂后就可以安装了。 1、同步电路和异步电路的区别是什么？（仕兰微电子） 同步电路是说电路里的时钟相互之间是同步的，同步的含义不只局限于同一个CLOCK，而是容许有多个CLOCK，这些CLOCK的周期有倍数关系并且相互之间的相位关系是固定的就可以，比如，10ns, 5ns, 2.5ns 三个CLOCK的电路是同步电路。 异步电路是指CLOCK之间没有倍数关系或者相互之间的相位关系不是固定的，比如5ns, 3ns 两个CLOCK是异步的。所以异步电路只有靠仿真来检查电路正确与否。 异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，但它同时也用在时序电路中，此时它没有统一的时钟，状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。也就是说一个时刻允许一个输入发生变化，以避免输入信号之间造成的竞争冒险。电路的稳定需要有可靠的建立时间和持时间。 同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。比如Ｄ触发器，当上升延到来时，寄存器把Ｄ端的电平传到Ｑ输出端。 2、什么是同步逻辑和异步逻辑？（汉王笔试） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔 试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用oc门可能使灌电流过大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。 4、什么是Setup 和Holdup时间？（汉王笔试） 5、setup和holdup时间,区别.（南山之桥） 6、解释setup time和hold time的定义和在时钟信号延迟时的变化。（未知） 7、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA 2003.11.06 上海笔试试题） Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间- Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time 不够，数据同样不能被打入触发器。 建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。 8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。（仕兰微电子） 9、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试） 在组合电路中，信号经由不同的途径达到某一会合点的时间有先有后，这种现象称为竞争。 由于竞争而引起电路输出发生瞬间错误现象称为冒险。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。 只要输出端的逻辑函数在一定条件下能简化成Y=A+A' 或Y=A.A' ，则可判断存在竞争-冒险现象。 消除方法：接入滤波电容、引入选通脉冲、修改逻辑设计（增加冗余项） 10、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？（汉王笔试） 常用逻辑电平：12V，5V，3.3V；TTL和CMOS不可以直接互连，由于TTL 是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V 或者12V。 11、如何解决亚稳态。（飞利浦－大唐笔试） 亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚 稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平 上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无 用的输出电平可以沿信号通道上的各个触发器级联式传播下去。 12、IC设计中同步复位与异步复位的区别。（南山之桥） 13、MOORE 与 MEELEY状态机的特征。（南山之桥） 14、多时域设计中,如何处理信号跨时域。（南山之桥） 15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。（飞利浦－大唐笔试） Delay < period - setup – hold 16、时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延 迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。（华 为） 17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决 定最大时钟的因素，同时给出表达式。（威盛VIA 2003.11.06 上海笔试试题）18、说说静态、动态时序模拟的优缺点。（威盛VIA 2003.11.06 上海笔试试题） 19、一个四级的Mux,其中第二级信号为关键信号如何改善timing。（威盛VIA 2003.11.06 上海笔试试题） 20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入， 使得输出依赖于关键路径。（未知） 21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优 点），全加器等等。（未知） 22、卡诺图写出逻辑表达使。（威盛VIA 2003.11.06 上海笔试试题） 23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛） 24、please show the CMOS inverter schmatic,layout and its cross sectionwith P- well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? （威 盛笔试题circuit design-beijing-03.11.09） 25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain? 26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子） 27、用mos管搭出一个二输入与非门。（扬智电子笔试） 28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay time)。（威盛笔试题circuit design-beijing-03.11.09） 29、画出NOT,NAND,NOR的符号，真值表，还有transistor level的电路。（Infineon笔 试） 30、画出CMOS的图，画出tow-to-one mux gate。（威盛VIA 2003.11.06 上海笔试试题） 31、用一个二选一mux和一个inv实现异或。（飞利浦－大唐笔试） 32、画出Y=A*B+C的cmos电路图。（科广试题） 33、用逻辑们和cmos电路实现ab+cd。（飞利浦－大唐笔试） 34、画出CMOS电路的晶体管级电路图，实现Y=A*B+C(D+E)。（仕兰微电子） 35、利用4选1实现F(x,y,z)=xz+yz’。（未知） 36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上 就是化 简）。 37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。 （Infineon笔试） 38、为了实现逻辑（A XOR B）OR （C AND D），请选用以下逻辑中的一 种，并说明为什 么？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案：NAND 39、用与非门等设计全加法器。（华为） 40、给出两个门电路让你分析异同。（华为） 41、用简单电路实现，当A为输入时，输出B波形为…（仕兰微电子） 42、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0 多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。 （未知） 43、用波形表示D触发器的功能。（扬智电子笔试） 44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试） 45、用逻辑们画出D触发器。（威盛VIA 2003.11.06 上海笔试试题） 46、画出DFF的结构图,用verilog实现之。（威盛） 47、画出一种CMOS的D锁存器的电路图和版图。 48、D触发器和D锁存器的区别。（新太硬件面试） 49、简述latch和filp-flop的异同。（未知） 50、LATCH和DFF的概念和区别。（未知） 51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。 （南山之桥） 52、用D触发器做个二分颦的电路.又问什么是状态图。（华为） 53、请画出用D触发器实现2倍分频的逻辑电路？（汉王笔试） 54、怎样用D触发器、与或非门组成二分频电路？（东信笔试） 55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分频？ 56、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出 carryout和next-stage. （未知） 57、用D触发器做个4进制的计数。（华为） 58、实现N位Johnson Counter,N=5。（南山之桥） 59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？（仕兰 微电子） 60、数字电路设计当然必问Verilog/VHDL，如设计计数器。 61、BLOCKING NONBLOCKING 赋值的区别。（南山之桥） 62、写异步D触发器的verilog module。（扬智电子笔试） module dff8(clk , reset, d, q); input clk; input reset; input [7:0] d; output [7:0] q; reg [7:0] q; always @ (posedge clk or posedge reset) if(reset) q <= 0; else q <= d; endmodule 63、用D触发器实现2倍分频的Verilog描述？（汉王笔试） module divide2( clk , clk_o, reset); input clk , reset; output clk_o; wire in; reg out ; always @ ( posedge clk or posedge reset) if ( reset) out <= 0; else out <= in; assign in = ~out; assign clk_o = out; endmodule 64、可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器 件有哪些？ b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。（汉王笔试） PAL，PLD，CPLD，FPGA。 module dff8(clk , reset, d, q); input clk; input reset; input d; output q; reg q; always @ (posedge clk or posedge reset) if(reset) q <= 0; else q <= d; endmodule 65、请用HDL描述四位的全加法器、5分频电路。（仕兰微电子） 66、用VERILOG或VHDL写一段代码，实现10进制计数器。（未知） 67、用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知） 68、一个状态机的题目用verilog实现（不过这个状态机画的实在比较差，很容易误解 的）。（威盛VIA 2003.11.06 上海笔试试题） 69、描述一个交通信号灯的设计。（仕兰微电子） 70、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。（扬智电子笔试） 71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱 数。（1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计 的要求。（未知） 72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考 虑找零：（1） 画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求；（3）设计 工程中可使用的工具及设计大致过程。（未知） 73、画出可以检测10010串的状态图,并verilog实现之。（威盛） 74、用FSM实现101101的序列检测模块。（南山之桥） a为输入端，b为输出端，如果a连续输入为1101则b输出为1，否则为0。 例如a： 0001100110110100100110 b： 0000000000100100000000 请画出state machine；请用RTL描述其state machine。（未知） 75、用verilog/vddl检测stream中的特定字符串（分状态用状态机写）。（飞利浦－大唐 笔试） 76、用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)。（飞利浦－大唐笔试） 77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能： y=lnx，其中，x 为4位二进制整数输入信号。y为二进制小数输出，要求保留两位小数。电源电压为3~5v假 设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。（仕兰微 电子） 78、sram，falsh memory，及dram的区别？（新太硬件面试） 79、给出单管DRAM的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9 －14b)，问你有什么办法提高refresh time，总共有5个问题，记不起来了。（降低温 度，增大电容存储容量）（Infineon笔试） 80、Please draw schematic of a common SRAM cell with 6 transistors,point out which nodes can store data and which node is word line control? （威盛笔试题circuit design-beijing-03.11.09） 81、名词:sram,ssram,sdram 82、What is PC Chipset? 芯片组（Chipset）是主板的核心组成部分，按照在主板上的排列位置的不同，通常分为北桥芯片和南桥芯片。北桥芯片提供对CPU的类型和主频、内存的类型和最大容量、ISA/PCI/AGP插槽、ECC纠错等支持。南桥芯片则提供对KBC （键盘控制器）、RTC（实时时钟控制器）、USB（通用串行总线）、Ultra DMA/33(66)EIDE数据传输方式和ACPI（高级能源管理）等的支持。其中北桥芯片起着主导性的作用，也称为主桥（Host Bridge）。 除了最通用的南北桥结构外，目前芯片组正向更高级的加速集线架构发展，Intel的8xx系列芯片组就是这类芯片组的代表，它将一些子系统如IDE接口、音效、MODEM和USB直接接入主芯片，能够提供比PCI总线宽一倍的带宽，达到了266MB/s。 硬件工程师面试题集 （DSP，嵌入式系统，电子线路，通讯，微电子，半导体） 1、下面是一些基本的数字电路知识问题，请简要回答之。 (1) 什么是Setup和Hold 时间？ 答：Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。建立时间(Setup Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳定不变的时间。输入数据信号应提前时钟上升沿(如上升沿有效)T 时间到达芯片，这个T就是建立时间通常所说的SetupTime。如不满足Setup Time，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入触发器。保持时间(Hold Time)是指触发器的时钟信号上升沿到来以后，数据保持稳定不变的时间。如果Hold Time 不够，数据同样不能被打入触发器。 (2) 什么是竞争与冒险现象？怎样判断？如何消除？ 答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产生的延时也就会不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞争。由于竞争而在电路输出端可能产生尖峰脉冲或毛刺的现象叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。 (3) 请画出用D 触发器实现2 倍分频的逻辑电路 答：把D 触发器的输出端加非门接到D 端即可，如下图所示： (4) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？ 答：线与逻辑是两个或多个输出信号相连可以实现与的功能。在硬件上，要用OC 门来实现(漏极或者集电极开路)，为了防止因灌电流过大而烧坏OC 门,应在OC 门输出端接一上拉电阻(线或则是下拉电阻)。 (5) 什么是同步逻辑和异步逻辑？同步电路与异步电路有何区别？ 答：同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系.电路设计可分类为同步电路设计和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。异步电路具有下列优点：无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性。 (7) 你知道那些常用逻辑电平？TTL 与COMS 电平可以直接互连吗？ 答：常用的电平标准，低速的有RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL 等，高速的有LVDS、GTL、PGTL、CML、HSTL、SSTL 等。 一般说来，CMOS 电平比TTL 电平有着更高的噪声容限。如果不考虑速度和性能，一般TTL 与CMOS 器件可以互换。但是需要注意有时候负载效应可能引起电路工作不正常，因为有些TTL 电路需要下一级的输入阻抗作为负载才能正常工作。 (6) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、锁存器/缓冲器) 硬件工程师面试试题 模拟电路 1、基尔霍夫定理的内容是什么？（仕兰微电子） 2、平板电容公式(C=εS/4πkd)。（未知） 3、最基本的如三极管曲线特性。（未知） 4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知） 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子） 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知） 8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸） 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未知） 10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知） 11、画差放的两个输入管。（凹凸） 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子） 13、用运算放大器组成一个10倍的放大器。（未知） 14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的 rise/fall时间。(Infineon笔试试题) 15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C 上电压和R上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC< 硬件工程师考试试题答案 模拟电路 1.基尔霍夫定理的内容是什么？ a.基尔霍夫电流定律：在电路的任一节点，流入、流出该节点电流的代数和为零.基尔霍 夫电压定律：在电路中的任一闭合电路，电压的代数和为0. b.公式：I1+ I2+I3+In=I OUT 2.设计一个20倍运放，说明高频运放及低频运放区别，在选用运放时注意哪几个参数？ a. b. 低频运算放大器工作频率，相对频带宽度却很宽，自20 Hz至20KHz,高低频之比1000 。高频运算放大器工作频率高，几百KHz万MHz,相对于其中心频率却较窄。如果高频运算放大器用于低频电路，就会产生很大的高频噪声，所以用时注意。 c.差模放大倍数大、差模输入电阻大、共模抑制比CMMR 高；输入失调电压及其温漂、输入失调电流及其温漂小，以及噪声小。 3.画出如下B点的波开： B 4. 什么叫差模信号？什么叫共模信号？在设计电路中如何处理差模干扰及共模干扰？设计逻辑门电路及运放大器时，悬空引脚如何处理？ a. 小相等、极性相反的一对信号称为差模信号。差动放大电路输入差模信号（u il =-u i2） 时，称为差模输入。两个大小相等、极性相同的一对信号称为共模信号。差动放大电路输入共模信号（u il =u i2）时，称为共模输入。在差动放大器中，有用信号以差模形式输 入，干扰信号用共模形式输入，那么干扰信号将被抑制的很小。 b. 差模干扰设计正负2条信号线紧靠，2条信号线平行，包地走线；共模干扰设计增加屏 蔽，布线远高电压大电流走线，采用稳定的电源和高品质开关电源（低噪声电源）。 c. 逻辑门电路时，悬空引脚应接高电平；运放大器悬空引脚正极端接运放输出，负端接低电平。 数字电路 5. 用逻辑门画出D 触发器，实现2倍分频的逻辑电路？（ verilog HDL 实现） a. b. module divide2( clk , clk_o, reset); input clk , reset; 硬件工程师笔试模拟试题 模拟电路 1、基尔霍夫定理的内容是什么？（仕兰微电子） 2、平板电容公式(C=εS/4πkd)。（未知） 3、最基本的如三极管曲线特性。（未知） 4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知） 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子） 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知） 8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸） 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未知） 10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知） 11、画差放的两个输入管。（凹凸） 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子） 13、用运算放大器组成一个10倍的放大器。（未知） 14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的rise/fall时间。(Infineon笔试试题) 15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R 上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC< 硬件工程师面试题集 (DSP，嵌入式系统，电子线路，通讯，微电子，半导体) ---ReaLYamede 1下面是一些基本的数字电路知识问题，请简要回答之。 ⑴什么是SetUP和HOld时间？ 答：SetUP/Hold Time用于测试芯片对输入信号和时钟信号之间的时间要求。建立时间(SetUP Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳定不变的时间。输入数据信 号应提前时钟上升沿(如上升沿有效)T时间到达芯片，这个T就是建立时间通常所说的SetUPTime。如不满足SetUP Time，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入触发器。保持时间(Hold Time)是指触发器的时钟信号 上升沿到来以后，数据保持稳定不变的时间。如果Hold Time不够，数据同样不能被打入 触发器。 (2) 什么是竞争与冒险现象？怎样判断？如何消除？ 答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产生的延时也就会 不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞争。由于竞争而在电路输出 端可能产生尖峰脉冲或毛刺的现象叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒 险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。 (3) 请画出用D触发器实现2倍分频的逻辑电路 答：把D触发器的输出端加非门接到D端即可，如下图所示： OIJTPUT CLK (4) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？ 答：线与逻辑是两个或多个输出信号相连可以实现与的功能。在硬件上，要用OC门来实现(漏极或者集电极开路)，为了防止因灌电流过大而烧坏OC门,应在OC门输出端接一上拉电阻(线或则是下拉电阻)。 (5) 什么是同步逻辑和异步逻辑？同步电路与异步电路有何区别？ 答：同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系.电路设计可分类为同步电路设计和异步电路设计。同步电路利用时钟脉冲使其子系统同步运 作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号 使之同步。异步电路具有下列优点：无时钟歪斜问题、低电源消耗、平均效能而非最差效 能、模块性、可组合和可复用性。 ⑺你知道那些常用逻辑电平？TTL与CoMS电平可以直接互连吗？ 答：常用的电平标准，低速的有RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL 等，高速的有LVDS、GTL、PGTL> CML、HSTL、SSTL 等。 一般说来，CMOS电平比TTL电平有着更高的噪声容限。如果不考虑速度和性能，一般TTL与CMOS器件可以互换。但是需要注意有时候负载效应可能引起电路工作不正常，因为有些 硬件工程师笔试题 一、电路分析: 1、竞争与冒险 在组合逻辑中,在输入端的不同通道数字信号中经过了不同的延时,导致到达该门的时间不一致叫竞争。因此在输出端可能产生短时脉冲(尖峰脉冲)的现象叫冒险。 常用的消除竞争冒险的方法有:输入端加滤波电容、选通脉冲、修改逻辑设计等。 2、同步与异步 同步逻辑就是时钟之间有固定的因果关系。异步逻辑就是各时钟之间没有固定的因果关系。同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,只有这些触发器的状态变化与时钟脉冲同步,而其它的触发器的状态变化不与时钟脉冲同步。 异步电路不使用时钟脉冲做同步,其子系统就是使用特殊的“开始”与“完成”信号使之同步 同步就就是双方有一个共同的时钟,当发送时,接收方同时准备接收。异步双方不需要共同的时钟,也就就是接收方不知道发送方什么时候发送,所以在发送的信息中就要有提示接收方开始接收的信息,如开始位,结束时有停止位 3、仿真软件:Proteus 4、Setup 与Hold time Setup/hold time 就是测试芯片对输入信号与时钟信号之间的时间要求。建立时间就是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就就是建立时间-Setup time、如不满足setup time,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。保持时间就是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。如果hold time不够,数据同样不能被打入触发器。 5、IC设计中同步复位与异步复位的区别 同步复位在时钟沿采集复位信号,完成复位动作。异步复位不管时钟,只要复位信号满足条件,就完成复位动作。异步复位对复位信号要求比较高,不能有毛刺,如果其与时钟关系不确定,也可能出现亚稳态。 6、常用的电平标准 TTL: transistor-transistor logic gate晶体管－晶体管逻辑门 CMOS:Complementary Metal Oxide Semiconductor互补金属氧化物半导体 LVTTL(Low Voltage TTL)、LVCMOS(Low Voltage CMOS):3、3V、2、5V RS232、RS485 7、TTL电平与CMOS电平 一、填空题（每题5分，8题，共40分） 1.二极管的导通电压一般是0.7V 。 2.MOS管根据掺杂类型可以分为NMOS 、PMOS 。 3.晶体三极管在工作时，发射结和集电结均处于正向偏置，该晶体管工作在饱和状态。 4.二进制数(11010010)2转换成十六进制数是D2 。 5.贴片电阻上的103代表10k。 6.输出使用OC门或OD门实现线与功能。 7.假设A传输线的特征阻抗是70欧姆，B传输线的特征阻抗是30欧姆，A传输线与B传输线相 连，那么它们之间的反射系数是0.4。（-0.4也可以是正确答案） 8.假设模拟信号的输入带宽是10Hz~1MHz，对信号进行无失真采样的最低频率是 2MHz 。 二、问答题（每题10分，6题，共60分） 1.单片机上电后没有运转，首先要检查什么？（10分） 答案：第一步，测量电源电压是否正常；第二步，测量复位引脚是否正常；第三步，测量外部晶振是否起振。2.请分别画出BUCK和BOOST电路的原理框图。（10分） BUCK电路： BOOST电路： 3.请画出SAR型（逐次逼近型）ADC的原理框图，或者描述SAR型ADC的工作原理。（10 分） SAR型ADC包括采样保持电路(S/H)、比较器(COMP ARE)、数/模转换器(DAC)、逐次逼近寄存器(SAR REGISTER) 和逻辑控制单元(SAR L OGIC)。模拟输入电压VIN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SAR L OGIC 控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC输出电压VDAC为0.5VREF，其中VREF为提供给ADC的基准电压。由比较器对VIN和VDAC进行比较，若VIN>VDAC ，则比较器输出“1”电平，N位寄存器的MSB保持“1”电平；反之，若VN 硬件经典面试100 题（附参考答案） 1、请列举您知道的电阻、电容、电感品牌（最好包括国内、国外品牌）。 电阻： 美国：AVX、VISHAY 威世 日本：KOA 兴亚、Kyocera 京瓷、muRata 村田、Panasonic 松下、ROHM 罗姆、susumu、TDK 台湾： LIZ 丽智、PHYCOM 飞元、RALEC 旺诠、ROYALOHM 厚生、SUPEROHM 美隆、TA-I 大毅、TMTEC 泰铭、TOKEN 德键、TYOHM 幸亚、UniOhm 厚声、VITROHM、VIKING 光颉、WALSIN 华新科、YAGEO 国巨 新加坡：ASJ 中国：FH 风华、捷比信 电容： 美国：AVX、KEMET 基美、Skywell 泽天、VISHAY 威世 英国：NOVER 诺华德国：EPCOS、WIMA 威马丹麦：JENSEN 战神 日本：ELNA 伊娜、FUJITSU 富士通、HITACHI 日立、KOA 兴亚、Kyocera 京瓷、Matsushita 松下、muRata 村田、NEC、 nichicon（蓝宝石）尼吉康、Nippon Chemi-Con（黑金刚、嘉美工）日本化工、Panasonic 松下、Raycon 威康、Rubycon（红 宝石）、SANYO 三洋、TAIYO YUDEN 太诱、TDK、TK 东信 韩国： SAMSUNG 三星、SAMWHA 三和、SAMYOUNG 三莹 台湾：CAPSUN、CAPXON（丰宾）凯普松、Chocon、Choyo、ELITE 金山、EVERCON、EYANG 宇阳、GEMCON 至美、 GSC 杰商、G-Luxon 世昕、HEC 禾伸堂、HERMEI 合美电机、JACKCON 融欣、JPCON 正邦、LELON 立隆、LTEC 辉城、 OST 奥斯特、SACON 士康、SUSCON 冠佐、TAICON 台康、TEAPO 智宝、WALSIN 华新科、YAGEO 国巨 香港：FUJICON 富之光、SAMXON 万裕中国：AiSHi 艾华科技、Chang 常州华威电子、FCON 深圳金富康、FH 广东 风华、HEC 东阳光、JIANGHAI 南通江海、JICON 吉光电子、LM 佛山利明、R.M 佛山三水日明电子、Rukycon 海丰三力、 Sancon 海门三鑫、SEACON 深圳鑫龙茂电子、SHENGDA 扬州升达、TAI-TECH 台庆、TF 南通同飞、TEAMYOUNG 天 扬、QIFA 奇发电子 电感： 美国：AEM、AVX、Coilcraft 线艺、Pulse 普思、VISHAY 威世 德国：EPCOS、WE 日本：KOA 兴亚、muRata 村田、Panasonic 松下、sumida 胜美达、TAIYO YUDEN 太诱、TDK、TOKO、TOREX 特瑞仕 台湾：CHILISIN 奇力新、https://www.doczj.com/doc/6211278864.html,yers 美磊、TAI-TECH 台庆、TOKEN 德键、VIKING 光颉、WALSIN 华新科、YAGEO 国 巨 中国：Gausstek 丰晶、GLE 格莱尔、FH 风华、CODACA 科达嘉、Sunlord 顺络、紫泰荆、肇庆英达 硬件工程师笔试题 一、电路分析： 1、竞争与冒险 在组合逻辑中，在输入端的不同通道数字信号中经过了不同的延时，导致到达该门的时间不一致叫竞争。因此在输出端可能产生短时脉冲（尖峰脉冲）的现象叫冒险。 常用的消除竞争冒险的方法有：输入端加滤波电容、选通脉冲、修改逻辑设计等。 2、同步与异步 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化与时钟脉冲同步，而其它的触发器的状态变化不与时钟脉冲同步。 异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步 同步就是双方有一个共同的时钟，当发送时，接收方同时准备接收。异步双方不需要共同的时钟，也就是接收方不知道发送方什么时候发送，所以在发送的信息中就要有提示接收方开 始接收的信息，如开始位，结束时有停止位 3、仿真软件：Proteus 4、Setup 和Hold time Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器 的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升 沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器。 5、IC设计中同步复位与异步复位的区别 同步复位在时钟沿采集复位信号，完成复位动作。异步复位不管时钟，只要复位信号满足条件，就完成复位动作。异步复位对复位信号要求比较高，不能有毛刺，如果其与时钟关系 不确定，也可能出现亚稳态。 6、常用的电平标准 TTL：transistor-transistor logic gate晶体管－晶体管逻辑门 CMOS：Complementary Metal Oxide Semiconductor互补金属氧化物半导体 LVTTL(L ow Voltage TTL)、LVCMOS(L ow Voltage CMOS)：3.3V、2.5V RS232、RS485 7、TTL电平与CMOS电平 TTL电平和CMOS电平标准 1.(判断题)DRAM上电时存储单元的内容是全0，而Flash上电时存储单元的内容是全1。(4分) A.正确 B.错误 FLASH可保存 2.(判断题)眼图可以用来分析高速信号的码间干扰、抖动、噪声和衰减。(4分) A.正确 B.错误 3.(判断题)以太网交换机将冲突域限制在每个端口，提高了网络性能。(4分) A.正确 B.错误 4.(判断题)放大电路的输出信号产生非线性失真是由于电路中晶体管的非线性引起的。(4分) A.正确 B.错误 5.(判断题)1的8位二进制补码是0000_0001,-1的8位二进制补码是1111_1111。(4分) A.正确 B.错误 6.(判断题)洗衣机，电冰箱等家用电器都使用三孔插座，是因为如果不接地，家用电器是不能工作的。(4分) A.正确 B.错误 7.(判断题)十进制数据0x5a与0xa5的同或运算结果为：0x00。(4分) A.正确 B.错误 8.(判断题)硅二极管的正向导通压降比锗二极管的大(4分) A.正确 B.错误 9.(单选题)一空气平行板电容器，两级间距为d，充电后板间电压为u。然后将电源断开，在平板间平行插入一厚度为d/3的金属板。此时电容器原板间电压变为(4分) 3 3 4 D.不变 但电容的大小不是由 Q（带电量）或U（电压）决定的，即： C=εS/4πkd。其中，ε是一个常数， S为电容极板的正对面积， d为电容极板的距离， k则是静电力常量。而常见的平行板电容器 电容为C=εS/d.（ε为极板间介质的介电常数， S 为极板面积， d为极板间的距离。） 3电容器的电势能计算公式： E=CU^2/2=QU/2 10.(单选题)8086CPU内部包括哪些单元(4分) ,EU ,BIU ,BIU ,EU,BIU 80x86从功能上分执行单元EU(Execution Unit)，和总线接口单元BIU(Bus Interface Unit)，执行单元由8个16位通用寄存器，1个16位标志寄存器，1个16位暂存寄存器，1个16位算术逻辑单元ALU及EU控制电路组成。 总线接口单元由4个16位段寄存器（CS,DS,SS,ES），1个16位的指令指针寄存器，1个与EU通信的内部暂存器，1个指令队列，1个计算20位物理地址的加法器∑及总线控制电路构成。 11.(单选题)为了避免50Hz的电网电压干扰放大器，应该用那种滤波器：(4分) A.带阻滤波器 B.带通滤波器 C.低通滤波器 D.高通滤波器 12.(单选题)关于SRAM和DRAM，下面说话正确的是：(4分) 需要定时刷新，否则数据会丢失 使用内部电容来保存信息 的集成度高于DRAM D.只要不掉点，DRAM内的数据不会丢失 【解析】SRAM和DRAM都是随机存储器，机器掉电后，两者的信息都将丢失。它们的最大区别就是：DRAM是用电容有无电荷来表示信息0和1，为防止电容漏电而导致读取信息出错，需要周期性地给电容充电，即刷新；而SRAM是利用触发器的两个稳态来表示信息0和1，所以不需要刷新。另外，SRAM 的存取速度比DRAM更高，常用作高速缓冲存储器Cache。 13.(单选题)在RS232串口中，采用哪一种校验方式：(4分) 校验 B.海明码校验 C.多种校验方式的组合 D.奇偶校验 14.(单选题)对于D触发器来说，为了保证可靠的采样，数据必须在时钟信号的上升沿到来之前继续稳定一段时间，这个时间称为:(4分) A.保持时间 B.恢复时间 C.稳定时间 D.建立时间 setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求.建立时间是指触发器的时钟信号上升沿到来以前数据稳定不变的时间输入信号应提前时钟上升沿 (如上升沿有效)T时间到 硬件工程师笔试题目 关键词：硬件工程师笔试题目 模拟电路 1、基尔霍夫定理的内容是什么？（仕兰微电子） 2、平板电容公式(C=εS/4πkd)。（未知） 3、最基本的如三极管曲线特性。（未知） 4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反 馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知） 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子） 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知） 8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸） 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未知） 10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知） 11、画差放的两个输入管。（凹凸） 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子） 13、用运算放大器组成一个10倍的放大器。（未知） 14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的 rise/fall时间。(Infineon笔试试题) 15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC< 单片机笔试面试题 2007-12-18 17:20 1、简单描述一个单片机系统的主要组成模块,并说明各模块之间的数据流流向和控制流流向.简述单片机应用系统的设计原则.(仕兰微面试题目) 2、画出8031与2716(2K*8ROM)的连线图,要求采用三-八译码器,8031的P2.5,P2.4和 P2.3参加译码,基本地址范围为3000H-3FFFH.该2716有没有重叠地址?根据是什么?若 有蛐闯雒科?716的重叠地址范围.(仕兰微面试题目) 3、用8051设计一个带一个8*16键盘加驱动八个数码管(共阳)的原理图.(仕兰微面试 题目) 4、PCI总线的含义是什么?PCI总线的主要特点是什么? (仕兰微面试题目) 5、中断的概念?简述中断的过程.(仕兰微面试题目) 6、如单片机中断几个/类型,编中断程序注意什么问题;(未知) 7、要用一个开环脉冲调速系统来控制直流电动机的转速,程序由8051完成.简单原理如下:由P3.4输出脉冲的占空比来控制转速,占空比越大,转速越快;而占空比由K7-K0八 个开关来设置,直接与P1口相连(开关拨到下方时为"0",拨到上方时为"1",组成一个八 位二进制数N),要求占空比为N/256. (仕兰微面试题目) 下面程序用计数法来实现这一功能,请将空余部分添完整. MOV P1,#0FFH LOOP1 :MOV R4,#0FFH -------- MOV R3,#00H LOOP2 :MOV A,P1 -------- SUBB A,R3 JNZ SKP1 -------- SKP1:MOV C,70H MOV P3.4,C ACALL DELAY :此延时子程序略 -------- -------- AJMP LOOP1 8、单片机上电后没有运转,首先要检查什么?(东信笔试题) 9、What is PC Chipset? (扬智电子笔试) 芯片组(Chipset)是主板的核心组成部分,按照在主板上的排列位置的不同,通常分为 北桥芯片和南桥芯片.北桥芯片提供对CPU的类型和主频、内存的类型和最大容量、ISA/PCI/AGP插槽、ECC纠错等支持.南桥芯片则提供对KBC(键盘控制器)、R TC(实时时钟控制器)、USB(通用串行总线)、Ultra DMA/33(66)EIDE数据传输方式和ACPI(高级 能源管理)等的支持.其中北桥芯片起着主导性的作用,也称为主桥(Host Bridge). 除了最通用的南北桥结构外,目前芯片组正向更高级的加速集线架构发展,Intel的 硬件一些工程师面试题 1. 硬件工程师的主要职责是什么 数字电路和模拟电路的区别。在硬件设计是应该注意什么 2. 总线是什么概念什么原理常用的总线有哪些 各种存储器的详细性能介绍、设计要点及选型. 描述反馈电路的概念，列举他们的应用。 反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。 反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。 负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。 电压负反馈的特点：电路的输出电压趋向于维持恒定。 电流负反馈的特点：电路的输出电流趋向于维持恒定。 3、有源滤波器和无源滤波器的区别 无源滤波器：这种电路主要有无源元件R、L和C组成 有源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。 集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。 同步电路和异步电路的区别是什么 同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求 将两个门电路的输出端并联以实现与逻辑的功能成为线与。 在硬件上，要用OC门来实现，同时在输出端口加一个上拉电阻。 由于不用OC门可能使灌电流过大，而烧坏逻辑门。 上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小;电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑 以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理 //OC门电路必须加上拉电阻，以提高输出的搞电平值。 OC门电路要输出“1”时才需要加上拉电阻不加根本就没有高电平 在有时我们用OC门作驱动(例如控制一个 LED)灌电流工作时就可以不加上拉电阻 OC门可以实现“线与”运算 OC门就是集电极开路输出 总之加上拉电阻能够提高驱动能力。 如何解决亚稳态。(飞利浦-大唐笔试) 亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。 精品文档 硬件工程师面试题集 （DSP，嵌入式系统，电子线路，通讯，微电子，半导体） ---Real_Yamede 1、下面是一些基本的数字电路知识问题，请简要回答之。 (1) 什么是 Setup和Hold 时间？ 答：Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。建立时间(Setup Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳定不变的时间。输入数据信号应提前时钟上升沿(如上升沿有效)T 时间到达芯片，这个T就是建立时间通常所说的SetupTime。如不满足Setup Time，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入触发器。保持时间(Hold Time)是指触发器的时钟信号上升沿到来以后，数据保持稳定不变的时间。如果Hold Time 不够，数据同样不能被打入触发器。(2) 什么是竞争与冒险现象？怎样判断？如何消除？ 答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产生的延时也就会不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞争。由于竞争而在电路输出端可能产生尖峰脉冲或毛刺的现象叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。 (3) 请画出用 D 触发器实现 2 倍分频的逻辑电路 答：把 D 触发器的输出端加非门接到 D 端即可，如下图所示： (4) 什么是线与逻辑，要实现它，在硬件特性上有什么具体要求？ 答：线与逻辑是两个或多个输出信号相连可以实现与的功能。在硬件上，要用OC 门来实现(漏极或者集电极开路)，为了防止因灌电流过大而烧坏OC 门,应在OC 门输出端接一上拉电阻(线或则是下拉电阻)。 (5) 什么是同步逻辑和异步逻辑？同步电路与异步电路有何区别？ 答：同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系.电路设计可分类为同步电路设计和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。异步电路具有下列优点：无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性。 (7) 你知道那些常用逻辑电平？TTL 与 COMS 电平可以直接互连吗？ 答：常用的电平标准，低速的有RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL 等，高速的有LVDS、GTL、PGTL、CML、HSTL、SSTL 等。 一般说来，CMOS 电平比TTL 电平有着更高的噪声容限。如果不考虑速度和性能，一般 一、选择题 1.以下对MAC地址描述正确的是哪一个？ A.由48位2进制数组成 B.由32位2进制数组成 C.前6位16进制由IEEE负责分配 D.后6为16进制由IEEE负责分配 2.与二进制数100101.001101等值的十进制数是哪一个？ A.37.340125 B.25.181255 C.37.203125 D.25.340375 3.已知一个及承运方的开环差模增益是40db，最大输出电压峰峰值是+-14V，现输入电压是 1mV时的输出是什么？ A.10mV B.10V C.100mV D.14V 4.场效应管是一种什么器件？ A.电压控制 B.电流控制 C.都不是 D.双极性 5.奇偶校验码是通过增加冗余位來使得码字中“1”的个数保持奇或偶数的编码方法，是一种什么码？ A.可以纠正奇数位错误的编码 B.纠错码 C.检错码 D.纠、检错码 6.请在下面的IP地址中选出哪个是专用于本地主机的回环地址？ A.255.255.255.0 B.127.0.0.1 C.202.112.0.33 D.192.10.2.254 7.若两个输入变量A，B取值相同时，输出F=0，则其输出与输入的关系是什么？ A.或运算 B.异或运算 C.与运算 D.同或运算 8.共模抑制比是查分放大电路的一个主要技术指标，它反映放大电路的什么能力？ A.降低输出阻抗 B.共模信号放大 C.放大差模抑制共模 D.提升输入阻抗 9.在端到端时延数据发送率一定的情况下，关于帧长、信道使用率和吞吐量的关系，描述正 确的是哪一个？ A.帧长越短，信道利用率越小，信道的吞吐量越大 B.帧长越长，信道利用率越小，信道的吞吐量越大 C.帧长越短，信道利用率越大，信道的吞吐量越大 D.帧长越长，信道利用率越大，信道的吞吐量越大 10.一个128选一的数据选择器，其地址输入端有多少个？ A.7 B.128 C.8 D.6 11.关于三极管饱和工作状态，描述正确的是？ A.增加Ib电流，放大倍数增加不明显 B.Ie电流变小 C.增加Ib电流，Ic电流增加不明显 D.Ib电流发生突变 12.断电后，不会使存储的数据丢失的存储器是什么？ A.RAM B.SDRAM C.FLASH D.DDR2 13.振荡器的输出信号最初由什么而来的？ A.本振信号 B.干扰或噪声信号 C.基本放大器 D.选频网络 14.逻辑函数Y=~A~C+~CD+~AB与哪个逻辑函数不等价？ A.Y=~A~C+~CD+~AB+~A~B~C B.Y=~A~C~D+AD+~AB~C C.Y=~A~C~D+~CD+~ABC 一．填空题 1.在所有硬件设备当中，[ ]是整个电脑的核心,电脑的[ ],[ ],[ ],[ ]等都被放置在主机箱中 2.[ ，，，]是用来帮助电脑实现更多功能而不是必须配备的部件. 3.主板分为许多功能块,每个功能块由一些[ ]或电子元件来完成 4.主板北桥芯片提供了对[ ],[ ],[ ]等高速部件的支持,南桥芯片则提供了对 [ ],[ ],[ ],[ ]及打印机接口的支持. 5.常见的总线通常可分为[ ],[ ],[ ]和[ ]等多种标准 6.Intel为配合齐全新架构的奔腾4CPU推出了与之相适应的电源标准,采用此标准的电源就是[ ],其主要标准是[ ], [ ] 7.107键盘又称为WIN98键盘,比104键盘多了[ ],[ ],[ ]. 8.计算机系统中外部存储器主要有[ 】,[ ].[ ],[ ]. 9.人类的听力范围是[ ]HZ----[ ]HZ 10.CPU的耗电是[ ]W----[ ]W. 11.键盘和鼠标叫[ ]设备,它们负责将指令和信息输入到[ ]中去,显示器和音箱是[ ]设备,它们负责将电脑主机处理后的结果以[]或[]形式传递给我们. 12.电脑软件可分为[ ]软件和[ ]软件. 13.目前最常用的电脑操作系统是[ ]和[ ] 14.主板上的IDE1接口是用来连接[ ],IDE2应连接[软驱]还有一种新型的接口[ ],用来连接新的硬盘. 15.CPU的性能指标有[ ] .[ ]. [ ]. [ ]. [ ]. [ ] 16.内存就其发展顺序来看可分为[ ].[ ].[ ].[ ],其中[ ],[ ]是市场主流. 17.3D加速卡是指在显卡的基本功能基础上在显示芯片中对[ ],[ ]及[ ]游戏的支持. 18.硬盘的核心部分【],[ ],[ ],[ ]等主要部件. 19.目前电脑外设多，功耗大,电源的功率最小不得低于[ ]W. 20.把计算机所有[ ]的功率加起来,就是购买[ ]的功率. 1、CPU 主板硬盘显卡内存 2、网卡、声卡、光驱 3、芯片 4、CPU、内存、AGP显卡键盘控制器、实时时钟控制器、串行口、并行口、USB接口及磁盘驱动器接口 5、USB总线IDE总线SCSI总线AMR总线 6、不知道。。 7、sleep wake up power 8、软盘、硬盘、磁带和光盘存储器 9、20 20000 10、据说15—95 11、输入内存输出图象声音 12、系统软件和应用软件 13、第一空肯定是XP 第二空。。VISTA？2000？Linux? 14、硬盘SATA硬件工程师面试题集(含答案-很全)
硬件工程师笔试题硬件工程师笔试题
硬件工程师考试试题 答案
最新硬件工程师笔试模拟试题
硬件工程师面试题集(含答案,很全).docx
常见硬件工程师笔试题标准答案
硬件工程师笔试题附答案
硬件工程师经典面试100 题
常见硬件工程师笔试题(标准答案)
硬件测试华为校招·硬件技术工程师机考试题及答案
硬件工程师笔试面试题目
MCU、硬件工程师笔试面试题
硬件工程师面试题一
硬件工程师面试题集含答案
2017烽火通信招聘线上笔试题(硬件工程师)
硬件工程师考试试题
相关主题
文本预览