新数字时钟实验报告

数字电路课程设计

题目数字时钟

学院安徽大学江淮学院

专业电子信息工程

组长姓名和学号杨川

组员姓名和学号

梅先兵李军

焦阳

洪日

周其峰

指导教师程鸿李能菲

2014 年 10月 23 日

目录

1. 实验目的 (3)

2. 设计要求 (3)

3. 设计及原理 (3)

3.1总体方案设计 (3)

3.2总电路框图 (4)

3.3仿真结果 (4)

4、硬件电路设计和实验 (8)

4.1元器件清单 (8)

4.2硬件电路说明 (8)

5. 结束语 (14)

5.1成员具体分工情况 (14)

5.2小组心得 (14)

1. 实验目的

（1）通过数字时钟的设计实验，要求学生回顾并加深了解所学数字电路与逻辑设计的基础理论和基础实验，掌握组合电路、时序电路、编程器件和任意集成电路的综合使用及设计方法，熟悉掌握优先编码器、触发器、计数器、单脉冲触发器、555电路、译码/驱动电路的应用方法，熟悉掌握时序电路的设计方法。达到数字实验课程大纲所要求掌握的基本内容；

（2）课程设计要求学生具有一定的动手能力，在课程设计中需要学生对电路结构布局进行设计并使排版对称、紧密、美观；

（3）本课程设计共由六人组成一设计小组，在设计中需每位组员完成其中一部分功能，最后将每个组员的设计组合成一完整电路，并实现电路所需功能，该过程很好的锻炼了学生的团队协作能力，为学生进入社会走向工作岗位与同事合作完成任务积累经验。

2. 设计要求

（1）能显示24小时制的时.分.秒(24小时59分59秒)；

（2）具有校时功能，可以对小时，分单独校时，校时脉冲由手动输入；

（3）为了保证计时准确，稳定，由555多谐振荡器提供标准时间的基准信号。

（4）可实现整点报时功能。

3. 设计及原理

3.1总体方案设计

（1）本题的根本任务是准确显示时分秒，其主要功能是计时和校时。利用60进制和24进制递增计数器子电路构成数字时钟系统，由1个24进制同步递增计数器完成时的计数，由2个60进制同步递增计数器完成分和秒的计数。秒

分时计数器分别都以2个74LS160同步级联而成，秒分时计数器之间采用异步级联的方式。

（2）当秒计数器显示59时，分计数器进一；当秒和分计数器同步显示59时，时计数器进一；当时计数器显示23，且秒和分计数器同步显示59时，显示00：00:00。

（3）用开关J1和J2分别控制时和分的校时，对小时和分的输入CP 脉冲信号加入开关控制信号的输入，单独对时和分校时。 3.2总电路框图

图1.总电路框图

3.3仿真结果

此部分电路主要完成的功能是实现数字时钟的计时功能。分和秒计数器都是模M=60计数器，其计数规律为00-01-.....58-59-00....选择一片74LS160作十位计数器，而再用一片74LS160作个位计数器，再将它们级联组成模数M=60的计数器。分和秒的电路差不多，只是它们的CP 脉冲不同而已。秒和分的模60计数器之间由个位的进位信号作为十位使能端信号，当计数器显示59时，十位为0110，把高电平接相与非连接到个位和十位2片74LS160的清0端，实现异步清0的功能。

模60计数器仿真如下：

译码显示

译码显示

译码显示

24进制时计数器

60进制分计数器 60进制秒计数器

校时电路 校分电路

分频器

555多谐振荡器

图2.模60（60进制计数器）仿真结果

在做出来了模60计数器后，经过分析和讨论，以及对74LS160的进一步理解，我们得出了分和秒的仿真电路。秒电路的秒脉冲信号来自三级分频器所得到的信号，而分电路则来自秒电路，当秒电路计数器计到59秒时，秒电路的十位为0101，而个位为1001，把十位和个位的4个高电平相与作为分电路的进位信号，如下为分和秒的仿真电路：

图 3 .60进制秒和分的仿真结果

用2片74LS160实现24进制计数器，首先把两片74LS160都连接成十进制，并且2片之前连接成具有十的进位关系，即接成一百进制计数器，在计数器计数到24时，个位和十位同时清0。计到24时，十位的Q1=1.个位的Q2=1，将Q1，Q2相与非连接到芯片的清0端。计时电路的个位时钟信号来自秒和分电路59分59秒2个信号相与的结果。

时电路仿真电路如下：

图 4.时电路（24进制）仿真结果

校时电路主要完成校分和校时，它包括了去抖动电路。选择校分时，拔动一次开关，分自动加一；选择校时时，拔动一次开关，小时自动加一。校时校分电路应正确无误，能够实现理想的时间校对。校时校分应该切断秒，分，时计数电路之前的进位连线。校时，分功能表如下：

SW4 SW5 功能

1 1 计数

1 0 校时

0 1 校分

图5.校时电路图

该部分主要由555 定时器秒脉冲产生电路时钟信号、秒计数器、分计数器、时计数器、校分校时电路、74LS47 译码电路和 6个 7 段数码管即相关电路组成。完成的功能是当开始计时时，秒个位开始计数，当秒计数器计到59时，驱动分计数器的计时功能，以此类推，当秒和分计数器都计数到59时，时计数器开始计时。当时计数器计数到23，且秒和分计数器计数到59时，全部清0。通过译码电路 74LS47 显示到数码管上，其时钟信号由时钟产生电路提供。并将时间显示在共阴极七段数码显示管上。如下图数字时钟的整体仿真图：

图 6.数字时钟的整体仿真图

4、硬件电路设计和实验

4.1元器件清单

5V共阳数码管 3个

十进制计数器芯片 74LS160 6个

四正与非门 74LS00 2个

四输入与门74LS21 1个

显示译码器74LS47 6个

555定时器 1个

色环电阻10K 2个

色环电阻1K 2个

色环电阻5.1K 1个

色环电阻2K 1个

可调电阻10K 1个

线若干

4.2硬件电路说明

（1）基本RS触发器功能简介：

1. 保持状态。当输入端接入S=R=1的电平时，如果基本SR触发器现态Q=1、Q=0，则触发器次态Q=1、Q=0；若基本SR触发器的现态Q=0、Q=1，则触发器次态Q=0、Q=1。即S=R=1时，触发器保持原状态不变。

2. 置0状态。当S=1，R=0时，如果基本SR触发器现态为Q=1、Q=0，因R=0，会使Q=1，而Q=1与S=1共同作用使Q端翻转为0；如果基本SR触发

器现态为Q=0、Q=1，同理会使Q=0，Q=1。只要输入信号S=1，R=0，无论基本SR触发器的输出现态如何，均会使输出次态置为0态。

3. 置1状态。当S=0、R=1时，如果触发器现态为Q=0、Q=1，因S=0，会使G1的输出端次态翻转为1，而Q=1和R=1共同使G2的输出端Q=0；同理当Q=1、Q=0，也会使触发器的次态输出为Q=1、Q=0；只要S=0、R=1，无论触发器现态如何，均会将触发器置1。

4. 不定状态。当S=R=0时，无论触发器的原状态如何，均会使Q=1，Q=1。当脉冲去掉后，S和R同时恢复高电平后，触发器的新状态要看G1 和G2两个门翻转速度快慢，所以称S=R=0是不定状态，在实际电路中要避免此状态出现。（2）74LS00功能简介：

2输入四正与非门。

Inputs输入输出

A B Y

L L H

L H H

H L H

H H L

表74LS00真值表

图74LS00引脚排列及逻辑符号

（3）74LS21功能简介：

4输入双正与门，Y=ABCD。

Inputs输入输出

A B C D Y

X X X L L

X X L X L

X L X X L

L X X X L

H H H H H

表74LS21真值表

图74LS21引脚排列及逻辑符号

（4）74LS160功能简介：

CLK是脉冲输入端，RCO是进位信号输出端，ENP和ENT是计数器工作状态端，CLR是异步清0端，LOAD是置数端，VCC接正电源，GND接地，A-D是数据输入端，QA-QD是计数器状态输出端。电源电压5V，输入电压5V。

表74LS160真值表

图74LS160的引脚排列及逻辑符号

（5）74LS47功能简介：

显示译码器由译码输出和显示器配合使用，最常用的是BCD七段译码器。其输出是驱动七段字形的七个信号，常见产品型号有74LS48、74LS47等。本设计由于使用共阳极数码管，因此使用74LS47显示译码器。

十进

制数

输入

输出

LT RBI A3A2A1A0BI/ RBO a b c d e f g

0 1 1 0 0 0 0 1 0 0 0 0 0 0 1

1 1 X 0 0 0 1 1 1 0 0 1 1 1 1

2 1 X 0 0 1 0 1 0 0 1 0 0 1 0

3 1 X 0 0 1 1 1 0 0 0 0 1 1 0

4 1 X 0 1 0 0 1 1 0 0 1 1 0 0

5 1 X 0 1 0 1 1 0 1 0 0 1 0 0

6 1 X 0 1 1 0 1 1 1 0 0 0 0 0

7 1 X 0 1 1 1 1 0 0 0 1 1 1 1

8 1 X 1 0 0 0 1 0 0 0 0 0 0 0

9 1 X 1 0 0 1 1 0 0 0 1 1 0 0

表 74LS47真值表

图74LS47的引脚排列及逻辑符号

（6）555定时器功能简介：

图 555定时器电路

（7）数码管功能简介：

字符显示器：分段式显示是将字符由分布在同一平面上的若干段发光笔划组成。电子计算器，数字万用表等显示器都是显示分段式数字。而LED数码显示器是最常见的。通常有红、绿、黄等颜色。LED的死区电压较高，工作电压大约1.5~3V，驱动电流为几十毫安。下图是七段LED数码管的引线图和显示数字情况。74LS47译码驱动器输出是低电平有效，所以配接的数码管须采用共阳极接法；而74LS48译码驱动器输出是高电平有效，所以，配接的数码管须采用共阴极接法。数码管常用型号有BS201、BS202等。本课程设计是采用共阳式LED数码管，使用时，公阳极接地，7个阴极a~g由相应的74LS47七段译码器来驱动。

5.结束语

这次课程设计是对上学期数字逻辑课程所学内容的一次综合性的练习。从中强化了我对课本中知识的理解和掌握，同时也拓展了我在数字电子技术方面的动手能力，和对自己所学专业的进一步的认识。课程设计更是一个把所学知识应用于实践的过程，用实践检验真理。同时我从这次课设中知道：知识不仅仅是写在书本上的文字和死板的理论，它更是指导我们实践的工具。

一些比较简单的逻辑器件，经过一定的理论知识分析，将它们组合在一起就构成了我们生活中普遍应用的数字时钟。完成课程设计的任务以后，看到自己的成果感到很有成就感，从而加强了自己对本课程的兴趣，更加有利于对本课程方面知识的进一步拓展性学习。

5.1成员具体分工情况

队长：杨川主要负责整个数字时钟课程设计的安排和分工。

队员：梅先兵充分利用网络和课本知识查找相关的内容。

李军负责数字时钟电路的仿真。

焦阳负责数字时钟电路的实际连线工作。

洪日负责写数字时钟课程设计报告。

周其峰制作PPT来展示我们的成果。

5.2小组心得

杨川：在这一次的数字时钟课程设计中，我收获了很多，理论结合实践，我深刻的意识到一个人的动手能力的重要性，在设计过程中遇到了很多困难，但是经过同学之前的互帮互助，询问老师以及查阅书籍，一切的问题都

很快解决了。完成课程设计的任务以后，看到自己的成果感到很有成就感，从而加强了自己对本课程的兴趣，更加有利于对本课程方面知识的进一步拓展性学习。该过程很好的锻炼了学生的团队协作能力，为学生进入社会走向工作岗位与同事合作完成任务积累经验。

周其峰：通过这次课程设计，加强了我们动手、思考和解决问题的能力。在整个设计过程中，我们了解了很多元件的功能，并对其在电路中的使用有了

更多了了解。这次课程设计让我们记住了很多东西，比如一些芯片的功

能，平时看课本很容易忘，通过动手实践让我们对各个元件印象深刻。

认知来源于实践，实践是认知的动力和最终目的。实践实践是检验真理

的唯一标准。所以这次的课程设计对我们通过这次课程设计，加强了我

们动手、思考和解决问题的能力。在整个设计过程中，我们了解了很多

元件的功能，并对其在电路中的使用有了更多了了解。这次课程设计让我们记住了很多东西，比如一些芯片的功能，平时看课本很容易忘，通过动手实践让我们对各个元件印象深刻。认知来源于实践，实践是认知的动力和最终目的，实践实践是检验真理的唯一标准。所以这次的课程设计对我们的作用非常大。这次课程设计让我懂得了理论与实际相结合的重要，只有理论知识是远远不够的，只要把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。总之这次课程设计，学到了很多课内学不到的东西，比如独立思考能力，出现错误的应对能力，和与人合作共同提高，都受益匪浅。

洪日：我们这一次实训这一组做数字时钟，原以为这个很简单，我们一上午就把电路图分析出来了，当时我们高兴的一逼，认为成功在即，可是到了真正连线的时候，真的好复杂，麻烦啊，花了好久都没什么进展，总有很多地方不对劲，电板被我们连的像个拖把。查了各种资料可还是一无所获，我们过得很难受，几乎都想放弃了，但是作为安大江淮的一名优秀大学生，我们怎么可以轻易放弃。我们请来老师给我们进行分析，又对电路进行修改，历经千辛万苦，最后终于成功的调试了出来。虽然这次这次实训时间很短，但我们有了很多意想不到的收获，遇到问题我们都应该团结互助，用于面对问题，carry全局！只要有耐心，再加上实验中细心操作，一切问题都会迎刃而解。

焦阳:在为时9周的数字电路课程设计中，我们学到了很多东西。数字电子计时器从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。通过数字电子计时器的制作我们进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于包括组合逻辑电路和时叙电

路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。在课程设计中，我们了解了计时器主体电路的组成及工作原理，熟悉了采用异步时序电路设计方法，掌握了集成电路及有关电子元器件的使用，成功实现了设计要求。总之，通过这次课程设计实训，不仅是我们对所学过的知识有了一些新的的认识，而且提高了我们考虑问题、分析问题的全面性及动手实践操作能力能力。使我们的综合能力有了更进一步的提高。

梅先兵：经过这次的实验，我个人得到了不少的收获，一方面加深了自己对理论知识的认识,另一方面也提高了自己的实验逻辑思考能力及实验操作能

力。我们做实验不要一成不变和墨守成规，应该有改良创新的精神。实际上，在弄懂了实验原理的基础上，我们的时间是充分的，做实验应该是游刃有余的，如果说创新对于我们来说是件难事，那改良总是有可能的。在实验的过程中我们要培养自己的独立分析问题和解决问题的能力。培养这种能力的前题是你对实验的态度。如果你在实验这方面很随便，抱着等老师教你怎么做，尽管你的成绩会很高，但对将来工作是不利的。最后，感谢老师及同伴的帮助，让我们一起顺利完成这次实验。

李军：经过八周的课程设计，我收获颇多，有深刻的心得体会。实训让我们受益匪浅。让我体会到了什么才是teamwork spirit。一如：团队管理

的经验、团队意识的提升和协调能力等等，这些都会让我们终身受益。通过此次课程设计，使我更加扎实的掌握了有关电子线路单片机方面的知

识，在设计过程中虽然遇到了一些问题，但经过一次又一次的思考，一遍又一遍的检查我终于找出了问题所在，也暴露出了前期我在这方面的知识欠缺和经验不足。实践才能出真知，实践才是检验真理的唯一标准，唯有通过亲自动手制作，才能令我们掌握的知识不再是一些纸上谈兵的东西。在这次的课程设计中，我们遇到了很多困难，过程很艰难，但是我们都克服了，这是对我们自己的肯定。我们不断发现错误，不断改正，不断领悟，不断获取。我们也曾灰心，也曾茫然，也曾不知所措，从一开始的自信满满，到最后的紧张繁杂，所有的这些都令我们回味无穷，这已经成为了我们人生的一个宝藏。我想今后的学习和工作也是这样的，汗水见证着成功，我想十年过后，但我们都已经走入了社会，在某个阳光明媚的夏日，午后醒来，突然想起大学经历的时候，最先映入脑海里的就是这门课程吧，就是这些为了一个共同的目标，相互合作，共同奋斗的日子。

实时时钟设计实验报告

实验报告

源代码： #pragma sfr //使用特殊功能寄存器 #pragma EI //开中断 #pragma DI //关中断 #pragma access //使用绝对地址指令 #pragma interrupt INTTM000 Time //定义时间中断函数为Time #pragma interrupt INTKR OnKeyPress //定义按键中断为OnKeyPress #pragma interrupt INTP5 OnKeyOver //定义INT中断为OnKeyOver void Init_Led(); void InitKey_INTKR(); void Init_Lcd(); void Init_Inter(); void LightOneLed(unsigned char ucNum); void LightOff(); int Count_Day(int month); char i=0; //定义变量i,是切换时间的标志 int key=0; //定义key=0 int temp=1; //用于存放当前月的天数 int temp1=1; int second=0; //默认的秒second=0 int minute=0; //默认的分minute=0 int hour=12; //默认的时hour=12 int day=1; //默认的天day=1 int month=5; //默认的月month=5 int year=2014; //默认的年year=2014 int c_hour=1; //默认的闹钟时=1 int c_minute=1; //默认的闹钟分=1 int buffs[2]; //秒的数码显示缓存区 int buffm[2]; //分的数码显示缓存区 int buffh[2]; //时的数码显示缓存区 int buffday[2]; //天的数码显示缓存区 int buffmonth[2]; //月的数码显示缓存区 int buffyear[4]; //年的数码显示缓存区 int buffmd[4]; //月，天的数码显示缓存区 int buffhm[4]; //时，分的数码显示缓存区 int buffms[4]; //分，秒的数码显示缓存区 int buffch[2]; //闹钟时的数码显示缓存区 int buffcm[2]; //闹钟分的数码显示缓存区 unsigned char Que = 0; //INT中断中间变量 int LCD_num[10]={0X070d,0x0600,0x030e,0x070a,0x0603,0x050b,0x050f,0x0700,0x070f,0x070b};// 数字0~~9的显示码 unsigned char Scond; //…………………………延时函数1……………………// void Delay(int k){ i nt i,j; f or(i=0;i

数字钟设计报告——数字电路实验报告

数字钟设计实验报告 专业:通信工程 姓名:王婧 班级:111041B 学号:111041226

数字钟的设计 目录 一、前言 (3) 二、设计目的 (3) 三、设计任务 (3) 四、设计方案 (3) 五、数字钟电路设计原理 (4) （一）设计步骤 (4) （二）数字钟的构成 (4) （三）数字钟的工作原理 (5) 六、总结 (9) １

一、前言 此次实验是第一次做EDA实验，在学习使用软硬件的过程中，自然遇到很多不懂的问题，在老师的指导和同学们的相互帮助下，我终于解决了实验过程遇到的很多难题，成功的完成了实验，实验结果和预期的结果也是一致的，在这次实验中，我学会了如何使用Quartus II软件，如何分层设计点路，如何对实验程序进行编译和仿真和对程序进行硬件测试。明白了一定要学会看开发板资料以清楚如何给程序的输入输出信号配置管脚。这次实验为我今后对 EDA的进一步学习奠定了更好的理论基础和应用基础。 通过本次实验对数电知识有了更深入的了解，将其运用到了实际中来，明白了学习电子技术基础的意义，也达到了其培养的目的。也明白了一个道理：成功就是在不断摸索中前进实现的，遇到问题我们不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。 ２

二、设计目的 1.掌握数字钟的设计方法。 2熟悉集成电路的使用方法。 3通过实训学会数字系统的设计方法； 4通过实训学习元器件的选择及集成电路手册查询方法； 5通过实训掌握电子电路调试及故障排除方法； 6熟悉数字实验箱的使用方法。 三、设计任务 设计一个可以显示星期、时、分、秒的数字钟。 要求： 1、24小时为一个计数周期； 2、具有整点报时功能； 3、定时闹铃（未完成） 四、设计方案 一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生 ３

数字电子钟课程设计实验报告

中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计任务书2016/2017 学年第一学期 学生姓名：张涛学号： 李子鹏学号： 课程设计题目：数字电子钟的设计 起迄日期：2017年1月4日～2017年7月10日 课程设计地点：科学楼 指导教师：姚爱琴 2017年月日 课程设计任务书

中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计开题报告2016/2017 学年第一学期 题目：数字电子钟的设计 学生姓名：张涛学号： 李子鹏学号：

指导教师：姚爱琴 2017 年 1 月 6 日 中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计说明书2016/2017 学年第二学期 题目：数字电子钟的设计 学生姓名：张涛学号： 李子鹏学号： 指导教师：姚爱琴 2017 年月日

目录 1 引言 (6) 2 数字电子钟设计方案 (6) 2.1 数字计时器的设计思想 (6) 2.2数字电路设计及元器件参数选择 (6) 2.2.2 时、分、秒计数器 (7) 2.2.3 计数显示电路 (8) 2.2.5 整点报时电路 (10) 2.2.6 总体电路 (10) 2.3 安装与调试 (11) 2.3.1 数字电子钟PCB图 (11) 3 设计单元原理说明 (11) 3.1 555定时器原理 (12) 3.2 计数器原理 (12) 3.3 译码和数码显示电路原理 (12) 3.4 校时电路原理 (12) 4 心得与体会 (12) 1 引言 数字钟是一种用数字电子技术实现时，分，秒计时的装置，具有较高的准确性和直观性等各方面的优势，而得到广泛的应用。此次设计数字电子钟是为了了解数字钟的原理，在设计数字电子钟的过程中，用数字电子技术的理论和制作实践相结合，进一步加深数字电子技术课程知识的理解和应用，同时学会使用Multisim电子设计软件。 2数字电子钟设计方案 2.1 数字计时器的设计思想 要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号地频率较高，因此，需要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，24进制计数器，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，是“时”、“分”、“秒”得以数字显示出来。 值得注意的是：任何记时装置都有误差，因此应考虑校准时间电路。校时电路一般

实时时钟实验报告

嵌入式系统开发实验报告 实验四：实时时钟实验 班级：应电112 姓名：张志可 学号： 110415151 指导教师：李静 实验日期： 2013年9月25日

实验四：实时时钟实验 一、实验目的 1. 了解实时时钟的硬件控制原理及设计方法。 2. 掌握 S3C2410X 处理器的 RTC 模块程序设计方法。 二、实验设备 硬件：Embest ARM 教学实验系统，ULINK USB-JTAG 仿真器套件，PC 机。 软件：MDK 集成开发环境，Windows 98/2000/NT/XP。 三、实验原理 1. 实时时钟（RTC） 实时时钟（RTC）器件是一种能提供日历/时钟、数据存储等功能的专用集成电路，常用作各种计算机系统的时钟信号源和参数设置存储电路。RTC 具有计时准确、耗电低和体积小等特点，特别是在各种嵌入式系统中用于记录事件发生的时间和相关信息，如通信工程、电力自动化、工业控制等自动化程度高的领域的无人值守环境。随着集成电路技术的不断发展，RTC 器件的新品也不断推出，这些新品不仅具有准确的 RTC，还有大容量的存储器、温度传感器和 A/D 数据采集通道等，已成为集 RTC、数据采集和存储于一体的综合功能器件，特别适用于以微控制器为核心的嵌入式系统。 RTC 器件与微控制器之间的接口大都采用连线简单的串行接口，诸如 I2C、SPI、MICROWIRE 和CAN 等串行总线接口。这些串口由2～3 根线连接，分为同步和异步。 2. S3C2410X 实时时钟（RTC）单元 S3C2410X 实时时钟（RTC）单元是处理器集成的片内外设。由开发板上的后备电池供电，可以在系统电源关闭的情况下运行。RTC 发送8 位BCD 码数据到CPU。传送的数据包括秒、分、小时、星期、日期、月份和年份。RTC 单元时钟源由外部32.768KHz 晶振提供，可以实现闹钟（报警）功能。 四、实验内容 学习和掌握 Embest ARM 教学实验平台中 RTC 模块的使用，编写应用程序，修改时钟日期及时间的设置，以及使用 EMBEST ARM 教学系统的串口，在超级终端显示当前系统时间。

数字电子时钟实验报告材料

华大计科学院 数字逻辑课程设计说明书 题目：多功能数字钟 专业：计算机科学与技术 班级：网络工程1班 姓名：刘群 学号： 1125111023 完成日期：2013-9

一、设计题目与要求 设计题目：多功能数字钟 设计要求： 1.准确计时，以数字形式显示时、分、秒的时间。 2.小时的计时可以为“12翻1”或“23翻0”的形式。 3.可以进行时、分、秒时间的校正。 二、设计原理及其框图 1.数字钟的构成 数字钟实际上是一个对标准频率 1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路。图 1 所示为数字钟的一般构成框图。 图1 数字电子时钟方案框图

⑴多谐振荡器电路 多谐振荡器电路给数字钟提供一个频率1Hz 的信号，可保证数字钟的走时准确及稳定。 ⑵时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成。其中秒个位和秒十位计数器、分个位和分十位计数器为60 进制计数器。而根据设计要求，时个位和时十位计数器为24 进制计数器。 ⑶译码驱动电路 译码驱动电路将计数器输出的8421BCD 码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 ⑷数码管 数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管。本设计提供的为LED数码管。 2.数字钟的工作原理 ⑴多谐振荡器电路 555 定时器与电阻R1、R2，电容C1、C2 构成一个多谐振荡器，利用电容的充放电来调节输出V0，产生矩形脉冲波作为时钟信号，因为是数字钟，所以应选择的电阻电容值使频率为1HZ。 ⑵时间计数单元 六片74LS90 芯片构成计数电路，按时间进制从右到左构成从低位向高位的进位电路，并通过译码显示。在六位LED 七段显示起上显示

EDA设计II实验报告——多功能数字钟

『EDA设计II』 课程实验报告 姓名 学号 学院 指导教师 时间 2011年 05月

多功能数字钟 摘要：本实验利用Quartus II软件设计多功能数字钟并下载到Smart SOPC实验系统，实现校分、校时、清零、保持和整点报时等多种基本功能，以及闹钟等附加功能。本实验首先通过Quartus II 软件对各模块进行原理图设计，并进行仿真调试，最后下载至实验平台验证其功能。 关键词：多功能数字钟Quartus II软件仿真封装校分校时清零保持整点报时闹钟 Abstract：The experiment is to design a multi-purpose digital clock by Quartus II and then download to the test system of Smart SOPC. It can realize many functions such as minute adjusting, hour adjusting, resetting, keeping and reporting time on integral hour. Apart from this, it can also be used as a alarm clock. First of all, we design the schematic diagram of every part. In addition, we simulate through Quartus II. At last, we download it to the tests platform and test the function. Key words：multi-purpose digital clock Quartus II simulate seal minute- adjusting hour adjusting resetting keeping reporting time on integral hour alarm clock

数字电子钟实验报告

咸阳师范学院物理与电子工程学院 课程设计报告 题目： 班级： 姓名： 学号： 指导教师： 成绩： 完成日期：年月

目录 第一章概述 3 第二章数字电子钟的电路原理 4 第三章电路调试与制作11 第四章总结与体会12 第五章附录13

第一章概述 数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。 虽然市场上已有现成的数字集成电路芯片出售，价格便宜，使用方便，这里所制作的数字电子可以随意设置时，分的输出，是数字电子中具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。 课程设计目的 （1）加强对电子制作的认识，充分掌握和理解设计个部分的工作原理、设计过程、选择芯片器件、电路的焊接与调试等多项知识。 （2）把理论知识与实践相结合，充分发挥个人与团队协作能力，并在实践中锻炼。 （3）提高利用已学知识分析和解决问题的能力。 （4）提高实践动手能力。

第二章数字电子钟的电路原理 数字电子钟的设计与制作主要包括：数码显示电路、计数器与校时电路、时基电路和闹铃报时电路四个部分。 1．数码显示电路 译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。显示器件选用FTTL-655SB双阴极显示屏组。在计数电路输出信号的驱动下，显示出清晰的数字符号。 2．计数器电路 LM8560是一种大规模时钟集成电路它与双阴极显示屏组可以制成数字钟钟控电路。 3．校时电路 数字钟电路由于秒信号的精确性和稳定性不可能做到完全准确无误，时基电路的误差会累积；又因外部环境对电路的影响，设计产品会产生走时误差的现象。所以，电路中就应该有校准时间功能的电路。通过手动调节按键，达到校准的目的。 4．定时报警电路 当调好定时间后并按下开关K1（白色键），显示屏右下方有红点指示，到定时时间有驱动信号经R3使VT1工作，即可定时报警输出。 芯片资料 LM8560是一种大规模时钟集成电路它与双阴极显示屏组可以制成数字钟钟控电路。作为时钟，它准确醒目；作为控制开关，它动作无误；在1小时59分钟或59分钟内，能任意暂停，使用十分方便。 仔细观察从0-9的每个数字并比较图1所示的笔段。内部电路参看图2, LM8560各脚功能，参看图3。

eda数字时钟实验报告

EDA数字时钟电工电子实习 实验报告 姓名 班级 学号20

一、实验目的： 1、掌握多位计数器相连的设计方法。 2、掌握十进制、六十进制和二十四进制计数器的设计方法。 3、巩固数码管的驱动原理及编程方法。 4、掌握CPLD技术的层次化设计方法。 二、实验要求： 基本要求：具有时、分、秒计数显示功能，以二十四小时循环计时。 扩展要求：具有整点报时功能。 三、实验原理： 计数时钟由模60秒计数器、模60分计数器、模24小时计数器、蜂鸣器（用于整点报时）、分/时设定模块、输出显示模块构成，秒计数模块的进位输出为分钟计数模块的进位输入，分钟计数模块的进位输出为小时计数模块的进位输入。 74163功能简介：

图1 图2 由图1可知，74163的脉冲上升沿的时候工作。 四、实验过程

1.模60计数器（如图3） 图3 由74163实现计数功能，第一片74163实现10进制，即做0-9的循环，9即二进制的1001，化简可得当q[0]与q[3]同时为1的时候进行清零。第二片74163实现6进制，即做0-5的循环，5即二进制的111，化简可得当q[4]与q[6]同时为1的时候进行清零，同时第一片74163的进位端作为第二片的脉冲端。这样就可实现60进制。60进制计数器用于秒计数器和分计数器，秒个位的进位端作为秒十位的脉冲端秒十位的进位端作为分个位的脉冲端，分个位的进位端作为分十位的脉冲端。 2.模24计数器（如图4） 图4 分十位的进位端作为时个位的脉冲端，时个位的进位端作为时十位的脉冲端。因为24进制的特殊性，当十位是0和1的时候，个位做十进制循环，即0-9，9的二进制为1001；当十位是2的时候，个位做0-3的循环。而十位做0-2的循环。2的二进制为0010,3的二进制为0011。所以第一片74163不仅要在q[14]与q[17]同时为1的时候清零，还要在第二片74163的q[19]、第一片的q[14]、q[15]同时为1（即23时）做清零。第二片是3进制，在q[19]=1的时候进行清零。

EDA实验实验报告

数字eda实验实验报告 学院：计算机科学与工程学院专业：通信工程学 号： 0941903207 姓名：薛蕾指导老 师：钱强 实验一四选一数据选择器的设计 一、实验目的 1、熟悉quartus ii软件的使用。 2、了解数据选择器的工作原理。 3、熟悉eda开发 的基本流程。 二、实验原理及内容 实验原理 数据选择器在实际中得到了广泛的应用，尤其是在通信中为了利用多路信号中的一路， 可以采用数据选择器进行选择再对该路信号加以利用。从多路输入信号中选择其中一路进行 输出的电路称为数据选择器。或：在地址信号控制下，从多路输入信息中选择其中的某一路 信息作为输出的电路称为数据选择器。数据选择器又叫多路选择器，简称mux。 4选1数据 选择器： （1）原理框图：如右图。 d0 、d1、d2、d3 ：输入数据 a1 、a0 ：地址变量 由地址码决定从４路输入中选择哪１路输出。 （2）真值表如下图： （3）逻辑图 数据选择器的原理比较简单，首先必须设置一个选择标志信号，目的就是为了从多路信 号中选择所需要的一路信号，选择标志信号的一种状态对应着一路信号。在应用中，设置一 定的选择标志信号状态即可得到相应的某一路信号。这就是数据选择器的实现原理。 三．实验内容 1、分别采用原理图和vhdl语言的形式设计4选1数据选择器 2、对所涉及的电路进行 编译及正确的仿真。电路图： 四、实验程序 library ieee; use ieee.std_logic_1164.all; entity mux4 is port( a0, a1, a2, a3 :in std_logic; s :in std_logic_vector (1 downto 0); y :out std_logic ); end mux4; architecture archmux of mux4 is begin y <= a0 when s = 00 else --当s=00时，y=a0 a1 when s = 01 else --当s=01时，y=a1 a2 when s = 10 else --当s=10时，y=a2 a3; --当s取其它值时，y=a2 end archmux; 五、运行结果 六．实验总结 真值表分析： 当js=0时，a1,a0取00,01,10,11时，分别可取d0,d1,d2,d3. 篇二：eda实验报告模版 《eda技术》实验报告

数字时钟设计实验报告

数字时钟设计实验报告

电子课程设计题目：数字时钟

数字时钟设计实验报告一、设计要求： 设计一个24小时制的数字时钟。 要求：计时、显示精度到秒；有校时功能。采用中小规模集成电路设计。 发挥：增加闹钟功能。 二、设计方案： 由秒时钟信号发生器、计时电路和校时电路构成电路。 秒时钟信号发生器可由振荡器和分频器构成。 计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。 校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。 三、电路框图：

图一 数字时钟电路框图 四、电路原理图： （一）秒脉冲信号发生器 秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。 ? 振荡器: 通常用555定时器与RC 构成的多谐振荡器，经过调整输出1000Hz 脉冲。 ? 分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能 扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz 标准秒脉冲。其电路图如下： 图二 秒脉冲信号发生器 译译译时计 分计秒计 校 时 电 路 秒信号发生器

（二）秒、分、时计时器电路设计 秒、分计数器为60进制计数器，小时计数器为24进制计数器。 ?60进制——秒计数器 秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。其电路图如下： 图三60进制--秒计数电路 ?60进制——分计数电路 分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：来自秒计数电路的进位脉冲使分的个位加1，利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给时的个位。其电路图如下：

单片机电子时钟课程设计实验报告

单片机电子时钟课程设 计实验报告 Pleasure Group Office【T985AB-B866SYT-B182C-BS682T-STT18】

《单片机原理与应用》课程设计 总结报告 题目：单片机电子时钟（带秒表）的设计 设计人员：张保江江润洲 学号： 班级：自动化1211 指导老师：阮海容 目录 1.题目与主要功能要求 (2) 2.整体设计框图及整机概述 (3) 3.各硬件单元电路的设计、参数分析及原理说明 (3) 4.软件流程图和流程说明 (4) 5.总结设计及调试的体会 (10) 附录 1.图一：系统电路原理图 (11) 2.图二：系统电路 PCB (12) 3.表一：元器件清单 (13) 4.时钟程序源码 (14)

题目：单片机电子时钟的设计与实现 课程设计的目的和意义 课程设计的目的与意义在于让我们将理论与实践相结合。培养我们综合运用电子课程中的理论知识解决实际性问题的能力。让我们对电子电路、电子元器件、印制电路板等方面的知识进一步加深认识，同时在软件编程、排错调试、焊接技术、相关仪器设备的使用技能等方面得到较全面的锻炼和提高，为今后能够独立完成某些单片机应用系统的开发和设计打下一个坚实的基础。 课程设计的基本任务 利用89C51单片机最小系统，综合应用单片机定时器、中断、数码显示、键盘输入等知识，设计一款单片机和简单外设控制的电子时钟。 主要功能要求 最基本要求 1)使用MCS-51单片机设计一个时钟。要求具有6位LED显示、3个按键输入。 2)完成硬件实物制作或使用Pruteus仿真（注意位驱动应能提供足够的电流）。 3)6位LED数码管从左到右分别显示时、分、秒(各占用2位)，采用24小时标准计时制。开始计时时为000000，到235959后又变成000000。 4)使用3个键分别作为小时、分、秒的调校键。每按一次键，对应的显示值便加1。分、秒加到59后再按键即变为00；小时加到23后再按键即变为00。在调校时均不向上一单位进位 (例如分加到59后变为00，但小时不发生改变)。 5) 软件设计必须使用MCS-51片内定时器，采用定时中断结构，不得使用软件延时法，也不得使用其他时钟芯片。 6）设计八段数码管显示电路并编写驱动程序，输入并调试拆字程序和数码显示程序。7）掌握硬件和软件联合调试的方法。 8）完成系统硬件电路的设计和制作。 9）完成系统程序的设计。 10）完成整个系统的设计、调试和制作。

数字电子时钟实验报告

一、设计题目与要求 设计题目：多功能数字钟 设计要求： 1.准确计时，以数字形式显示机器人行走的时、分、秒的时间。 二、设计原理 1数字钟的组成部分 ⑴555定时器组成的方波发生电路 多谐振荡器电路给数字钟提供一个频率1Hz 的信号，可保证数字钟的走时准确及稳定。 ⑵时间计数器电路 时间计数电路分成三个模块，时，分，秒：时用24进制计数器实现；分，秒用60进制计数器实现。 ⑶译码显示电路 译码驱动电路将计数器输出的8421BCD 码转换为数码管需要的逻辑状态，并在显示电路显示相应系数。 2.数字钟的工作原理 ⑴多谐振荡器电路 555 定时器与电阻R1、R2，电容C1、C2 构成一个多谐振荡器，利用电容的充放电来调节输出V0，产生矩形脉冲波作为时钟信号，因为是数字钟，所以应选择的电阻电容值使频率为1HZ。 ⑵时间计数单元

六片74LS90 芯片构成计数电路，按时间进制从右到左构成从低位向高位的进位电路，并通过译码显示。在六位LED 七段显示起上显示对应的数值。 三、元器件 1.实验中所需的器材. Vcc 5V 电源?. 共阴七段数码管6 个?. 74LS90D 集成块6 块?. 74HC00D 6个以及其他元件 LM555CM 1个 电阻 6个 10uF 电容 2个 2.芯片内部结构及引脚图

图2 LM555ＣＭ集成块 图374LS90D集成块 五、各功能块电路图 1秒脉冲发生器主要由555 定时器和一些电阻电容构成，原理是利用555 定时器的特性，通过电容的充放电使VC 在高、低电平之间转换。其中555 定时器的高、低电平的门阀电压分别是2/3VCC 和1/3VCC 当电容器充电使VC 的电压大于2/3VCC 则VC 就为高电平，然 而由于反馈作用又会使电容放电。当VC 小于1/3VCC 时，VC 就为低电平。同样由于反馈作用又会使电容充电。通过555 定时器的这一性质我们就可以通过计算使他充放电的周期刚好为1S这样我们就会得到1HZ 的信号。其中555 定时器的一些功能对照后面目录。其中555 定时器组成的脉冲发生器电路见：方波发生器的部分。

EDA数字钟实验报告

目录 1.设计思路—————————————————————（3） 1.1总体结构——————————————————（3） 2.方案论证与选择——————————————————（3） 3.单元模块设计部分—————————————————（3）3.1 CNT10 模块的设计———————————————（4）3.2 CNT6 模块的设计———————————————（5）3.3 CNT101模块的设计———————————————（6）3.4 CNT61模块的设计———————————————（7） 3.5 CNT23模块的设计———————————————（8） 4.系统仿真—————————————————————（9） 4.1数字钟的引脚锁定———————————————（9） 4.2数字钟原理图————————————————（12） 4.3数字钟仿真图————————————————（10） 4.4数字钟编译报告———————————————（11） 5.参考文献————————————————————（13）

EDA数字钟设计 中文摘要： 数字钟学习的目的是掌握各类计数器及它们相连的设计方法；掌握多个数码管显示的原理与方法；掌握FPGA技术的层次化设计方法；掌握用VHDL语言的设计思想以及整个数字系统的设计。此数字钟具有时，分，秒计数显示功能，以24小时为计数循环；能实现清零，调节小时，分钟以及整点报时的功能。 关键词：数字钟，计数器，，FPGA,VHDL 1.设计思路 基于VHDL语言，用Top—To--Down的思想进行设计。 1.1 确定总体结构，如图1-1所示。 图1-1 2. 方案论证与选择 方案：设置小时和分，输出整点报时信号和时，分，秒信号。方案采用自顶向下的设计方法，它由秒计数模块，分计数模块，小时计数模块和顶层模块四部分组成。 3. 单元模块设计部分 RES是整个系统的复位键，低电平有效，复位时，各个输出都为零，时间显示0时0分0秒；clk是输入时钟，提供秒信号，上升沿触发，每出发一次，时间增加一秒；HRTMP,MIN10TMP,MINTMPKEYI可以分别设置小时位，10分位，分位，起到调时的作用，高电平有效，有效时，每来一个CLK时钟（1s），所对应的位都将以各自的计数循环； RING是整点报时。

电子时钟实验报告_电子时钟

电子时钟实验报告 一、实验目的 学习8051定时器时间计时处理、按键扫描及LED数码管显示的设计方法。二、设计任务及要求 利用实验平台上4个LED数码管，设计带有闹铃功能的数字时钟，要求：1．在4位数码管上显示当前时间，显示格式为“时时分分”； 2．由LED闪动做秒显示； 3．利用按键可对时间及闹玲进行设置，并可显示闹玲时间。当闹玲时间到蜂鸣器发出音乐，按停止键使可使闹玲声停止。 三、工作原理及设计思路 利用单片机定时器完成计时功能，定时器0计时中断程序每隔5ms中断一次并当作一个计数，每中断一次计数加1，当计数200次时，则表示1s到了，秒变量加1，同理再判断是否1min钟到了，再判断是否1h到了。为了将时间在LED数码管上显示，可采用静态显示法和动态显示法，由于静态显示法需要数据锁存器等较多硬件，可采用动态显示法实现LED显示。 闹铃声由交流蜂鸣器产生，电路如右图，当P1.7输出不同频率的方波，蜂鸣器便会发出不同的声音。 四、电路设计及描述 (1)硬件连接部分： 在ZKS-03单片机综合实验仪上有四位共阳LED数码管，其标号分别为LED1~LED4。为了节省MCU的I/O口，采用串行接口方式，它仅占用系统2个I/O 口，即P1.0口和P1.1口，一个用作数据线SDA，另一个用作时钟信号线CLK，

它们都通过跳线选择器JP1相连。 由于采用共阳LED数码管，它的阴极分别通过限流电阻R20~R27连接到控制KD_0~KD_Q7。这样控制8个发光二极管，就需要8个I/O口。但由于单片机的I/O口资源是有限的，因此常采用实验电路所示的串并转换电路来扩充系统资源。串并转换电路其实质是一个串入并处的移位寄存器，串行数据再同步移位脉冲CLK的作用下经串行数据线SDA把数据移位到KD_0~KD_Q7端，这样仅需2根线就可以分别控制8个发光二极管的亮灭。而P0口只能作地址/数据总线，P2口只能作地址总线高8位，P3.0、P3.1作为串行输入、输出接口，实验仪上单片机可用作I/O的口仅有：P1.0--P1.7，8位；P3.2、P3.3、P3.4、P3.5，4位。其中：P1.0用作数据线SDA，P1.1用作时钟信号CLK，所以P1.0和P1.1应该接对应跳线的A位，即跳线的中间和下面相连。P1.3、P1.4、P1.5和P1.6是四个数码管的位扫描线，其中P1.6对应数码管W1，显示小时高位；P1.5对应数码管W2，显示小时低位；P1.4对应数码管W3，显示分钟高位；P1.3对应数码管W4，显示分钟低位。P1.7连接蜂鸣器电路，输出不同频率的方波，使其发出不同的声音。P1.2用来控制秒的闪烁显示。故，P1.2也应该接对应跳线的A位。 其显示电路如下图所示： P3.2、P3.3、P3.4、P3.5分别连接单刀双掷开关S1、S2、S3、S4，从而输入高低电平。将S2S1定义为功能模式选择开关；S3定义为分钟数调整开关；S4定义为小时数调整开关。 当S2S1=00时，显示当前时间，不进行任何操作。 当S2S1=01时，显示当前时间，同时可进行时钟调整，若S3=1，分钟数持续加1，若S4=1，小时数持续加1。

数字时钟实验报告

单片机 数字时钟设计 实训报告 系别 专业 姓名 学号

摘要 单片机是把中央处理器CPU,随即存取存储器RAM,只读存储器ROM,定时器/计数器以及输入/输出即I/O接口电路等主要计算机部件，集成在一块集成电路上的微机。虽然只是一个芯片，但从组成和功能上来看，已具备微型系统的属性。单片机的发展经历了4个阶段，其向着低功耗CMOS化，微型单片化，主流与多品种共存的方向发展。单片机在工业自动化，仪器仪表，家用电器，信息和通讯产品及军事方面得到了广泛应用。另外，其发展前景不错。 本次实训以设计制作数字时钟为例，来加深我们对单片机特性和功能的了解，加强我们的编程思想。为今后从事单片机程序产品的开发，打下了良好的理论与实践基础。理论服务于实践，将知识转化为能力，也是本次试训的另一个重要目的。

目录 一、整体设计方案 (3) 1. 方案设计要求 (3) 2. 方案设计与论证 (3) 3. 整体设计框图 (4) 二、数字时钟的硬件设计 (4) 1. 最小系统设计 (4) 2. LED显示电路 (8) 3. 键盘控制电路 (9) 4. 数字时钟的原理图 (10) 三、数字时钟的软件设计 (11) 1. 系统软件设计流程图 (11) 2. 数字时钟主程序 (14) 四、调试与仿真 (18) 1. 数字时钟系统PROTUES仿真 (18) 2. 软件与硬件调试 (19) 3. 系统性能测试与功能说明 (19) 4. 出现问题及解决 (19) 五、实验结论 (20) 六、心得体会 (21) 附录：1.原器件清单 (22) 2.参考文献 (22)

一、整体方案设计 1. 方案设计要求 设计制作一个数字时钟，要求能实现基本走时，并以数字形式显示时、分、秒；采用24小时制；能校时、校分、校秒；也可以添加其他功能. 2. 方案设计与论证 方案一： 采用各种纯数字芯片实现数字时钟的设计。优点：各个模块功能清晰，电路易于理解实现。缺点：各个模块功能已定不能进行智能化调整，整体电路太庞大。 方案二： 采用 FPGA模块用硬件语言实现功能。优点：运算速度快，走时精度高，算法简单。缺点：成本高，大材小用。 方案三： 采用单片机最小系统实现功能。优点：电路简单，能通过程序进行随机调整并扩展功能，成本低，易于实现。缺点：走时有一定的误差。 经过综合考虑成本问题以及他人接受程度，选择第三种方案实现设计要求。

数字时钟设计实验报告

电子课程设计题目：数字时钟

数字时钟设计实验报告 设计要求： 设计一个24小时制的数字时钟。 要求：计时、显示精度到秒；有校时功能。采用中小规模集成电路设计。 发挥：增加闹钟功能。 设计方案： 由秒时钟信号发生器、计时电路和校时电路构成电路。 秒时钟信号发生器可由振荡器和分频器构成。 计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。 校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。 电路框图： 图一 数字时钟电路框图 电路原理图： （一）秒脉冲信号发生器 秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。 振荡器: 通常用555定时器与RC 构成的多谐振荡器，经过调整输出1000Hz 脉冲。 分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能 扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz 标准秒脉冲。其电路图如下： 译码器 译码器 译码器 时计数器 (24进制) 分计数器 (60进制) 秒计数器 (60进制) 校 时 电 路 秒信号发生器

图二秒脉冲信号发生器 （二）秒、分、时计时器电路设计 秒、分计数器为60进制计数器，小时计数器为24进制计数器。 60进制——秒计数器 秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。其电路图如下： 图三60进制--秒计数电路 60进制——分计数电路 分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：来自秒计数电路的进位脉冲使分的个位加1，利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位

数字钟实验报告

EDA技术课程设计 ——多功能数字钟 学院：城市学院 专业、班级：电子C154 姓名：高阳夏岩 学号：158102 58128 指导老师：安亚军 2017年12月

一实验目的 1、具有时、分、秒记数显示功能，以24小时循环计时。 2、要求数字钟具有清零、调节小时、分钟功能。 3、具有整点报时，整点报时的同时LED灯花样显示 二实验原理 1时钟计数：完成时、分、秒的正确计时并且显示所计的数字；对秒、分——60进制计数，即从0到59循环计数，时钟——24进制计数，即从0到23循环计数，并且在数码管上显示数值。 2时间设置：手动调节分钟、小时，可以对所设计的时钟任意调时间，这样使数字钟真正具有使用功能。我们可以通过实验板上的键7和键4进行任意的调整，因为我们用的时钟信号均是1HZ的，所以每LED灯变化一次就来一个脉冲，即计数一次。 3清零功能：reset为复位键，低电平时实现清零功能，高电平时正常计数。可以根据我们自己任意时间的复位。 4蜂鸣器在整点时有报时信号产生，蜂鸣器报警。产生“滴答.滴答”的报警声音。 5LED灯在时钟显示时有花样显示信号产生。即根据进位情况，LED不停的闪烁，从而产生“花样”信号 三实验内容 1时钟记数部分 1）小时部分 其VHDL描述如下 编译，无误。 经仿真，其波形如下

2）分钟部分 其VHDL描述如下 编译，无误。 经仿真，其波形如下 3）秒部分 其VHDL描述如下

编译，无误。 经仿真，其波形如下 2整点报时部分，其VHDL描述如下 编译，无误。

经仿真，其波形如下 3驱动8位八段共阴扫描数码管的片选驱动信号输出部分 其VHDL描述如下 编译，无误。 经仿真，其波形如下 4驱动八段字形译码输出部分 该模块功能：信号输入后，模块驱动八段字形译码输出，A，B，C，D，E，F，G分别接八段共阴级数码管7个接口，即有字形输出。

电子时钟实验报告_电子时钟

电子时钟实验报告

一、实验目的 学习8051定时器时间计时处理、按键扫描及LED数码管显示的设计方法。 二、设计任务及要求 利用实验平台上4个LED数码管，设计带有闹铃功能的数字时钟，要求： 1．在4位数码管上显示当前时间，显示格式为“时时分分”； 2．由LED闪动做秒显示； 3．利用按键可对时间及闹玲进行设置，并可显示闹玲时间。当闹玲时间到蜂鸣器发出音乐，按停止键使可使闹玲声停止。 三、工作原理及设计思路 利用单片机定时器完成计时功能，定时器0计时中断程序每隔5ms中断一次并当作一个计数，每中断一次计数加1，当计数200次时，则表示1s到了，秒变量加1，同理再判断是否1min钟到了，再判断是否1h到了。为了将时间在LED数码管上显示，可采用静态显示法和动态显示法，由于静态显示法需要数据锁存器等较多硬件，可采用动态显示法实现LED显示。 闹铃声由交流蜂鸣器产生，电路如右图，当P1.7输出不同频率的方波，蜂鸣器便会发出不同的声音。 四、电路设计及描述 (1) 硬件连接部分： 在ZKS-03单片机综合实验仪上有四位共阳LED数码管，其标号分别为LED1~LED4。 为了节省MCU的I/O口，采用串行接口方式，它仅占用系统2个I/O口，即P1.0口和P1.1口，一个用作数据线SDA，另一个用作时钟信号线CLK，它们都通过跳线选择器JP1相连。 由于采用共阳LED数码管，它的阴极分别通过限流电阻R20~R27连接到控制KD_0~KD_Q7。这样控制8个发光二极管，就需要8个I/O口。但由于单片机的I/O口资源是有限的，因此常采用实验电路所示的串并转换电路来扩充系统资源。串并转换电路其实质是一个串入并处的移位寄存器，串行数据再同步移位脉冲CLK的作用下经串行数据线SDA把数据移位到KD_0~KD_Q7端，这样仅需2根线就可以分别控制8个