实验一 伪随机码发生器实验
一、实验目的
1、 掌握伪随机码的特性。
2、 掌握不同周期伪随机码设计。
3、 用基本元件库和74LS系列元件库设计伪随机码。
4、 了解ALTERA公司大规模可编程逻辑器件EPM7128SLC84内部结构和应用。
5、 学习FPGA开发软件MAXPLUSⅡ，学习开发系统软件中的各种元件库应用。
6、 熟悉通信原理实验板的结构。
二、实验仪器
1、 计算机 一台
2、 通信基础实验箱 一台
3、 100MHz 示波器 一台
三、实验原理
伪随机码是数字通信中重要信码之一，常作为数字通信中的基带信号源；扰码；误码测试；扩频通信；保密通信等领域。伪随机码的特性包括四个方面：
1、 由n 级移位寄存器产生的伪随机序列，其周期为-1； n 2
2、 信码中“0”、“1” 出现次数大致相等，“1”码只比“0”码多一个；
3、 在周期内共有-1游程，长度为 i 的游程出现次数比长度为 i+1的 游程出现
次数多一倍；
n 24、 具有类似白噪声的自相关函数，其自相关函数为：
()()
??
?
?≤≤=??=2
210
12/11n n
τττρ
其中n 是伪随机序列的寄存器级数。
例如：四级伪码产生的本原多项式为X 4＋X 3+1。
利用这个本原多项式构成的4级伪随机序列发生器产生的序列为：
1 1 1 1 0 0 0 1 0 0 1 1 0 1 0
相应的波形图如图1-1所示：
图1-1 四级伪随机序列波形图
用4个D 触发器和一个异或门构成的伪码发生器具有以下特性： 1、 周期为24-1=15；
2、 在周期内“0”出现24 -1-1=7次，“1”出现24 -1=8次；
3、 周期内共有24 -1 =8个游程；
4、 具有双值自相关特性，其自相关系数为：
????≤≤??==2
21)12(10
14
4τ / τ ρ(τ)
四、实验内容及步骤
1、在MAXPLUSⅡ设计平台下进行电路设计 1.1 四级伪随机码发生器电路设计
电路原理图如图1-2所示。
图1-2 四级伪随机码电路原理图
在MAXPLUS II 环境下输入上述电路，其中： dff ------ 单D触发器 xor ------ 二输入异或门 nor4 ------ 四输入或非门 not ------ 反相器
clk ------ 时钟输入引脚（16M时钟输入） 8M ------ 二分频输出测试点引脚 nrz ------ 伪随机码输出引脚 1.2 实验电路编译及FPGA 引脚定义
完成原理图输入后按以下步骤进行编译：
(1) 在Assign Device 菜单选择器件MAX7128SLC84。
(2)在Assign/Globl project device option菜单中选择 Enable JTAG
Support。
(3)第一次编译时一般采用让MaxplusII自动进行引脚分配。注意，编译前
一定要确保所编译的文件是一个工程。具体做法是：在菜单
File/Project下点击Set Project to Current File。
(4)编译后进行引脚回注,在Assign/Back-Annotate Projetc菜单中选择
Chip,Pin&Device，经过引脚回注后电路图上会显示自动分配的引脚
号。
(5)按照实验板所要求的输入时钟引脚和输出测试引脚号，进行引脚修
改，修改后必须编译，所做的修改才会生效。引脚修改方法如下：双
击clk时钟输入引脚元件中的回注引脚号，MAXPLUS II会弹出一对话
框，可方便进行修改。如图1-3所示。
图1-3 引脚修改界面
将电路图中所有引脚修改成实验板要求的引脚，然后再次进行编译。要求的引脚配置如下：
CLK 83 脚 (CLK输入频率为16.9M,或经过2分频率后为8.46M)
8M 37 脚 （8M时钟输出）
NRZ 39 脚 (NRZ称不归零码,这时码率为8.46Mb/s)
NNRZ 40 脚 （反相输出）
1.3 在MAXPLUSⅡ环境下完成电路的仿真
(1)在MAX+plu sⅡ菜单下选择Waveform Editor，出现一波形编辑窗口。
波形编辑窗
口
(2)在Node菜单下选择Enter nodes from SNF，点击List，加入要仿真的所
有节点。
加入仿真节点
(3)加入时钟激励：在Option菜单下选Grid Size，出现对话框后键入相应
的纳秒（ns）数，例如10ns（对应周期为20ns，即50M）。在File菜单下选End Time，键入仿真时间，例如10us。
选择输入时
钟信号clk 选择此图标
给时钟赋值
(4)在MUXPLU SⅡ菜单下选Simulator，出现仿真对话框后，点击
Start，开始仿真。注意：进行仿真前一定要先保存。
得到的仿真波形和理论结果是一致的。
2、实验板设置
在进行不同实验时，首先要对实验板上硬件进行简单设置，以符合各种信号输入和各种实验结果测试要求。（见跳线和开关设置表）
硬件实验步骤为：接通晶体振荡器电源----》将16.9M时钟连接到FPGA全局时钟脚----》将实验电路配置到FPGA芯片中----》进行实验测量。
实验原理图如图1-4所示：
FPGA内部T16 T17 T15
T8
FPGA83脚
图1-4 实验原理图
(1)接通SW_6（用短路块），晶体振荡器X1产生16.9344M时钟信号，T8为
该时钟频率的测试点。
(2)将拨动开关“K2”的“1”脚置“ON”,将16.9344Mc时钟信号送到了
FPGA第83脚（全局时钟脚）。
(3)将8.5V直流电源插入实验板PJ1接口，打开总开关K1，检查指示灯P1、
P2、P3是否亮，即电源工作正常。
实验板跳线和开关设置表：
3、将实验电路nrz.pof文件配置到FPGA芯片
（1） 将BYTBLASTER一端连接到计算机并行口，另一端连接到实验板BYTBLASTER口。
（2） 打开电源开关K1，注意SW_13为FPGA电源跳线，应接通。
（3） 在MAXPLUSⅡ菜单下选Programmer然后按Program开始下载。
4、实验测试
下载成功后，可用示波器测试各点波形（见照片）。
NRZ码实验测试点表
测试点名称测试点波形说 明
T8 16.9MC 晶体振荡器输出
T5 16.9MC 时钟选择开关输出
T15 8．45MC 二分频输出时钟信号
T16 NRZ码
T17 反相NRZ码
(1)先用示波器测T8（或T5）为 16.9M晶体振荡器输出时钟。
用20M示波器测试T8波形
(2)用示波器测T15为 8.4M输出时钟信号。
8M 时钟波形（用20M示波器测试T15）
(3)用示波器测T16为 NRZ输出信号
8Mb/S NRZ 码输出波形
注意：一般示波器只能观察到4级或5级伪随机码，对于更多级伪随机码由于普通示波器较难同步，很难看到完整信码序列，这时可以用MAXPLUSⅡ仿真器观察仿真波形 ，或用数字示波器观察伪随机码波形。
当伪码长度很长时示波器不能完全同步
五、实验报告内容要求
1、实验原理叙述
2、画出实验电路图
3、电路仿真结果记录和分析
4、实际测量数据记录，并结合理论进行分析
附录：
1、各级伪随机码（M序列）发生器反馈逻辑表
表1-1各种伪随机码发生器的反馈逻辑表
2、各级伪随机码发生器实验电路图
4级伪随机码电路
5级伪随机码电路
6级伪随机码电路
15级伪随机码电路
23级伪随机码电路
M序列发生器 M序列是最常用的一种伪随机序列，是一种线性反馈移位寄存器序列的简称。带线性反馈逻辑的移位寄存器设定各级寄存器的初试状态后，在时钟的触发下，每次移位后各级寄存器状态都会发生变化。其中一级寄存器（通常为末级）的输出，随着移位寄存器时钟节拍的推移会产生下一个序列，称为移位寄存器序列。他是一种周期序列，周期与移位寄存器的级数和反馈逻辑有关。 以4级移位寄存器为例，线性反馈结构如下图： 4级以为寄存器反馈图 其中a4=a1+a0
信号a4:a0禁止出现全0，否则将会出现全0，序列不变化。实验仿真 Code： library IEEE; use IEEE.STD_LOGIC_1164.ALL; -- Uncomment the following library declaration if using -- arithmetic functions with Signed or Unsigned values --use IEEE.NUMERIC_STD.ALL; -- Uncomment the following library declaration if instantiating -- any Xilinx primitives in this code. --library UNISIM; --use UNISIM.VComponents.all; entity random_4 is Port ( clk : in STD_LOGIC; reset : in STD_LOGIC;
din : in STD_LOGIC_VECTOR (3 downto 0); dout : out STD_LOGIC_VECTOR (3 downto 0); load : in STD_LOGIC); end random_4; architecture Behavioral of random_4 is signal rfsr :std_logic_vector(3 downto 0); --signal temp:std_logic; begin process(clk,reset,load,din) begin if (reset ='1') then rfsr <=(others =>'0'); elsif (clk' event and clk='1') then if(load ='1') then ----load =1 rfsr<= din; else rfsr(3) <= rfsr(0) xor rfsr(1); rfsr(2 downto 0) <= rfsr(3 downto 1); end if; end if; end process; ------signal rename----
实验8-序列信号发生器
实验8 序列信号发生器 实验目的： 1.熟悉掌握EDA软件工具Multisim 的仿真测试应用。 2.熟悉序列信号发生器的工作原理。 3.学习序列信号发生器的设计方法。 实验仪器设备与主要器件： 实验箱一个；双踪示波器一台；稳压电源一台；函数发生器一台。 4位十进制加法计数器74LS160;4位二进制加法计数器74LS161。 8选1数据选择器74LS251、74LS152、74LS151。 实验内容： 1.用计数器74LS160设计一个7位巴克码（0100111）的产生电路，画出电路时序图。用示波器观察电路输出的波形。 实验原理： ①先设计计数器。由于序列长度为7，所以选用74LS160设计一个八进制计数器。 QB?。 现采用置零法，有效状态为0000~0110,所以LOAD=QC ②然后设计组合输出电路。令计数器计数过程中每一状态的输出符合给定序列要求，用8选一数据选择器74LS251.实现逻辑函数，且数据选择器的数据输入端D0 D1 D2 D3 D4 D5 D6 D7 0 1 0 0 1 1 1 * 实验分析：如电路图所示，将计数器的输出QCQBQA作用于数据选择器的地址输入端，于是，每计一个数，数据选择器就输出一个预先置好的数据。当CP信号持续不断地加到计数器上，QCQBQA的状态（也即74LS251的地址输入代码）按0000~0110的顺序不断循环，对应的输出也不断地循环：0100111 实验结果与现象：
2.设计灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作用下按表2—8—2 CP顺序红绿黄 0 0 0 0 1 1 0 0 2 0 1 0 3 0 0 1 4 1 1 1 5 0 0 1 6 0 1 0 7 1 0 0 8 0 0 0 实验原理： ①先设计计数器。从表2—8—2可以看出三个序列信号的序列长度为8，所以选用74LS160设计一个八进制计数器。现采用置零法，有效状态为0000~0111,所以LOAD=QC ?。 QA? QB ②然后设计组合输出电路。该电路需产生三个序列信号，所以需要三个数据选择器74LS251。令计数器计数过程中每一状态的输出符合给定序列要求，用8选一数据选择器74LS251.实现逻辑函数，且数据选择器的数据输入端所置数为： D0 D1 D2 D3 D4 D5 D6 D7 0 1 0 0 1 0 0 1 D0 D1 D2 D3 D4 D5 D6 D7 0 0 1 0 1 0 1 0
华南师范大学实验报告 学生姓名林竞浩李瑜贤学号20102804016 专业多媒体与网络技术年级、班级2010级4班 课程名称模拟电路与数字电路实验项目555定时器的应用 实验类型□验证□设计□综合实验时间2011年月日 实验指导老师实验评分 一、实验目的 1 学会构建序列发生器的基本方法 2掌握对序列信号发生器序列信号的测试分析方法。 二、实验仪器 安装有Multisim10软件的个人电脑 三、实验原理 序列信号器产生序列信号，有多种方法。本实验采用计数器和数据选择器构成发生。图一中四位二进制同步计数器74S163状态输出端QC,QB,QA输出的数据，送入8选1数据选择器74S151的地址输入端ABC，需要获取产生的序列信号接至数据选择器74S151数据输入端D0-D7，数据从Y或W端输出，实验电路原理图如下
四、实验步骤 1设定产生周期为00010111序列信号。 2打开电脑Multisim10操作平台，从TTL元件库中取出74S163，74S151，显示器件库中取下带译码器的数码管及探针等器件，以及逻辑分析仪，按实验电路图连接好。 3设定时钟信号发生器V1的频率为100HZ .调整好实验电路后，数码管有0-7计数显示，探针有闪动。 4双击打开逻辑分析仪工作界面，以备测试波形。调整逻辑分析仪时钟源为外同步。正常后，观察数码管，探针，逻辑分析仪波形的变化，把相关数据填入表1中 输入时钟脉冲计数器输出逻辑指示灯数码管显示 QC QB QA Y 0 0 0 0 N 0 1 0 0 1 N 1 2 0 1 0 N 2 3 0 1 1 Y 3 4 1 0 0 N 4 5 1 0 1 Y 5
H a r b i n I n s t i t u t e o f T e c h n o l o g y EDA技术高级应用 实验报告 姓名：禾小鬼 同组人： 学号：16S 班级：信息2班 指导教师：xxx 院系：电信学院
实验一函数信号发生器 一、实验内容 实验内容包括下面两个方面 1.熟悉quartus ii开发环境 第一次接触quartus ii开发环境，首先可以通过新建一个工程熟悉quartus ii的各种基本操作。需要学习的包括以下几个方面：选器件，采用原理图方法画一个电路图实现某种功能，并对这个功能进行行为仿真以验证功能上的正确性。 2.设计一个函数信号发生器 在开始之前，首先要明确设计目的，我们的想要用电路图方法实现设计一个“函数信号发生器”。然后，可以先根据自己的思路想好一个电路图的设计方案，再开始实验。 二实验结果 1.第一步：建立一个新的工程 新建工程的过程中，最重要的是设置器件，不同的器件的设计之间并不兼容。会有一个综合的信息框，注明了我所做的设置，看看没问题就可以了。然后新建一个原理图文件schematic，作为顶层文件，将顶层文件命名为DDS在上面进行画图。 2.第二步：画电路图 本次实验采用软件自带的器件库MegaWizard Plug-in Manager中的器件。自定义3个ROM，并将ROM表中存储事先准备好的三种波形的数据文件，波形数据文件由matlab产生，ROM中存储8bit-32words的数据，包括一个时钟输入，一个5位地址输入和一个7位输出；还需要一个5位计数器，用以输出读取ROM 的地址；一个时钟控制整个电路工作； 我画的电路图，如图1所示。其原理为：三个ROM表存储三种波形数据，整个电路通过时钟控制，时钟每翻转一次，计数器加一，产生一个地址，输入到
伪随机码发生器设计 1 引言 随着科学技术的进步，现代战争样式向信息战形式发展。现代战争胜负对于信息获取的依赖程度前所未有的提高。在现代战争中，若己方的通讯交流方式早敌军破获，则地方将获取己方部队动向或实施信息干扰。将会使部队陷入极其危险地境地中。因此，信息战对通讯加密手段的要求极高。 伪随机序列(Pseudonoise Sequence)又称伪噪声或伪随机码,具有类似随机信号的一些统计特性,但又是有规律的,容易产生和复制的。最大长度线性移位寄存器序列(m序列)是保密通信中非常重要的一种伪随机序列,它具有随机性、规律性及较好的自相关和互相关性,而且密钥量很大。利用m序列加密数字信号,使加密后的信号在携带原始信息的同时具有伪噪声的特点,以达到在信号传输的过程中隐藏信息的目的;在信号接收端,再次利用m序列加以解密,恢复出原始信号。这样，通过对m序列的应用，将大大的提高通讯的保密程度和防窃取能力。这样的通讯手段被称为扩展频谱通信 扩展频谱通信（Spread Spectrum Communication）是将待传送的信息数据被伪随机编码也就是扩频序列调制，实现频谱扩展以后再在信道中传输，接收端则采用与发送端完全相同的编码进行解调和相关处理，从而恢复出原始的信息数据。在这其中，伪随机码发生器是十分重要的一环，是对信息加密的核心器件。m序列伪随机码发生器即使通过m序列的方式对信息数据编码。 本系统所设计的伪随机码发生器，产生m序列伪随机码。系统采用AT89S51单片机作为控制芯片，控制使用LCD12864显示处理器产生的m序列伪随机码，并且可通过按键对参数修改，设置初始码及m 序列长度。单片机根据设定的初始码及m序列长度，按照约定的逻辑运算关系，循环往复的产生0或者1。 2 发生器系统设计 2.1总体设计 系统分为信息处理、实时显示和按键修改共五大模块。 系统总体结构框图如图1所示：
信息科学与工程学院《程控交换原理》上机实验报告 专业班级电信姓名学号 实验时间 2010年 12月 2 日指导教师成绩
图4—1 本实验系统传送信号流程图 4、数字信号的产生 在数字程控交换机中直接进行交换的是PCM数字信息，在这样的情况下如何使用户家收到信号音（如拨号音、回铃音、忙音等）是一个重要的问题。因为模拟信号产生的信号音是不能通过PCM交换系统的，这就要求设计一个数字信号发生器，使之能与交换网络输出这样一些PCM信息，这些数字信息经过非线性译码后能成为一个我们所需的模拟信号音。 ）传统方式产生数字信号音 ）由图4—2可知，这是一种常见的PCM编码方式，400HZ—500HZ的正弦信号由硬（3）数字电路产生数字音信号
图4—3 450HZ正弦波信号一个周期取样示意图 我们对正弦信号再以每隔125us取样一次，并将取样所得的正弦信号幅度按照A规律十三 图4—4 数字信号产生电流原理图 5、拨号音及控制电路 主叫用户摘机，CPU检测到该用户有摘机状态后，立即向该用户发出声音信号，表示可以拨号，当CPU中央处理单元收到第一个拨号脉冲后，立即切断该声音信号，该声音信号就叫拨号音。拨号音由上述数字信号产生，一旦一有用户摘机，交换网路把数字信号音送给该用户，经过TP3067的译码，提供给用户450hz的正弦波。
图4—5断续电路原理图 7、忙音及控制电路 忙音表示被叫用户处于忙状态，此时用户应该挂机，等一会在从新呼叫 本试验箱大于采用0、35秒断，0、35秒继续的400hz—450hz的方波信号，图4是该电路的原理图。 图4—6忙音控制电路的原理图。
实验一伪随机码发生器实验 电科1103 杨帆 3110104337 一、实验目的 1、掌握伪随机码的特性。 2、掌握不同周期伪随机码设计。 3、用基本元件库和74LS系列元件库设计伪随机码。 4、了解ALTERA公司大规模可编程逻辑器件EPM7128SLC84内部结构和应用。 5、学习FPGA开发软件MAXPLUSⅡ，学习开发系统软件中的各种元件库应用。 6、熟悉通信原理实验板的结构。 二、实验仪器 1、计算机一台 2、通信基础实验箱一台 3、100MHz示波器一台 三、实验原理 伪随机码是数字通信中重要信码之一，常作为数字通信中的基带信号源； 扰码；误码测试；扩频通信；保密通信等领域。伪随机码的特性包括四个方 面： 1、由n级移位寄存器产生的伪随机序列，其周期为-1； 2、信码中“0”、“1”出现次数大致相等，“1”码只比“0”码多一个； 3、在周期内共有-1游程，长度为i 的游程出现次数比长度为i+1的游程出现 次数多一倍； 例如：四级伪码产生的本原多项式为X 4 ＋X 3+1。 利用这个本原多项式构成的4级伪随机序列发生器产生的序列为： 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 四、实验内容及步骤 1、在MAXPLUSⅡ设计平台下进行电路设计 1.1 四级伪随机码发生器电路设计 电路原理图如图1-2所示。
在MAXPLUS II 环境下输入上述电路，其中：dff ------ 单D触发器 xor ------ 二输入异或门 nor4 ------ 四输入或非门 not ------ 反相器 clk ------ 时钟输入引脚（16M时钟输入） 8M ------ 二分频输出测试点引脚 nrz ------ 伪随机码输出引脚
信号发生器设计 一、设计任务 设计一信号发生器，能产生方波、三角波和正弦波并进行仿真。 二、设计要求 基本性能指标：(1)频率范围100Hz~1kHz；(2)输出电压：方波U p-p≤24V，三角波U =6V，正弦波U p-p>1V。 p-p 扩展性能指标：频率范围分段设置10Hz~100Hz, 100Hz~1kHz，1kHz~10kHz；波形特性方波t r<30u s（1kHz，最大输出时）用仪器测量上升时间，三角波r△<2%，正弦波r <5%。（计算参数） ～ 三、设计方案 信号发生器设计方案有多种，图1是先产生方波、三角波，再将三角波转换为正弦波的组成框图。 图1 信号发生器组成框图 主要原理是：由迟滞比较器和积分器构成方波——三角波产生电路，三角波在经过差分放大器变换为正弦波。方波——三角波产生基本电路和差分放大器电路分别如图2和图4所示。 图2所示，是由滞回比较器和积分器首尾相接形成的正反馈闭环系统，则比较器A1输出的方波经积分器A2积分可得到三角波，三角波又触发比较器自动翻转形成方波，这样即可构成三角波、方波发生器。其工作原理如图3所示。
图2 方波和三角波产生电路 图3 比较器传输特性和波形 利用差分放大器的特点和传输特性，可以将频率较低的三角波变换为正弦波。（差模传输特性）其基本工作原理如图5所示。为了使输出波形更接近正弦波，设计时需注 应接近晶体意：差分放大器的传输特性曲线越对称、线性区越窄越好；三角波的幅值V m 管的截止电压值。 图4 三角波→正弦波变换电路
图5 三角波→正弦波变换关系 在图4中，RP 1调节三角波的幅度，RP 2调整电路的对称性，并联电阻R E2用来减小差分放大器的线性区。C 1、C 2、C 3为隔直电容，C 4为滤波电容，以滤除谐波分量，改善输出波形。取Ic2上面的电流（看输出） 波形发生器的性能指标： ①输出波形种类：基本波形为正弦波、方波和三角波。 ②频率范围：输出信号的频率范围一般分为若干波段，根据需要，可设置n 个波段范围。(n>3) ③输出电压：一般指输出波形的峰-峰值U p-p 。 ④波形特性：表征正弦波和三角波特性的参数是非线性失真系数r ～和r △；表征方波特性的参数是上升时间t r 。 四、电路仿真与分析 实验仿真电路图如图
南昌大学实验报告学生姓名：学号：专业班级：中兴101班 实验类型：□验证□综合■设计□创新实验日期：2012、11、16成绩： 实验四序列信号发生器与检测器设计 一、实验目的 1、学习VHDL文本输入法 2、学习有限状态机的设计 3、利用状态机实现串行序列的输出与序列的检测 4、继续学习优化设计 二．实验内容与要求 1. 设计序列发生器，完成序列为0111010011011010的序列生成器 2．用有限状态机设计序列检测器，实现串行序列11010的检测器 3. 若检测到符合要求的序列，则输出显示位为“1”，否则为“0” 4. 对检测到的次数计数 5.整个工程采用顶层文件+底层模块的原理图或文本的设计思路 三、实验仪器 PC机、Quartus II软件、EDA实验箱 四、实验思路 1.设计序列发生器 基本思想为一个信号CQ1计数，给另一个信号CO（代表序列的每一位）赋值的方法： 先设定端口CQ1用于产生序列时计数，因为序列共16位，因此端口CQ1为标准逻辑矢量，位宽为4，设另一个端口M代表序列的每一位，CQ1每计一个数，就给M赋一个值，这样产生一个16位的序列。由于端口不能参与相关运算，因此在结构体中我分别定义了信号CQ1(标准逻辑矢量，位宽4)，信号Q与相应的端口CQ1 CO对应，在进程中参与相应的运算，在程序的最后再用端口接收信号： CO<=Q; 在进程中我采用case –when 语句，如当CQ1为“0000”的时候，给另一信号Q赋‘0’，当CQ1为“0001” 2.序列检测器 序列检测器设计的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及序列，直到在连续的检测中收到的每一位码都与实验要求相同。在此，必须利用状态转移图。 电路需要分别不间断记忆：初始状态、1、11、110、1101、11010共六种状态，状态转移如图：
通信工程专业 计算机课程设计 题目基于MATLAB的伪随机序列发生器的设计 学生姓名学号 所在院(系) 专业班级 指导教师 完成地点 2013年 11 月 12 日
计算机课程设计任务书 院(系) 专业班级学生姓名 一、课程设计题目基于matlab的伪随机序列发生器的设计 二、课程设计工作自 2013 年 10 月 27 日起至 2013 年 11 月 22 日止 三、课程设计进行地点: 四、课程设计的内容要求： 1、要求完成七级m 序列发生器的设计（本原多项式自定）； 2、要求完成五级gold 序列发生器的设计（本原多项式自定）； 3、采用matlab实现，并对其进行调试运行； 4、要求能清楚观察到稳定的序列。 指导教师系(教研室) 通信工程系 接受任务开始执行日期 2013年10月27日学生签名 基于matlab的伪随机序列发生器的设计
[摘要]伪随机序列码越来越受到人们的重视，被广泛用于导弹、卫星、飞船轨道测量和跟踪、雷达、导航、移动通信、保密通信和通信系统性能的测量以及数字信息处理系统中。本文主是对基于matlab的伪随机序列发生器的设计，及其利用matlab软件对其进行仿真和利用simulink对其仿真性能的研究，主要阐述了扩频系统中m序列和gold序列的产生。在第一部分中介绍了课题研究的背景，第二部分中介绍了扩频系统的相关知识，第三部分介绍了m序列和Gold序列产生的原理和方法，第四部分利用matlab和simulink对其进行仿真。 [关键词]伪随机序列 m序列移位寄存器 Design of the pseudo-random sequence generator based on matlab
信号发生器 一、实验目的 1、掌握集成运算放大器的使用方法，加深对集成运算放大器工作原理的理解。 2、掌握用运算放大器构成波形发生器的设计方法。 3、掌握波形发生器电路调试和制作方法 。 二、设计任务 设计并制作一个波形发生电路，可以同时输出正弦、方波、三角波三路波形信号。 三、具体要求 （1）可以同时输出正弦、方波、三角波三路波形信号，波形人眼观察无失真。 （2）利用一个按钮，可以切换输出波形信号。。 （3）频率为1－2KHz 连续可调，波形幅度不作要求。 （4）可以自行设计并采用除集成运放外的其他设计方案 （5）正弦波发生器要求频率连续可调，方波输出要有限幅环节，积分电路要保证电路不出现积分饱和失真。 四、设计思路 基本功能：首先采用RC 桥式正弦波振荡器产生正弦波，然后通过整形电路(比较器)将正弦波变换成方波，通过幅值控制和功率放大电路后由积分电路将方波变成三角波,最后通过切换开关可以同时输出三种信号。 五、具体电路设计方案 Ⅰ、RC 桥式正弦波振荡器 图1 图2 电路的振荡频率为：RC f π21 0= 将电阻12k ，62k 及电容100n ，22n ，4.4n 分别代入得频率调节范围为：24.7Hz~127.6Hz ，116.7Hz~603.2Hz ，583.7Hz~3015Hz 。因为低档的最高频率高于高档的最低频率，所以符合实验中频率连续可调的要求。 如左图1所示，正弦波振荡器采用RC 桥式振荡器产生频率可调的正弦信号。J 1a 、J 1b 、J 2a 、J 2b 为频率粗调，通过J 1 J 2 切换三组电容，改变频率倍率。R P1采用双联线性电位器50k ，便于频率细调，可获得所需要的输出频率。R P2 采用200k 的电位器，调整R P2可改变电路A f 大小，使得电路满足自激振荡条件，另外也可改变正弦波失真度，同时使正弦波趋于稳定。下图2为起振波形。
南昌大学实验报告 学生姓名：林聪学号：5801209051 专业班级：中兴091班 实验类型：□验证□综合□设计□创新实验日期：2011/10/19实验成绩： 实验三序列信号发生和检测器 一、实验目的 1、进一步熟悉EDA实验装置和QuartusⅡ软件的使用方法； 2、学习有限状态机法进行数字系统设计； 二、设计要求 完成设计、仿真、调试、下载、硬件测试等环节，在EDA实验装置上实现一个串行序列信号发生器和一个序列信号检测器的功能，具体要求如下： 1、先设计0111 0100 1101 1010序列信号发生器，其最后8BIT数据用LED显示出来； 2、再设计一个序列信号检测器，检测上述序列信号，若检测到串行序列“11010”则输出为“1”， 否则输出为“0”； 三、主要仪器设备 1、微机1台 2、QuartusII集成开发软件1套 3、EDA实验装置1套 四、实验步骤 1、分析实验，由于实验需要产生具备序列发生器和序列检测器的功能，根据分模块处理的 思想，可以把实验分为两个模块，通过顶层元件建立输入输出的连接。 2、建立模块使用VHDL编程，首先，建立序列发生器的模块，名为xlfsq，VHDL代码如下： libraryieee; use ieee.std_logic_1164.all; useieee.std_logic_unsigned.all; entityxlfsq is port(clk,rst:instd_logic; cout,e1,e2,e3,e4,e5,e6,e7,e8:out std_logic); endxlfsq; architecture one of xlfsq is signalcq:std_logic; signal f1,f2,f3,f4,f5,f6,f7:std_logic; begin P1:process(clk,rst) variablecount:std_logic_vector(3 downto 0); begin if(rst='0')then count:="0000"; elsif(clk'event and clk='1')then count:=count+1; end if;
南昌大学实验报告 学生姓名：王晟尧学号：6102215054专业班级：通信152班 实验类型：□验证□综合□设计□创新实验日期：实验成绩： 信号发生器设计 一、设计任务 设计一信号发生器，能产生方波、三角波和正弦波并进行仿真。 二、设计要求 基本性能指标：(1)频率范围100Hz~1kHz；(2)输出电压：方波U p-p≤24V，三角波U p-p=6V，正弦波U p-p>1V。 扩展性能指标：频率范围分段设置10Hz~100Hz, 100Hz~1kHz，1kHz~10kHz；波形特性方波t r<30u s（1kHz，最大输出时），三角波r△<2%，正弦波r～<5%。三、设计方案 信号发生器设计方案有多种，图1是先产生方波、三角波，再将三角波转换为正弦波的组成框图。 图1 信号发生器组成框图 主要原理是：由迟滞比较器和积分器构成方波——三角波产生电路，三角波在经过差分放大器变换为正弦波。方波——三角波产生基本电路和差分放大器电路分别如图2和图4所示。 图2所示，是由滞回比较器和积分器首尾相接形成的正反馈闭环系统，则比较器A1输出的方波经积分器A2积分可得到三角波，三角波又触发比较器自动翻转形成方波，这样即可构成三角波、方波发生器。其工作原理如图3所示。
图2 方波和三角波产生电路 图3 比较器传输特性和波形 利用差分放大器的特点和传输特性，可以将频率较低的三角波变换为正弦波。其基本工作原理如图5所示。为了使输出波形更接近正弦波，设计时需注意：差分放大器的传输特性曲线越对称、线性区越窄越好；三角波的幅值V 应接近晶 m 体管的截止电压值。 图4 三角波→正弦波变换电路
实验8 序列信号发生器电路设计 一、实验目的： 1．熟悉序列信号发生器的工作原理。 2．学会序列信号发生器的设计方法。 3．熟悉掌握ＥＤＡ软件工具Proteus 的设计仿真测试应用。 二、实验仪器设备： 仿真计算机及软件Proteus 。 74LS161、74LS194、74LS151 三、实验原理： 1、反馈移位型序列信号发生器 反馈移位型序列信号发生器的结构框图如右图 所示，它由移位寄存器和组合反馈网络组成， 从寄存器的某一输出端可以得到周期性的序列 码。设计按一下步骤进行： （1）确定位移寄存器位数n ，并确定移位 寄存器的M 个独立状态。 CP 将给定的序列码按照移位规律每 n 位一组，划分为M 个状态。 若M 个状态中出现重复现象，则应增加移位寄存器的位数。用n+1位再重复上述过程，直到划分为M 个独立状态为止。 （2）根据M 各不同状态列出寄存器的态序表和反馈函数表，求出反馈函数F 的表达式。 （3）检查自启动性能。 （4）画逻辑图。 2、计数型序列信号发生器 计数型序列信号发生器和组合的结构框图 如图 所示。它由计数器和组合输出网络两部分 组成，序列码从组合输出网络输出。设计 过程分为以下两步： （1）根据序列码的长度M 设计模M （2）按计数器的状态转移关系和序列码的要求组合输出网络。由于计数器的状态设置和输出序列没有直接关系，因此这种结构对于输出序列的更改比较方便，而且还能产生多组序列码。 四、计算机仿真实验内容及步骤、结果： 1、设计一个产生100111序列的反馈移位型序列信号发生器。 1、根据电路图在protuse 中搭建电路图
实验1 示波器、函数信号发生器的原理及使用 【实验目的】 1. 了解示波器、函数信号发生器的工作原理。 2. 学习调节函数信号发生器产生波形及正确设置参数的方法。 3. 学习用示波器观察测量信号波形的电压参数和时间参数。 4. 通过李萨如图形学习用示波器观察两个信号之间的关系。 【实验仪器】 1. 示波器DS5042型，1台。 2. 函数信号发生器DG1022型，1台。 3. 电缆线（BNC 型插头），2条。 【实验内容与步骤】 1. 利用示波器观测信号的电压和频率 （1）参照“实验1 示波器函数信号发生器的原理及使用（实验指导书）”相关内容，产生如图1-1所示的正余弦波形，显示在示波屏上。 图1-1 函数信号发生器生成的正、余弦信号的波形 学生姓名/学号 指导教师 上课时间 第 周 节
（2）用示波器对图1-1中所示的正余弦波形进行测量并填写下表 表1-1 正余弦信号的电压和时间参数的测量 电压参数（V）时间参数 峰峰值最大值最小值频率（Hz）周期（ms）正弦信号 3sin(200πt) 余弦信号 3cos(200πt) 2. 用示波器观测函数信号发生器产生的正余弦信号的李萨如图形 （1）参照“实验1 示波器函数信号发生器的原理及使用（实验指导书）”相关内容，产生如图1-2所示的正余弦波形的李萨如图形，调节并正确显示在示波屏上。 图1-2 正弦信号3sin(200πt)和余弦信号3cos(200πt)的李萨如图形 3. 观测相同幅值、相同频率、不同相位差条件下的两正弦信号的李萨如图形 （1）在函数信号发生器CH1通道产生的正弦信号3sin(200πt)保持不变的情况下，调节函数信号发生器CH2通道产生正弦信号3sin(200πt+45o)，观测并记录两正弦信号的李萨如图形于图1-3中。 （2）在函数信号发生器CH1通道产生的正弦信号3sin(200πt)保持不变的情况下，调节函数信号发生器CH2通道产生正弦信号3sin(200πt+135o)，观测并记录两正弦信号的李萨如图形于图1-3中。
伪随机序列发生器 一、实验目的： 理解伪随机序列发生器的工作原理以及实现方法，掌握MATLAB\DSP BUILDER设计的基本步骤和方法。 二、实验条件： 1. 安装WindowsXP系统的PC机； 2. 安装QuartusII6.0 EDA软件； 的序列发生器，并通 ⒈ ⒉ ⒊⒋⒌⒍⒎⒏ ⒐ ⒑ ⒒⒓⒔⒕⒖⒗ 四、实验原理： 对于数字信号传输系统，传送的数字基带信号(一般是一个数字序列)，由于载有信息，在时间上往往是不平均的(比如数字化的语音信号)，对应的数字序列编码的特性，不利于数字信号的传输。对此，可以通过对数字基带信号预先进行“随机化”(加扰)处理，使得信号频谱在通带内平均化，改善数字信号的传输；然后在接受端进行解扰操作，恢复到原来的信号。伪随机序列广泛应用与这类加扰与解扰操作中。我们下面用DSP BUILDER来构建一中伪随机序列发生器——m序列发生器，这是一种很常见的伪随机序列发生器，可以由线性反馈器件来产生，如下图：
其特征多项式为： ()∑==n i i i x C x F 0 注：其中的乘法和加法运算都是模二运算，即逻辑与和逻辑或。 可以证明，对于一个n 次多项式，与其对应的随机序列的周期为。 12?n 接下来我们以为例，利用DSP BUILDER 构建这样一个伪随机序列发生器。 125++x x 开Simulink 浏览器。 Simulink 我们可以看到在Simulink 工作库中所安装的Altera DSP Builder 库。 2. 点击Simulink 的菜单File\New\Model 菜单项，新建一个空的模型文件。
实验报告 实验八序列信号发生器 2.8.1实验目的 （1）熟悉掌握EDA软件工具Multisim的仿真测试应用。 （2）熟悉序列信号发生器的工作原理。 （3）学习序列信号发生器的设计方法。 2.8.2实验仪器设备与主要器件 实验箱一个；双踪示波器一台；稳压电源一台。 4位十进制加法计数器74LS160;4位二进制加法计数器74LS161。 8选1数据选择器74LS251、74LS152和74LS151。 2.8.3实验原理 序列信号是按照一定规则排列的周期性串行二进制码。 1.计数型序列信号发生器 设计过程分为如下两步： ①根据数列码的长度p设计模p计数器，状态可以任意。 ②按计数器的状态转换关系和序列码的要求设计组合输出电路。由于计数器的状态设置和输出序列没有直接关系，因此这种结构对输出序列的更改比较方便，而且还能够同时产生多组序列码。 2.2.移位型序列信号发生器 移位型数字信号发生器是由移位寄存器和组合反馈电路组成的。组合电路的输出，作为移位寄存器的串行输入。由n位寄存器构成的序列信号发生器所产生的序列信号的最大长度为P=2n。 设Q3Q2Q1Q0的初始状态为1110，在CP作用下，Q3的输出为...110011110011...。在这种序列信号的每个循环周期内，代码1和0是按一定规律排列的。在每个循环周期内，包含代码的个数称为循环长度，也称序列长度，用字母P表示。因前面的序列信号110011是一个信号周期，则P=6。如果有Q2输出序列为111001，Q1输出序列为111100，Q0输出序列则为011110。显然这四个序列0和1的排列相同，初始相位不同而已。 2.8.4实验内容 （1）用计数器74LS160设计一个7位巴克码（010011）的产生电路，画出电路时序图。用示波器观察电路输出波形。 设计思路：输出序列信号与计数器的对映关系式： Y’= 0——1——0——0——1——1——1
Chongqing Electric Power College 信 号 发 生 器 实 验 报 告
一、 产品分析及市场调查 信号发生器广泛应用于电子工程、通信工程、自动控制、遥测控制、测量仪器、仪表和计算机等技术领域。采用集成运放和分立元件相结合的方式，利用迟滞比较器电路产生方波信号，以及充分利用差分电路进行电路转换，从而设计出一个能变换出三角波、正弦波、方波的简易信号发生器。通过对电路分析，确定了元器件的参数，并利用protuse 软件仿真电路的理想输出结果，克服了设计低频信号发生器电路方面存在的技术难题，使得设计的低频信号发生器结构简单，实现方便。该设计可产生低于10 Hz 的各波形输出，并已应用于实验操作。 信号发生器一般指能自动产生正弦波、方波、三角波电压波形的电路或者仪器。电路形式可以采用由运放及分离元件构成；也可以采用单片集成函数发生器。这里，采用分立元件设计出能够产生3种常用实验波形的信号发生器，并确定了各元件的参数，通过调整和模拟输出，该电路可产生频率低于10 Hz 的3种信号输出，具有原理简单、结构清晰、费用低廉的优点。该电路已经用于实际电路的实验操作。 原理框架图： 二、电源硬件电路图的设计 （1）单片机的选择 根据初步设计方案的分析，设计这样的一个简单的应用系统，可以选择带有EPROM 的单片机，应用程序直接存贮在片内，不用在外部扩展程序存储器，电路可以简化。ATMEL 公司生产的AT89C 系列单片机，AT89C 系列与C51系列的单片机相比有两大优势：第一，片内程序存储器采用闪存存储器，使程序的写入更加方便；第 “+”“-”键 单片机控制部分 DAC 输出
实验一 伪随机码发生器实验 一、实验目的 1、 掌握伪随机码的特性。 2、 掌握不同周期伪随机码设计。 3、 用基本元件库和74LS系列元件库设计伪随机码。 4、 了解ALTERA公司大规模可编程逻辑器件EPM7128SLC84内部结构和应用。 5、 学习FPGA开发软件MAXPLUSⅡ，学习开发系统软件中的各种元件库应用。 6、 熟悉通信原理实验板的结构。 二、实验仪器 1、 计算机 一台 2、 通信基础实验箱 一台 3、 100MHz 示波器 一台 三、实验原理 伪随机码是数字通信中重要信码之一，常作为数字通信中的基带信号源；扰码；误码测试；扩频通信；保密通信等领域。伪随机码的特性包括四个方面： 1、 由n 级移位寄存器产生的伪随机序列，其周期为-1； n 2 2、 信码中“0”、“1” 出现次数大致相等，“1”码只比“0”码多一个； 3、 在周期内共有-1游程，长度为 i 的游程出现次数比长度为 i+1的 游程出现 次数多一倍； n 24、 具有类似白噪声的自相关函数，其自相关函数为： ()() ?? ? ?≤≤=??=2 210 12/11n n τττρ 其中n 是伪随机序列的寄存器级数。 例如：四级伪码产生的本原多项式为X 4＋X 3+1。 利用这个本原多项式构成的4级伪随机序列发生器产生的序列为： 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 相应的波形图如图1-1所示：
图1-1 四级伪随机序列波形图 用4个D 触发器和一个异或门构成的伪码发生器具有以下特性： 1、 周期为24-1=15； 2、 在周期内“0”出现24 -1-1=7次，“1”出现24 -1=8次； 3、 周期内共有24 -1 =8个游程； 4、 具有双值自相关特性，其自相关系数为： ????≤≤??==2 21)12(10 14 4τ / τ ρ(τ) 四、实验内容及步骤 1、在MAXPLUSⅡ设计平台下进行电路设计 1.1 四级伪随机码发生器电路设计 电路原理图如图1-2所示。 图1-2 四级伪随机码电路原理图 在MAXPLUS II 环境下输入上述电路，其中： dff ------ 单D触发器 xor ------ 二输入异或门 nor4 ------ 四输入或非门 not ------ 反相器 clk ------ 时钟输入引脚（16M时钟输入） 8M ------ 二分频输出测试点引脚 nrz ------ 伪随机码输出引脚 1.2 实验电路编译及FPGA 引脚定义 完成原理图输入后按以下步骤进行编译： (1) 在Assign Device 菜单选择器件MAX7128SLC84。
函数发生器设计（1） 一、设计任务和指标要求 1、可调频率范围为10Hz~100Hz 。 2、可输出三角波、方波、正弦波。 3、三角波、方波、正弦波信号输出的峰-峰值0~5V 可调。 4、三角波、方波、正弦波信号输出的直流电平-3V~3V 可调。 5、输出阻抗约600Ω。 二、电路构成及元件参数的选择 1、振荡器 由于指标要求的振荡频率不高，对波形非线性无特殊要求。采用图1所示的电路。同时产生三角波和方波。 图1 振荡电路 根据输出口的信号幅度要求，可得最大的信号幅度输出为： V M =5/2+3=5.5V 采用对称双电源工作（±V CC ），电源电压选择为： V CC ≥V M +2V=7.5V 取V CC =9V 选取3.3V 的稳压二极管，工作电流取5mA ，则： V Z =V DZ +V D =3.3+0.7=4V 为方波输出的峰值电压。 OM Z CC Z 3Z Z V -V V -1.5V-V 9-1.5-4 R ==700ΩI I 5≈=（）
取680Ω。 取8.2K Ω。 R 1=R 2/3=8.2/1.5=5.47（K Ω） 取5.1K Ω。 三角波输出的电压峰值为： V OSM =V Z R 1/R 2=4×5.1/8.2=2.489（V ） R 4=R 1∥R 2=3.14 K Ω 取3K Ω。 Z Z V 4 RW=8K 0.1~0.2I 0.15 ==Ω?（） （） 取10K Ω。 R 6=RW/9=10/9=1.11（K Ω） 取1K Ω。 积分时间常数： 取C=0.1uF ，则： R5=4.019/0.1=40.19K Ω 取39K Ω。 取R 7=R 5= 39K Ω。 转换速率 Z 1max OSM max 24V R f 44 5.1100 SR 4V f =0.995mS R 8.2 ???≥= =（V/） 一般的集成运算放大电路都能满足要求。兼顾波形转换电路集成电路的使用。集成电路 选用四运放LM324。LM324内含四个相同的运算放大器，其中两个用于振荡器，两个用于波形变换。 三、振荡电路工作原理 利用集成运算放大电路也可实现产生方波和三角波的信号发生器，电路主要由比较器和积分器构成。电路中，有源积分器由运算放大器2A 及其外围电路积分电容C 和电阻R 5、R 7组成。有源积分器的输出通过R 1接至比较器1A 的正输入端，积分器的输入电压由电位器分压取出，设R W 与R 6形成的分压系数为a w ，则积分器的输入电压为V i =±a w Vz 。分压系数a w 为： Z 2Z V 4R 8K 0.1I 0.15≥==Ω?（） 251MAX R 8.2 R C= 4.019mS 4R f 4 5.1100 ==??（）
数码电子学实验 设计序列信号发生器 报告人：XXX 一．具体要求 要求用D触发器和门电路设计一个产生1101001序列（序列左边先输出）的序列发生器。
二．实验目的 1.熟悉原理图输出法； 2.了解可编程器件的实际应用。 三．实验准备 1.详解D 触发器 ①电路组成 为了避免同步RS 触发器同时出现R 和S 都为1的情况，可在R 和S 之间接入非门G1，如图1所示，这种单输入的触发器称为D 触发器。图2为其逻辑符号。D 为信号输入端。 图1：D 触发器逻辑图 图2：D 触发器逻辑符号 ②逻辑功能 在CP=0时，G2，G3被封锁，都输出1，触发器保持原状态不变，不受D 端输入信号的控制。 在CP=1时，G2，G3解除封锁，可接收D 端输入的信号。如1=D 时，0=D ，触发器翻到1状态，即Q n+1=1,如0=D 时，1=D ，触发器翻到0状态，即Q n+1=0，由此可列出表1所示同步D 触发器的特性表。 表1：同步D 触发器特性表 D Q n Q n+1 说明 0 0 0 输出状态和D 相同 0 1 0 输出状态和D 相同 1 0 1 输出状态和D 相同 1 1 1 输出状态和D 相同 由上述分析可知，同步D 触发器的逻辑功能如下： 当CP 由0变为1后，触发器的状态翻到和D 的状态相同； 当CP 由1变为0后，触发器保持原状态不变。 ③D 触发器的名词来源 D 触发器不会发生RS 触发器不确定的情形（S=1,R=1），也不会发生JK 触发器的追跑情况（J=1,K=1),那么为什么成为D 触发器呢？因为输出Q 等于输入D ，但是要经过一个CLOCK
青海师范大学 课程设计报告课程设计名称：函数信号发生器 专业班级：电子信息工程 学生姓名：李玉斌 学号：20131711306 同组人员：郭延森安福成涂秋雨 指导教师：易晓斌 课程设计时间：2015年12月
目录 1 设计任务、要求以及文献综述 2 原理综述和设计方案 2.1 系统设计思路 2.2设计方案及可行性 2.3 系统功能块的划分 2.4 总体工作过程 3 单元电路设计 3.1 安装前的准备工作 3.2 万用表的安装过程 4 结束语 1设计任务、要求 在现代电子学的各个领域，常常需要高精度且频率可方便调节的信号发生器。能够产生多种波形，如三角波、锯齿波、矩形波（含方波）、正弦波的电路称为函数信号发生器，又名信号源或振荡器。函数信号发生器与正弦波信号发生器相比具有体积小、功耗少、价格低等优点, 最主要的是函数信号发生器的输出波形较为灵活, 有三种波形（方波、三角波和正弦波）可供选择，在生产实践，电路实验，设备检测和科技领域中有着广泛的应用。 该函数信号发生器可产生三种波形，方波，三角波，正弦波，具有数字显示输出信号频率和电压幅值功能，其产生频率信号范围1HZ～100kHZ，输出信号幅值范围0～10V，信号产生电路由比较器，积分器，差动放大器构成，频率计部分由时基电路、计数显示电路等构成。幅值输出部分由峰值检测电路和芯片7107等构成。 技术要求： 1. 信号频率范围 1Hz～100kHz； 2. 输出波形应有：方波、三角波、正弦波； 3. 输出信号幅值范围0～10V； 4. 具有数字显示输出信号频率和电压幅值功能。
2原理叙述和设计方案 2.1 系统设计思路 函数信号发生器根据用途不同，有产生三种或多种波形的函数发生器，其电路中使用的器件可以是分离器件（如低频信号函数发生器S101全部采用晶体管），也可以是集成器件（如单片集成电路函数信号发生器ICL8038）。产生方波、正弦波、三角波的方案也有多种，如先产生方波，再根据积分器转换为三角波，最后通过差分放大电路转换为正弦波。频率计部分由时基电路、计数显示电路等构成，整形好的三角波或正弦波脉冲输入该电路，与时基电路产生的闸门信号对比送入计数器，最后由数码管可显示被测脉冲的频率。产生的3种波经过一个可调幅电路，由于波形不断变化，不能直接测出其幅值，得通过峰值检测电路测出峰值（稳定的信号幅值保持不变），然后经过数字电压表（由AD转换芯片CC7107和数码管等组成），可以数字显示幅值。 2.2设计方案及可行性 方案一：采用传统的直接频率合成器。首先产生方波—三角波，再将三角波变成正弦波。 方案二：采用单片机编程的方法来实现（如89C51单片机和D/A转换器，再滤波放大），通过编程的方法控制波形的频率和幅度，而且在硬件电路不变的情况下，通过改变程序来实现频率变换。 方案三：是利用ICL8038芯片构成8038集成函数发生器，其振荡频率可通过外加直流电压进行调节。 经小组讨论，方案一比较需要的元件较多，方案二超出学习范围，方案三中的芯片仿真软件中不存在，而且内部结构复杂，不容易构造，综合评定，最后选择方案一。 2.3系统功能块的划分 该系统应主要包括直流稳压电源，信号产生电路，频率显示电路和电压幅值显示电路四大部分。 直流稳压电源将220V工频交流电转换成稳压输出的直流电压，信号产生电路产生的信号，经过适当的整形，作为频率显示电路的输入，从而达到了数字显示频率的要求；产生的信号经过幅频显示部分（峰值检测电路和数模转换），便