《电子电路CAD》课程设计报告
学院: 电力学院
专业: 电子科学与技术
学期：2014-2015第一学期
学号: 201110919
姓名: 胡玉西
指导老师:谭联
目录
第一章设计概述 (2)
1.1课题说明 (2)
1.2 设计内容 (2)
1.3 设计要求 (2)
1.4 总体设计思路 (2)
第二章单元电路的设计 (3)
2.1 分频进位功能的实现 (3)
2.2 分频电路 (4)
2.3 计数电路 (4)
2.4 计数清零功能的实现 (4)
2.5 开关驱动电路 (5)
第三章原理图绘制 (6)
第四章仿真图
总结 (10)
参考文献 (10)
1. 实验设计指标及要求：
1.1课题说明：
在体育比赛、时间准确测量等场合通常要求计时精度到1%秒（即10 ms ）甚至更高的计时装置，数字秒表是一种精确的计时仪表，可以担当此任。本课题的设计任务设计一个以数字方式显示的计时器，即数字秒表。
1.2设计内容：
a) 数字秒表需求分析，信号及属性定义；
b) 电路原理设计、分析、参数计算，画出电路原理图； c) 电路安装与实验测试。
1.3设计要求：
d) 量程99.99 S ，计时精度1%秒，计时结果动态显示，十进制格式；
e) 设置启动、清除信号，清除信号使输出结果，使电路复位到初始状态；
f) 设置暂停、停止信号，暂停、停止时均保持当前结果，直到清除信号有效时止；
1.4总体设计思路：
数字秒表由4个部分组成：精确的时钟源、十进制计数器、译码器、七段码或液晶显示电路。
时钟源产生符合精度要求的基准时钟，本设计中取10毫秒即可。十进制计数器需要4个，分别对应4个十进制位，输出为BCD 码。若采用七段码显示器则译码器完成BCD 到七段码的译码，由4位显示电路动态显示结果。
综上所述，数字秒表应具有以下结构（如图1所示）：
图 1
2.单元电路设计：
2.1分频、进位功能的实现：
数字秒表由四部分组成：精确的时钟源，十进制计数器，译码器，七段码显示电路。
本实验设计时钟脉冲源采用电路板上的1000HZ脉冲，74ls90芯片具有2-5-10进制功能，由5片74ls90芯片构成分频、计数电路，第一片74ls90芯片将直接输入的1000HZ 脉冲源分成100HZ，后四片74ls90芯片再逐次进行10H、1HZ、0.1HZ的分频工作，与此同时后4片74ls90芯片组成十进制计数器与四个终端显示由七段译码显示器连接以显示电路输出结果。
74ls90功能表：
表1 74ls90 BCD十进制计数时序
1KHZ
2.2 分频电路如图3：
图3
2.3 计数电路：
此电路需要4个十进制计数器，4个计数器由低位到高位连接起来，每一级的输入脉冲是前一级的十分之一，输出则需要正确连接七段码显示电路，其电路如图4。
图 4（注：12，9，8，11脚分别接数码管）
2.4 计数、清零功能的实现：
将CK B 与Q 0相连，时钟脉冲从CK A 输入，构成8421BCD 码十进制计数器。74ls90有两个清零端R 0(1)、R 0(2)和两个置九端R 9(1)、R 9(2)。在此电路中仅使用其清零功能见表2：
表 2
当R0(1) R0(2)都接高电平时，实现清零功能。当R0(1) R0(2)都接低电平时，实现计数功能。故将4个十进制计数器的R0(1) R0(2)相连，由开关S2控制，实现计数和清零功能。
2.5 开关驱动电路如图5：
图 5
当S1打开时，脉冲不可以通过与门，计数电路就会停止，实现暂停功能，当S1闭合时，恢复计数；当S1闭合，S2断开时，R0(1) R0(2)都接低电平，实现计数功能。当S1闭合，S2闭合时，R0(1) R0(2)都接高电平，实现清零功能。将S1和S2想与是为了实现当电路处于暂停状态时不能使用清零功能。
2.6 总体电路设计：
U6A
图 6
首先S1为断开状态，S2也为断开状态，秒表显示为四个0，即清零状态；这时如果突然将S1闭合，则秒表开始工作，如果再将S1断开的话，秒表就会清零；要想将秒表暂停，先把S1闭合，再将S2闭合即可。
系统仿真如下：
开关1、2均闭合清零，开关2打开开始计时：
开关1、2均打开时清零，此时闭合1继续计时：
开关1、2均闭合暂停，开关2打开开始计时
3 参考文献:
（1）作者：合肥工业大学数字电路课程组编《实验与课程设计实训》
（2）作者：西安电子科技大学出版社《数字电子技术基础》
4实验总结和心得体会：
通过本次课程设计，把我们在课堂上学到的数字电路知识运用到实际当中。如各种常见芯片的功能，各种组合逻辑电路和时序逻辑电路的设计，在此次设计中，当然会遇到许多问题，毕竟这是第一次做一个很实际的硬件的器件。
在进行一个综合性的硬件设计时，要全面考虑问题，如想用其他信号来控制一个信号，就要考虑到和这个信号直接或间接关系的信号，必须是最重要相关的信号，然后用真值表来解决他们的关系，通过门电路来实现。当我们拿到一个课题时，一定要先仔细分析要求，然后做出总体设计方案，再进一步细化各单元电路，最后将整个电路组合在一起，画出最终的逻辑电路图。下来就是在实际动手连接电路时的问题，由于种种客观方面的原因，导致我们连电路的时候要非常的仔细，尽量一次成功，毕竟连好再回来查已经是非常的麻烦了，那花的就是大功夫了。
最后，在通过这几天的设计实习，让我真正理解了书本上知识，也让我知道我们课本上的知识在实际中怎么应用，理论联系实践，相互关系。通过此次设计，我对理论知识的学习有了很大的兴趣，现在我可以主动的去学习，我明白自己该学习那个方面，重点是什么？我也掌握的了在理论中遇到问题，应该怎样去解决，在实际中遇到迷团应该怎样去检查调试。
北华航天工业学院 《EDA技术综合设计》 课程设计报告 报告题目：数字秒表设计 作者所在系部：电子工程系 作者所在专业：自动化 作者所在班级： B08221 作者姓名：赵天娇 指导教师姓名：崔瑞雪 完成时间： 2010年12月1日
内容摘要 EDA技术是电子设计技术和电子制造技术的核心，目前，电子系统的EDA 技术正从主要着眼于数字逻辑向模拟电路和数模混合电路的方向发展。 本设计主要内容是数字逻辑电路——数字秒表，数字秒表在日常生活中有广泛的用途，秒表的逻辑结构较简单，它主要由显示译码器、十进制计数器、六进制计数器和报警器组成。四个10进制计数器：用来分别对百分之一秒、十分之一秒、秒和分进行计数；两个6进制计数器：用来分别对十秒和十分进行计数；显示译码器：完成对显示的控制。根据电路持点，用层次设计概念将此设计任务分成若干模块，规定每一模块的功能和各模块之间的接口,然后再将各模块合起来联试。 通过MAX+plusⅡ软件，对上述模块设计，仿真无误后，设计顶层文件，仿真无误后，下载到主芯片EPF10K10LC84-4中，按适配划分后的管脚定位，同相关功能块硬件电路接口连线，进行硬件实验。 EPF10K10LC84-4是Altera公司生产的FLEX10K系列可编程逻辑器件。主要采用了嵌入式阵列，容量高达百万门，为可重复配置的CMOS SRAM工艺，系统工作过程中可随时改变配置，有利于现场编程，完成秒表设计的修改于完善。 关键词 EDA、可编程逻辑器件、计数器、显示器
目录（字体？） 一、概述 (1) 二、实验目的 (1) 三、单元模块设计 (1) 1十进制计数器 (1) 2．六进制计数器 (2) 3．时间数据分时扫描模块 (3) 4．显示译码模块 (4) 5．报警电路模块 (6) 四、顶层文件原理图 (7) 五、硬件要求 (8) 六、实验连线 (8) 七、实验总结 (8) 八、心得体会 (9) 九、参考文献 (10)
西安航空职业技术学院 电子技术实践课程设计报告 课设题目：数字电子秒表 所属系部：电子工程系 指导老师： 作者： 专业：电子信息工程技术 西安航空职业技术学院制 西安航空职业技术学院 课程设计任务书 题目：数字电子秒表 任务与要求： 1、设计数字电子秒表原理图。 2、用6个数码管显示分、秒、毫秒。 3、计时误差不得超过1s;具有清零、启动计时、暂停计时及继续 计时等控制功能。 4、画出总体电路图。 5、安装自己设计的电路，按照自己设计的电路，在通用板上焊接。 焊接完毕后，应对照电路图仔细检查，看是否有错接、漏接、 虚焊的现象。 6、调试电路。 时间：2010年11月29 日至 2010年12 月10 日共2周
所属系部：电子工程系 指导单位或教研室：电子信息教研室 西安航空职业技术学院制 摘要： 采用现代数字电路设计方法和EDA技术，即自顶向下的设计方法，应用protues开发平台进行设计并仿真验证和硬件测试。从总体设计框图开始，将设计任务逐步分解，直到可以用标准的集成电路部件实现，然后将各部件联结成系统，通过protues集成开发平台进行设计的分析综合和时序仿真验证。最后，在分析时序仿真结果的基础上，对设计进行进一步的修改和完善，已达到对设计电路正确运行且学会运用protues电路设计与仿真的目的。 关键词： 555定时器；LED；暂停计时 Abstract： Adopt modern digital circuit design method and EDA technique, namely the top-down design methods, application protues development platform design and simulation validation and hardware test. From the beginning, overall design diagram design task decomposed step by step, until can use standard of integrated circuit components, and then will realize connecting components into system, through protues integrated development platform design of comprehensive analysis and time-series simulation prove. Finally, by analyzing the timing simulation results, on the basis of design for further revised and perfected, reached the correct operation of circuit design and learn to use protues circuit design and simulation of purpose. Key words: 555 timing, Leds, Suspended timing 目录 1 设计方案的选择 (1) 2 总体框架设计 (2) 3 分步电路设计 (3) 3.1控制电路的设计 (3) (3) (3) 3.2数码管显示电路 (4)
##大学 ##学院 数字电子技术课程设计 课程名称：数字电子技术基础 题目名称：数字电子秒表设计 学生系别：信息工程系 专业班级： 学号： 学生姓名： 指导教师： ..年..月..日
目录 一、设计要求 (3) 二、题目分析 (3) 三、总体方案 (3) 四、具体实现 (4) 1、总体方框图 (4) 2、原理图 (4) 如下图所示： (4) 五、各部分定性说明及定量计算 (5) 1、脉冲发生器（由555构成的多谐振荡器） (5) 2、计数器（74LS90） (7) 3、七段发光二极管（LED）数码管 (8) 4、BCD码七段译码驱动器——CC4511 (9) 六、实验仿真 (11) 七、元器件清单 (11) 八、设计心得体会 (12) 九、参考文献 (12)
数字秒表的设计与仿真 一、设计要求 设计并仿真一个数显电子秒表，要求： （1）能直接显示“分”、“秒”的电子秒表； （2）要求最大能显示9ˊ59〞； （3）能通过按键启动计时，并能通过按键停止计时，并保留显示计时时间； （4）能通过按键复位。 主要器件： 74LS00、555、74LS90、CC4511 二、题目分析 数字秒表是是一种常用的秒计时装置，它能实现手控记秒、停摆、清零功能，它的设计原理就是利用数字逻辑中的知识。 通过对该数字秒表的设计要求的分析，设计的此数字秒表主要由分频器、译码器、十进制计数器、六十进制计数器、控制电路组成。在整体秒表中最关键的如何获得一个精确的100HZ计时脉冲。除此之外，数字秒表还需要有清零控制端以及启动控制端，保持，以便数字时钟能随意、停止及启动。分频器用来产生100HZ计时脉冲；十进制计数器：对分进行计数；六十进制计数器是用来对秒进行计时，显示译码器是完成对7段数码管显示的控制。 按计数要求，须用数码管来做显示器，题目要求最大能显示9ˊ59〞，需要三个数码管，超过最大显示的数字要重新从0开始计数。 复位开关用来使计时器清零，并做好清零准备，复位开关可以在任意情况下使用，即使在计数过程中，只要按一下复位开关，计时进程终止，并对计时器清零。 三、总体方案 数字秒表，必须有一个数字显示。按设计要求，须用数码管来做显示器，题目要求最大能显示9ˊ59〞，则需要三个数码管。计数分辨率为1s，需要相应的信号发生器，选择信号发生器有两种方案： Ⅰ用晶体振荡器； Ⅱ用集成电路555计时器与电阻电容组成的多谐振荡器。 两者都可以产生振荡频率，我们选用方案Ⅱ，因为其核心部分是使用三个74LS90计数器采用串联方式构成，并且这种连接方式简单，使用元器件数量少。
课程设计 题目 学院 专业 班级 姓名 指导教师 年月日
课程设计任务书 学生姓名：专业班级： 指导教师：工作单位： 题目：电子秒表的设计与制作 初始条件： （1）计数精度可达1/100秒 （2）可显示时间99.99秒 （3）具有开关可启动，暂停，清零功能 选作：设计可改变计时时间（最大59.99秒）的电路 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） （1）设计任务及要求 （2）方案比较及认证 （3）系统框图，原理说明 （4）硬件原理，完整电路图，采用器件的功能说明 （5）调试记录及结果分析 （6）对成果的评价及改进方法 （7）总结（收获及体会） （8）参考资料 （9）附录：器件表，芯片资料 时间安排： 6月16日~6月19日：明确课题，收集资料，方案确定 6月19日~1月21日：整体设计，硬件电路调试 6月21日~6月24日；报告撰写，交设计报告，答辩 指导教师签名：2014年 6月日
目录 摘要 (4) 电子秒表的设计与制造 (5) 1 课题分析 (5) 2系统设计方案的选择 (5) 3 电子秒表系统主体流程框图 (6) 4 单元电路的设计 (7) 4.1脉冲产生电路 (7) 4.2 计数电路 (8) .3 译码显示电路 (9) 4.4 控制电路 (10) 5 仿真测试 (10) 6 电子秒表设计原理图 (11) 7 结束语 (11) 参考文献 (12) 附录 (13) 附录一：选作：设计可改变计时时间的电路 (13) 附录二：74LS290功能表 (15) 附录三：74LS48功能表 (15)
摘要 电子秒表是一种数字显示计时装置，由于它走时准，设计简单，显示直观，因此被广泛运用于科学研究，体育运动，国防等方面。比如对物体速度，加速度的测量，体育比赛的时间的测量等。 数字电子秒表由组合逻辑电路和时序逻辑电路组成，555定时器组成多谐振荡器产生脉冲，在脉冲控制下的组合计数器电路通过一系列的触发产生数字信号，数字信号经译码器译码后输入到显示数码管显示时间。 电子秒表的广泛应用提高了人们的工作效率，随着电子技术的发展，电子秒表的精度，电路简易型等到了很大的提高，功能得到了完善。 关键词：秒表定时器效率
重庆机电职业技术学院课程设计说明书 设计名称：单片机原理设计 题目：数字电子秒表 学生姓名： X X 专业：电气自动化 班级： 1 班 学号： XXXXXXXXXXXXXXX 指导教师： X X X 日期： 2010 年 6 月 16 日
重庆机电职业技术学院 课程设计任务书 电气自动化专业2008 年级 1 班XX 一、设计题目 数字电子秒表设计 二、主要内容 利用独立式按键AN1(P0.0)启动定时器T0计时，AN2（P0.1）停止用于停止定 时器T0计时，使用2个八段数码管输出记时值，秒钟的计时时间范围在0~99秒内。 三、具体要求 3.1、实验电路连线 ①本实验中要把跳线JP1（板子右上角，LED灯正上方）跳到DIG上，J23（在黄色继电器右上方）接到右端；把跳线J9（紧贴51插座右方，蜂鸣器下方，RST复位键上方）跳到右端；把跳线J6跳到AN端，AN1（P0.0）~ AN4（P0.4），（J6在51插座右下方，4×4键盘左上方）。 3.2、实验说明 ①本实验中要将记时结果送2个数码管中显示，这可通过调用编写的显示子程序来实现，实现过程是：先将记时值一位一位的拆开，分别送到显示缓冲区（片内数据存储30H~35H设定为显示缓冲区用于存放段码数据, 其中32H~35H里面均存放0的段码0DFH）中去，然后调用显示子程序。②与定时器有关的寄存器有工作方式寄存器TMOD和控制寄存器TCON。TMOD用于设置定时器／计数器的工作方式0-3，并确定用于定时还是用于计数。TCON主要功能是为定时器在溢出时设定标志位，并控制定时器的运行或停止等。本实验中用定时器T0产生1秒钟基本时间单位，本系统fosc=11.0592MHz，当定时器T0工作在方式1（16位）时，最大定时时间为：216* 0.9216μs= 60397.9776μs；再利用软件记数,当T0中断17次时，所用时间为60397.9776*17=1026765.6192μs≈1s因此在T0中断处理程序中，要判断中断次数是否到17次，若不到17次，则只使中断次数加1，然后返回，若到了17次，则使电 子秒表记时值加1（十进制），请参考硬件实验四有关内容。③使用独立式按键 AN1(P0.0)~ AN2(P0.1)时要注意采用软件消抖动的方法，一般采用软件延时（10ms）的方法，即通过P0.0和P0.1的输入值的变化控制秒表的启动和停止。 3.3
电子科技大学《数字秒表课程设计》 姓名: xxx 学号： 学院： 指导老师：xx
摘要 EDA技术作为电子工程领域的一门新技术，极大的提高了电子系统设计的效率和可靠性。文中介绍了一种基于FPGA在ISE10.1软件下利用VHDL语言结合硬件电路来实现数字秒表的功能的设计方法。采用VHDL硬件描述语言，运用ModelSim等EDA仿真工具。该设计具有外围电路少、集成度高、可靠性强等优点。通过数码管驱动电路动态显示计时结果。给出部分模块的VHDL源程序和仿真结果,仿真结果表明该设计方案的正确,展示了VHDL语言的强大功能和优秀特性。 关键词：FPGA, VHDL, EDA, 数字秒表
目录 第一章引言 (4) 第二章设计背景 (5) 2.1 方案设计 (5) 2.2 系统总体框图 (5) 2.3 -FPGA实验板 (5) 2.4 系统功能要求 (6) 2.5 开发软件 (6) 2.5.1 ISE10.1简介 (6) 2.5.2 ModelSim简介 (6) 2.6 VHDL语言简介 (7) 第三章模块设计 (8) 3.1 分频器 (8) 3.2 计数器 (8) 3.3 数据锁存器 (9) 3.4 控制器 (9) 3.5 扫描控制电路 (10) 3.6 按键消抖电路 (11) 第四章总体设计 (12) 第五章结论 (13) 附录 (14)
第一章引言 数字集成电路作为当今信息时代的基石，不仅在信息处理、工业控制等生产领域得到普及应用，并且在人们的日常生活中也是随处可见，极大的改变了人们的生活方式。面对如此巨大的市场，要求数字集成电路的设计周期尽可能短、实验成本尽可能低，最好能在实验室直接验证设计的准确性和可行性，因而出现了现场可编程逻辑门阵列FPGA。对于芯片设计而言，FPGA的易用性不仅使得设计更加简单、快捷，并且节省了反复流片验证的巨额成本。对于某些小批量应用的场合，甚至可以直接利用FPGA实现，无需再去订制专门的数字芯片。文中着重介绍了一种基于FPGA利用VHDL硬件描述语言的数字秒表设计方法，在设计过程中使用基于VHDL的EDA工具ModelSim对各个模块仿真验证，并给出了完整的源程序和仿真结果。
电子秒表课程设计报告 目录 一、设计要求 (2) 二、设计的目的与作用 (2) 三、设计的具体体现 (2) 1. 电子秒表的基本组成 (3) 2.电子秒表的工作原理 (3) 3.电子秒表的原理图 (4) 4. 单元电路设计 (4) 5.设计仿真与PCB制版 (12) 四、心得体会 (17) 五、附录 (18) 六、参考文献 (20)
一、设计要求 1.以0.01秒为最小单位进行显示。 2.秒表可显示0.01～59:59:99秒的量程。 3.该秒表具有清零、开始计时、停止计时功能。 二、设计方案 方案一：通过单片机来实现电子秒表 基于51单片机电子秒表，设计简单，而且技术准确，缺点是价格相比于数字电路实现的秒表技术要昂贵。 方案二：采用数字电路来实现秒表计数，优点是价格便宜，计数精确，反应较快，缺点是，电路芯片较多，设计电路复杂。 经过比较选择了较为经济适用的数字电路。 二、设计的目的与作用 1.培养我们运用有关课程的基础理论和技能解决实际问题，并进一步提高专业基本技能、创新能力。通过课程设计，学习到设计写作方法，能用文字、图形和现代设计写作方法系统地、正确地表达课程设计和研究成果。 2. 熟悉555方波振荡器的应用。 3.熟悉计数器的级联及计数、译码、显示电路的整体配合。
4.建立分频的基本概念。 三、设计的具体体现 1.电子秒表的基本组成 电子秒表电路的基本组成框图如图所示，它主要由基本RS 触发器、多谐振荡器、计数器和数码显示器4个部分组成。 电子秒表电路的基本组成（方框图）如下： 图（1）电子秒表基本组成方框图 2.电子秒表的工作原理 由555定时器构成多谐振荡器，用来产生50Hz 的矩形波。第Ⅰ块计数器作5分频使用，将555输来的50Hz 的脉冲变为0.1秒的计数脉冲，在输出端Qd 取得，作为第2块计数器的始终输入，第2、第3块计数器QA 与CP2相连，都已接成8421码十进 基本RS 触发器 多谐振荡器 单稳态触发器 计数器 译码显示器
电子科技大学 UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY OF CHINA 数字逻辑设计 实验报告 实验题目：电子秒表 学生姓名： 指导老师：
一、实验内容 利用FPGA设计一个电子秒表，计时范围00.00 ~ 99.00秒，最多连续记录3个成绩，由两键控制。 二、实验要求 1、实现计时功能： 域值范围为00.00 ~ 99.00秒，分辨率0.01秒，在数码管上显示。 2、两键控制与三次记录： 1键实现“开始”、“记录”等功能，2键实现“显示”、“重置”等功能。 系统上电复位后，按下1键“开始”后，开始计时，记录的时间一直显示在数码管上；按下1键“记录第一次”，次按1键“记录第二次”，再按1键“记录第三次”，分别记录三次时间。 其后按下2键“显示第一次”，次按2键“显示第二次”，再按2键“显示第三次”，数码管上分别显示此前三次记录的时间；显示完成后，按2键“重置”，所有数据清零，此时再按1键“开始”重复上述计时功能。 三、设计思路 1、整体设计思路 先对按键进行去抖操作，以正确的得到按键信息。 同时将按键信息对应到状态机中，状态机中的状态有：理想状态、开始状态、3次记录、3次显示、以及其之间的7次等待状态。 因为需要用数码管显示，故显示的过程中需要对数码管进行片选和段选，因此要用到4输入的多路选择器。 在去抖、计时、显示的过程中，都需要用到分频，从而得到理想频率的时钟信号。 2、分频设计 该实验中有3个地方需要用到分频操作，即去抖分频（需得到200HZ时钟）、计时分频（需得到100HZ时钟）和显示分频（需得到25kHZ时钟）。 分频的具体实现很简单，需首先算出系统时钟（50MHZ）和所需始终的频率比T，并定义一个计数变量count，当系统时钟的上升沿每来到一次，count就加1，当count=T时就将其置回1。这样只要令count=1~T/2时clk=‘0’，count=T/2+1~T时clk=‘1’即可。 3、去抖设计 由于用按键为机械弹性开关，故当机械触点断开、闭合时，按键开关在闭合时不会马上稳定地接通，在断开时也不会马上断开，而是在闭合及断开的瞬
《EDA技术与应用》 课程设计报告 报告题目：数字秒表设计作者所在系部：电子工程系作者所在专业：电子信息工程作者所在班级： 作者姓名： 指导教师： 完成时间：2017-6-10
容摘要 在科技高度发展的今天，集成电路和计算机应用得到了高速发展。尤其是计算机应用的发展。它在人们日常生活已逐渐崭露头角。大多数电子产品多是由计算机电路组成，如：手机、mp3等。而且将来的不久他们的身影将会更频繁的出现在我们身边。各种家用电器多会实现微电脑技术。电脑各部分在工作时多是一时间为基准的。本报告就是基于计算机电路的时钟脉冲信号、状态控制等原理，运用EDA技术及ＶＨＤＬ语言设计出的数字秒表。秒表在很多领域充当一个重要的角色。在各种比赛中对秒表的精确度要求很高，尤其是一些科学实验，他们对时间精确度达到了几纳秒级别。 利用VHDL语言设计基于计算机电路中时钟脉冲原理的数字秒表。该数字秒表能对0秒～59分59.99秒围进行计时，显示最长时间是59分59秒，超过该时间能够进行报警。计时精度达到10ms。设计了复位开关和启停开关。复位开关可以在任何情况下使用，使用以后计时器清零，并做好下一次计时的准备。 关键词：EDA技术、VHDL语言、分频器、计数器、数码管、蜂鸣器
目录 一概述 (1) 二方案设计与论证 (1) 三单元电路设计 (2) ⒊１分频器的设计 (2) ⒊２计时控制模块的设计 (3) ⒊３计时模块的设计 (4) ⒊⒊１十进制计数器的设计 (4) ⒊⒊２六进制计数器的设计 (5) ⒊⒊３计数器的设计 (6) ⒊４显示模块的设计 (8) ⒊⒋１选择器的设计 (8) ⒊⒋２七段译码器的设计 (9) ⒊５报警模块设计 (10) ⒊６顶层文件的设计 (11) 四器件编程与下载 (11) 五性能测试与分析 (12) ⒌1分频器模块的仿真 (12) ⒌2计时控制模块的仿真 (12)
1设计目的 电子技术课程设计是电子信息工程系三个专业的公共课程设计，是模拟电子 技术、数字电子技术课程结束后进行的教学环节。其目的是： 1、培养理论联系实际的正确设计思想，训练综合运用已经学过的理论和生产实际知识去分析和解决工程实际问题的能力。 2、学习较复杂的电子系统设计的一般方法，提高基于模拟、数字电路等知 识解决电子信息方面常见实际问题的能力，由学生自行设计、自行制作和自行调 试。 3、进行基本技能训练，如基本仪器仪表的使用，常用元器件的识别、测量、熟练运用的能力，掌握设计资料、手册、标准和规范以及使用仿真软件、实验设备进行调试和数据处理等。 4、培养学生的创新能力。 2设计要求 1.秒表由2位七段LED显示器显示，其中1位显示“ s” ,二位显示“ 0.1s ”，显示分 辩率为0.1 s; 2.计时最大值为9.9s; 3.计时误差不得超过1s; 具有清零、启动计时、暂停计时及继续计时等控制功能； 4.主要单元电路和元器件参数计算、选择； 5.画出总体电路图； 6.安装自己设计的电路，按照自己设计的电路，在通用板上焊接。焊接完毕后，应对照电 路图仔细检查，看是否有错接、漏接、虚焊的现象。 7.调试电路 8.电路性能指标测试 9.提交格式上符合要求，内容完整的设计报告
3总体设计 3.1工作流程图 图1工作流程图 图1中1单元为用集成与非门74LS00构成的基本RS触发器。属低电平直接触发的触发器，有直接置位,复位的功能。 图1中2单元为集成与非门74LS00构成的单稳态触发器，它的职能是为计数器提供清零信号。 图1中555定时器构成了多谐振荡器，是一种性能较好的时钟源。 图1中4单元74LS160构成的计数器/分频器 图1中5单元译码显示单元 3.2原理图： 图1为电子秒表的原理图，按功能可分为5个单元电路进行分析。 其中单元1为基本RS触发器； 单元2为单稳态触发器； 单元3为时钟发生器； 单元4为计数器和分频器； 单元5为译码显示单元。
课程设计报告书 题目：数字秒表 系别：电子与信息工程分院 专业：电子信息与工程 作者：学号： 指导老师： 20 年月
目录 一、设计任务 (2) 二、设计框原理及整机概述 (2) 三、各单元电路的设计方案及原理说明 (2) 四、各单元电路的集成电路及使用说明 (3) 五、设计、安装及调试中的体会 (6) 六、对本次课程设计的意见及建议 (7) 附录 (8) 1
数字秒表 一、设计任务书 1．两个按钮，用1、2表示，在数字秒表计数时，开始，暂停和清零做用。 2．数码管显示计时时间。 3．微调电位器对秒表进行调试。 二、设计框图及整机概述 本电路是RS触发器，单稳态触发器，时针发生器及计时器，译码显示单元电路共同组合的应用。U1A，U1B构成基本RS触发器，其作用是启动和停止秒表工作，按动K2，U1A-3为高电平，U1B-6为低电平，计数停止。按动K1，计数清零并开始计数。 三、各单元电路的设计方案及原理说明 １、基本ＲＳ触发器 单元I为用集成与非门构成的基本RS触发器。属低电平直接触发的触发器，有直接置位、复位的功能。它的一路输出Q作为单稳太触发器的输入，另一跟路输出Q作为与非门5的输入控制信号。按动按钮开关K2（接地），则门1输 出=1；门2输出Q=0，K2复位后Q 、状态保持不变。再按动按钮开关K1； 则Q由0变为1，门5 开启，为计数器启动作为准备。由1变0，启动单稳态 触发器工作。基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。２、单稳态触发器 图单元II为用集成与非门构成的微分型单稳态触发器，图17-2为各点波形图。 单稳态触发器的输入触发脉冲信号V1由基本RS 触发器端提供，输出负 脉冲V0通过非门加到计数器的清除端R。静态时，门4应处于截止状态，故电阻R必须小于门的关门电阻ROFF。定时元件RC取值不同，输出脉冲宽度也不同。当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的RP和CP。 单稳态触发器在电子秒表中的职能是为计数器提供清零信号。 3、时钟发生器 图中单元III为用555定时器构成的多谐振荡器，是一种性能较好的时钟源。 调节电位器RW，使在输出端3获得频率为100HZ的矩形波信号，当基本RS 触发器Q=1时，门5开启，此时50HZ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP2。 ４、计数及译码显示 十进制加法计数器74LS160构成电子秒表的计数单元，如图中单元IV所示。 2
(此文档为word格式，下载后您可任意编辑修改！) 目录 1 引言 (1) 1.1 课程设计的目的 (1) 1.2 课程设计的内容 (1) 2 EDA、VHDL简介 (1) 2.1 EDA技术 (1) 2.2 硬件描述语言——VHDL (2) 3设计过程 (4) 3.1 设计规划 (4) 3.2 各模块的原理及其程序 (4) 3.2.1控制模块 (5) 3.2.2时基分频模块 (5) 3.2.3计时模块 (6) 3.2.4显示模块 (7) 4系统仿真 (9) 结束语 (13) 致谢 (14) 参考文献 (15) 附录 (16)
1 引言 在科技高度发展的今天，集成电路和计算机应用得到了高速发展。尤其是计算机应用的发展。它在人们日常生活已逐渐崭露头角。大多数电子产品多是由计算机电路组成，如：手机、mp3等。而且将来的不久他们的身影将会更频繁的出现在我们身边。各种家用电器多会实现微电脑技术。电脑各部分在工作时多是一时间为基准的。本文就是基于计算机电路的时钟脉冲信号、状态控制等原理设计出的数字秒表。秒表在很多领域充当一个重要的角色。在各种比赛中对秒表的精确度要求很高，尤其是一些科学实验。他们对时间精确度达到了几纳秒级别。 1.1 课程设计的目的 本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上，了解EDA技术，对计算机系统中时钟控制系统进一步了解，掌握状态机工作原理，同时了解计算机时钟脉冲是怎么产生和工作的。在掌握所学的计算机组成与结构课程理论知识时。通过对数字秒表的设计，进行理论与实际的结合，提高与计算机有关设计能力，提高分析、解决计算机技术实际问题的能力。通过课程设计深入理解计算机结构与控制实现的技术，达到课程设计的目标。 1.2 课程设计的内容 利用VHDL语言设计基于计算机电路中时钟脉冲原理的数字秒表。该数字秒表能对0秒～59分59.99秒范围进行计时，显示最长时间是59分59秒。计时精度达到10ms。设计了复位开关和启停开关。复位开关可以在任何情况下使用，使用以后计时器清零，并做好下一次计时的准备。 2 EDA、VHDL简介 2.1 EDA技术 EDA是指以计算机为工作平台，融合了应用电子技术、计算机技术、智能化技术的最新成果而开发出的电子CAD通用软件包，它根据硬件描述语言HDL完成的设计文件，自动完成逻辑编译、化简、分割、综合、优化、布局布线及仿真，直至完成对于特定目
EDA实验报告 数字秒表的设计 指导老师：谭会生 班级：电技1503 学号： ：博 交通工程学院 2017.10.28
实验二数字秒表电路的设计 一、实验目的 1.学习Quartus Ⅱ软件的使用方法。 2.学习GW48系列或其他EDA实验开发系统的基本使用方法。 3.学习VHDL程序的基本结构和基本语句的使用。 二、实验容 设计并调试一个计时围为0.01s~1h的数字秒表，并用GW48系列或其他EDA实验开发系统进行硬件验证。 三、实验要求 1.画出系统的原理框图，说明系统中各主要组成部分的功能。 2.编写各个VHDL源程序。 3.根据系统的功能，选好测试用例，画出测试输入信号波形或编好测试程序。 4.根据选用的EDA实验开发装置偏好用于硬件验证的管脚锁定表格或文件。 5.记录系统仿真，逻辑综合及硬件验证结果。 6.记录实验过程中出现的问题及解决方法。 四、实验条件 1.开发软件：Quartus Ⅱ13.0. 2.实验设备：GW48系列EDA实验开发系统。 3.拟用芯片：EP3C55F484C7 五、实验设计 1.设计思路 要设计一个计时为0.01S~1h的数字秒表，首先要有一个比较精确的计时基准信号，这里是周期为1/100s的计时脉冲。其次，除了对每一个计数器需要设置清零信号输入外，还需为六个技术器设置时钟使能信号，即计时允许信号，以便作为秒表的计时起、停控制开关。因此数字秒表可由一个分频器、四个十进制计数器以及两个六进制记数器组成，如图1所示。
系统原理框图 2.VHDL程序 （1）3MHz→100Hz分频器的源程序CLKGEN.VHD LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY CLKGEN IS PORT(CLK: IN STD_LOGIC; --3MHZ信号输入 NEWCLK: OUT STD_LOGIC); --100HZ计时时钟信号输出 END ENTITY CLKGEN; ARCHITECTURE ART OF CLKGEN IS SIGNAL CNTER: INTEGER RANGE 0 TO 10#239999#; --十进制计数预置数 BEGIN PROCESS(CLK) IS BEGIN IF CLK' EVENT AND CLK='1'THEN IF CNTER=10#239999#THEN CNTER<=0; --3MHZ信号变为100MHZ，计数常熟为30000 ELSE CNTER<=CNTER+1; END IF; END IF; END PROCESS; PROCESS(CNTER) IS --计数溢出信号控制 BEGIN IF CNTER=10#239999#THEN NEWCLK<='1'; ELSE NEWCLK<='0';
数字电子秒表设计总结报告 一． 工作原理 本数字电子秒表设计由启动、清零复位电路、多谐振荡电路、分频计数电路、译码显示电路等组成。如下图所示： 启动清零复位电路主要由U6A 、U6B 、U7B 、U7D 组成，其本质是一个RS 触发器和单稳态触发器。J1控制数字秒表的启动和停止，J2控制数字秒表的清零复位。开始时把J1合上，J2打开，运行本电路，数字秒表正在计数。 当打开J1，合上J2键，J2与地相接得到低电平加到U6B 的输入端，U6B 输出高电平又加到U6A 的输入端，而U6A 的另一端通过电阻R15与电源相接得到高电平，（此时U6B 与U6A 组成RS 触发器），U6A 输出低电加到U7A 的输入端，U7A 被封锁输出高电平加到U5的时钟端，因U5不具备时钟脉冲条件，U5不能输出脉冲信号，因此U3、U4时钟端无脉冲而停止计数。当J1合上时，打开J2键，J1与地相接得到低电平加到U6A 的输入端，U6A 输出高电平加到 U6B
的输入端，U6B输出低电平加至U7B，使U7B输出高电平，因电容两端电压不能跃变，因此在R7上得到高电平加到U7D输入端，U7D输出低电平（进入暂态）同时加到U3、U4、U5的清零端，使得U3、U4的Q D---Q A输出0000，经U1、U2译码输出驱动U9、U10显示“00”。因为U7B与U7D组成一个单稳态电路，经过较短的时间，U7D的输出由低电平变为高电平，允许U3、U4、U5计数。同时U6A输出高电平加到U7A的输入端，将U7A打开，让555的3脚输出100KHZ的振荡信号经U7A加到U5的时钟脉冲端，使得U5具备时钟脉冲条件，U5的9、10、7脚接高电平，U5构成十分频器，对时钟脉冲计数。当U5接收一个脉冲时，U5内部计数加1，如果U5接收到第十个脉冲时，U5的15脚（RCO端）输出由低电平跳变为高电平作为U4的时钟脉冲，从而实现了对振荡信号的十分频，产生周期为0.1S的脉冲加至U4的时钟端。U4的9、10、7脚接高电平，当U4接收到来自U5的脉冲时，U4的Q D---Q A输出0001加到U2的DCBA端，经U2译码输出1001111经电阻R8~R14驱动数码管U10显示，此时数码管显示“1”，当U4计数到1001时，U4的15脚输出高电平接到U7C，经反相后得到低电平，加到U3的时钟脉冲端，U3A不具备时钟脉冲条件，当U4再接收一个脉冲时，U4的输出由1001翻转为0000，此时U4的15脚输出低电平通过U7C反相输出高电平，从而得到一上升沿脉冲加至U3的时钟端，使得U3的Q D---Q A输出0001加到U1的DCBA输入端，经U1译码输出100111，经电阻R1~R7驱动数码管U9，数码管显示“1”。如此循环的计数，最后数码管U9、U10显示最大值99即9.9秒。 由集成块555、电阻R19、R18、电容C1、C2组成多谐振荡器，当接通电源，电源通过电阻R19与R18对电容C2进充电，当UC2上升到2/3VCC时，集成块555的3脚输出低电平，内部三极管导通，C2通电阻R19进行放电，当UC2下降到1/3VCC时，内部三极管截止，集成块555的3脚输出高电平，接着电源又通过电阻R19与R18对电容C2进充电，当UC2上升到2/3VCC时，集成块555的3脚输出低电平，如此循环的充、放电，555的3脚输出100HZ的矩形方波信号加到U7A的输入端。
摘要 本设计的数字电子秒表系统采用AT89S52单片机为中心器件，利用其定时器/计数器定时和记数的原理，结合显示电路、LED数码管以及外部中断电路来设计计时器。将软、硬件有机地结合起来，使得系统能够实现LED显示，显示时间为0～99秒，计时精度为1秒，能正确地进行计时。其中软件系统采用C语言编写程序，包括显示程序，定时中断服务，外部中断服务程序，延时程序等，并在WAVE中调试运行，硬件系统利用PROTEUS强大的功能来实现，简单且易于观察，在仿真中就可以观察到实际的工作状态。 关键词:电子秒表；AT89S52单片机；C语言
目录 摘要.............................................................. I 1 系统原理介绍. (1) 1.1设计任务及功能要求说明 (1) 1.2数字式秒表的方案介绍及工作原理说明 (1) 2数字式秒表硬件系统的设计 (3) 2.1数字式秒表硬件系统各模块功能简要介绍 (3) 2.1.1 AT89S52简介 (3) 2.1.2时钟电路 (3) 2.1.3键盘电路 (4) 2.1.4复位电路 (4) 2.2 数字式秒表的硬件系统设计图 (5) 3 数字式秒表软件系统的设计 (6) 3.1 数字式秒表使用单片机资源情况 (6) 3.2 主程序流程图 (6) 3.3中断服务程序流程图 (7) 3.4显示程序流程图 (8) 3.5软件系统程序清单 (8) 按照流程图应用软件keil汇编语言编程实现秒表功能。程序见附录3。. 8 4 系统调试与仿真 (9) 4.1 数字式秒表的设计结论及使用说明 (9) 4.2 调试软件介绍 (9) 4.3 程序仿真与结果 (9) 4.4 误差分析及解决方法 (10) 总结 (11) 参考文献 (12) 致谢 (13) 附录1:系统原理图 (14) 附录2:程序清单 (15)
基于EDA的数字秒表 设计论文 班级：11电信二班 同组人员：孙兴义 20111060223 张忠义 20111060240
基于EDA的数字秒表设计 摘要：该设计是用于体育比赛的数字秒表,基于EDA在Quartus II 9.0sp2软件下应用VHDL语言编写程序,采用ALTRA公司CycloneII系列的EP2C8Q208 芯片进行了计算机仿真，并给出了相应的仿真结果。本设计有效的克服了传统的数字秒表的缺点采用EDA技术采取自上而下的设计思路。绘制出了具体的逻辑电路，最后又通过硬件上对其进行调试和验证。该电路能够实现很好的计时功能,计时精度高，最长计时时间可达一个小时。 关键字：数字秒表；EDA；FPGA；VHDL；Quartus II 1引言 在科技高度发展的今天，集成电路和计算机应用得到了高速发展。尤其是计算机应用的发展。它在人们日常生活已逐渐崭露头角。大多数电子产品多是由计算机电路组成，如：手机、mp3等。而且将来的不久他们的身影将会更频繁的出现在我们身边。各种家用电器多会实现微电脑技术。电脑各部分在工作时多是一时间为基准的。本文就是基于计算机电路的时钟脉冲信号、状态控制等原理设计出的数字秒表[1]。秒表在很多领域充当一个重要的角色。在各种比赛中对秒表的精确度要求很高，尤其是一些科学实验。他们对时间精确度达到了几纳秒级别。 2 设计要求 (1) 能对0秒～59分59.99秒范围进行计时，显示最长时间是59分59秒； (2) 计时精度达到0.01s； (3) 设计复位开关和启停开关，复位开关可以在任何情况下使用，使用以后计时器清零，并做好下一次计时的准备。设计由控制模块、时基分频模块，计时模块和显示模块四部分组成。各模块实现秒表不同的功能 3 数字秒表设计的目的 本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上，了解EDA技术，对计算机系统中时钟控制系统进一步了解，掌握状态机工作原理，同时了解计算机时钟脉冲是怎么产生和工作的。在掌握所学的计算机组成与结构课程理论知识时。通过对数字秒表的设计，进行理论与实际的结合，提高与计算
单片机课程设计报告 题目：简易数字秒表的设计与仿真 教学单位：机电工程系 专业：机械设计制造及其自动化班级： 学号： 姓名：
1．项目设计目的与要求。 (1) 熟悉单片机定时/计数器电路和中断的功能与编程。 (2) 熟悉8051与8255与LED的接口技术、LED动态显示的控制过程。 (3) 通过调试简易秒表整体程序，学会如何编制含LED动态显示、键盘扫描和定时器中断等多种功能的综合程序，体会大型程序的编制和调试技巧。 ２．实验设备及所需元器件 （1）DJ-598KC 单片机开发系统 1台 （2）仿真器（EASYPROBE） 1只 （3）PC机1台 3．项目内容及实验方法。 （1）内容与要求： 利用DJ—598KC单片机仿真实验系统进行模拟，用六位LED数码管显示实时计时值，其中时、分、秒、十分秒值从左到右各用1至两位LED数码显示，显示值为分、秒值0～59，时和十分秒值为0～9，使用KEY0、KEY1、KEY2等3键分别实现启动、停止、清零等功能。 （2）方法： 用单片机定时器0中断方式，实现100ms定时作为实时时基信号，编程实现十分秒、秒、分计数。用动态显示方式实现秒表计时显示，采用中断或查询方式取得KEY0、KEY1、KEY2的按键输入，实现秒表的启动、停止、清零等功能。 4．项目电路设计及原理介绍 （1）实验电路及接线图
（2）实验步骤：（实验线路原理及接线） 将KEY0、KEY1、KEY2按键用实验系统上的K1～K3键代起，分别和P1.0～P1.2连接，实现秒表的启动、停止、清零等功能。 电路中，8255 B口的8个I/O引脚PB0～PB7通过反相器驱动电路连接六位LED的阳极a～g,及dp；8255的A口的六个I/O引脚PA0～PB5通过同相驱动，对6位LED的阴极进行分时选通；这样在任一时刻，可以只有一位LED是点亮的。只要扫描的频率足够高(一般大于25Hz)，由于人眼的视觉暂留特性，直观上感觉却是连续点亮的，这就是我们常说的动态扫描电路。 LED实现动态显示时，动态扫描的频率有一定的要求。频率太低，LED将出现闪烁现象；如频率太高，由于每个LED点亮的时间太短，LED的亮度太低，肉眼无法看清。所以一般均取几个ms 左右为宜，这就要求在编写程序时，选通某一位LED使其点亮并保持一定的时间，程序上常采用的是调用延时子程序。在C51指令中，延时子程序是相当简单的，并且延时时间也很容易更改，可参见程序清单中的DELAY延时子程序。 5．控制程序流程图 （1）主程序框图： LED显缓单元清零 定时∕计数器0、中断初始化 调用LED动态显示子程 启动键按下否停止键按下否复位键按下否开定时器0中断启动定时开始 关定时器0中断停止定时 NO NO NO YES YES YES
数字电子技术课程设计 电子秒表 Document serial number【KKGB-LBS98YT-BS8CB-BSUT-BST108】
数字电子技术课程设计报告题目：电子秒表的设计 专业： 班级： 姓名： 指导教师： 课程设计任务书学生班级：学生姓名：学号： 设计名称：电子秒表的设计 起止日期： 指导教师：周珍艮
目录 绪论- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 4 第一章、设计要求
设计任务及目的- - - - - - - - - - - - - - - - - - - - - - -- - - - - - - - -5 系统总体框图- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 5 、设计方案分析- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -6 第二章、电路工作原理及相关调试 电路工作原理- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 7 相关调试- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -- 11 第三章、实验总结 附录A 电子秒表原理图 附录B 相关波形 元件清单 参考文献 绪论 随着电子技术的发展，电子技术在各个领域的运用也越来越广泛，渗透到人们日常生活的方方面面，掌握必要的电工电子知识已经成为当代大学生特别是理工类大学生必备的素质之一。 电子秒表是日常生活中比较常见的电子产品，秒表的逻辑结构主要由时基电路、分频器、二一五一十进制异步加法记数器、数据选择器和显示