一种高档FPGA可重构配置方法
基于软件无线电的某机载多模式导航接收机能较好地解决导航体制不兼容
对飞行保障区域的限制，但由于各体制信号差异较大，各自实现其硬件将相当
庞大，若对本系统中数字信号处理的核心FPGA 芯片使用可重构的配置方法，
将导航接收机的多种模式以时分复用的方式得以实现，可以重复利用FPGA 的
硬件资源，达到了缩小体积，减小功耗，增加灵活性和降低系统硬件复杂程度
等目的。本系统中的核心器件是新一代高档FPGA，适合于计算量大的数字信
号处理，包含实现数字信号处理的DSP 块、数字锁相环、硬件乘法器以及各
种接口等多项技术，支持远程更新，但其配置数据大，实现较为复杂。采用
CPLD+FLASH 方案，有效的解决了这一问题。 1 FPGA 及其可重构技术简介
现代高速度FPGA 运行时需将其配置数据加载到内部SDRAM 中，改变SDRAM 里面的数据，可使FPGA 实现不同的功能，即所谓的可重构技术。可
重构技术包括静态系统重构和动态系统重构[1]。在FPGA 处于工作状态时对
其部分配置数据进行更改称为动态配置，否则称为静态配置。由于本系统在工
作时需要改变整个FPGA 功能，所以采用静态配置。这种配置是完全的，它对
整个FPGA 的功能、参数完全更改，而且其引脚功能也被更改。系统的关键部
件为一片高档密度FPGA EP2S30，其要求的一次配置数据达1.205MBytes，故
其配置采用“Flash存储器＋CPLD 主控器”的方案。EP2S30 支持5 种配置方案，
即AS(Active Serial)模式、PS(PassiveSerial)模式、FPP(FastPassive Parallel)模式、PPA(Passive parallel Asynchronous)模式和JTAG 配置模式等。为缩短配置时间，
本系统采用FPP 模式，配置数据不压缩，使各配置数据长度一致，以便于分配
Flash 存储空间，且只需要同数据率相同的时钟信号［2］。 2 可重构系统硬件
设计 2.1 芯片介绍 2.1.1 FPGA 芯片采用Altera 公司StratixⅡ系列FPGA，具