51 单片机总线时序
一、总线概述
计算机系统是以微处理器为核心的，各器件要与微处理器相连，且必须协调工作，所以在微处理机中引入了总线的概念，各器件共同享用总线，任何时候只能有一个器件发送数据(可以有多个器件同时接收数据) 。
计算机的总线分为控制总线、地址总线和数据总线等三种。而数据总线用于传送数据，控制总线用于传送控制信号，地址总线则用于选择存储单元或外设。
二、单片机的三总线结构
51 系列单片机具有完善的总线接口时序，可以扩展控制对象，其直接寻址能力达到64k( 2 的16 次方) 。在总线模式下，不同的对象共享总线，独立编址、分时复用总线，CPU 通过地址选择访问的对象，完成与各对象之间的信息传递。
单片机三总线扩展示意如图1 所示。
1、数据总线
80C51单片机指令的取指、执行时序 使用ALE 信号作为低8 位地址的锁存控制信号。ALE 接到外部锁存器时，高电平期间，51 的p0 输出地址，低电平时锁存器将地址锁存，在ALE 低电平时，(PSEN 为低)p0 口可以传输数据(指令)，这样就可以地址/数据复用了。 以PSEN 信号作为扩展程序存储器的读选通信号，在读外部ROM 是PSEN 是低电平有效，以实现对ROM 的读操作。 以EA 信号作为内外程序存储器的选择控制信号，当其为低电平时,对ROM 的读操作限定在外部的程序存储器,当其为高电平时, 对ROM 的读操作是从内部存储器开始的,并可延至外部程序存储器. 由RD 和WR 信号作为扩展数据存储器和I/O 口的读选通、写选通信号。EA 信号是表示是当前指令是读内，还是外存储器的控制信号。如：当选用无片内存储器的单片机，或者不打算用片内存储器时，EA 必须接低电平，此外，片外程序存储器的起始地址应该安排在片内存储器之后。 RD 和WR 信号就相对好理解，就是当读数据时(不分内外、RAM、ROM)它就有效。WR 也是这样的。 80C51 单片机指令的取指、执行时序 现按4 类指令介绍CPU 时序。因为CPU 工作的过程就是取指令与执行指令的过程，所以CPU 必须先取出指令，然后才能执行指令。 1.双字节单周期指令 由于双字节单周期指令必须在一个周期内取机器码二次，所以必须在一个机器周期内安排二次读操作码的操作，分别发生在S1P2 与S4P2。在S1P2 读入机器码74 并送入指令寄存器IR，在S4P2 读入数据03 送入累加器A，即读2 取2。在指令的执行过程中，P0 口要分时传送地址与数据，因此当操作码的地
利用51单片机实现SPI总线通信 一：题目及要求 1：基本内容 1.1：理解51单片机和SPI总线通信的特性和工作原理； 1.2：以51单片机为核心分别设计SPI总线通信发送及接收电路； 1.3：熟练应用C语言或汇编语言编写程序； 1.4：应用Protues软件完成仿真，仿真结果需包括示波器波形，通过一定的 方式（如LED灯、LED显示器等）显示发送和接受数据结果； 1.5：下载程序到开发板，实现串口通信功能（选做）； 1.6：提交设计报告。 2：基本要求 本设计采用三线式SPI总线，一条时钟线SCK，一条数据输入线MOSI，一条数据输出线MISO。时钟极性CPOL=0，时钟相位CPHA=0。 二：设计思路 1：掌握51单片机和SPI总线通信的工作原理； 2：利用1中的原理设计SPI总线通信发送和接受电路； 3：编程模拟SPI时序，包括串行时钟、数据输入和输出； 4：利用Protues软件仿真，观察结果； 5：顺利仿真后，下载到开发板实现串行通信功能。 三：设计过程及内容 1：SPI总线简介 SPI ( Serial Peripheral Interface ——串行外设接口) 总线是Motorola公司推出的一种同步串行接口技术。SPI总线系统是一种同步串行外设接口,允许MCU（微控制器）与各种外围设备以串行方式进行通信、数据交换。外围设备包括FLASHRAM、A/ D 转换器、网络控制器、MCU 等。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现
三江学院 本科生毕业设计（论文）题目基于51单片机的USB键盘设计与实现高职院院（系）电气工程及其自动化专业 学生姓名梁邱一学号 G105071013 指导教师孙传峰职称讲师 指导教师工作单位三江学院 起讫日期 2013年12月10日至2014年4月12日
摘要 随着计算机技术的不断更新和多媒体技术的快速发展,传统的计算机外设接口因为存在许多缺点已经不能适应计算机的发展需要。比起传统的AT，PS/2，串口，通用串行总线USB,具有速度快,使用方便灵活,易于扩展,支持即插即用,成本低廉等一系列优点,得到了广泛的应用。 本论文阐述了51系列单片机和USB的相关内容，详细介绍了系统的一些功能设计，包括硬件设计和软件设计。在程序调试期间用简单的串口通信电路，通过串口调试助手掌握了USB指令的传输过程，这对整个方案的设计起到了很大的指导作用。论文以单片机最小系统配合模拟键盘组成的USB键盘硬件系统，通过对D12芯片的学习与探索，在其基本命令接口的支持下，结合硬件进行相应的固件程序设计，使其在USB协议下，实现USB模块与PC的数据通信，完成USB键盘的功能模拟。 总结论文研究工作有阐述USB总线的原理、对本设计的系统要求作出了分析、根据要求选定元件和具体编程方案、针对系统所要实现的功能对相关芯片作了详细介绍以及在硬件部分设计了原理图。 关键词：USB；D12；PC
Abstract With the rapid development of computer technology and multimedia technology constantly updated, traditional computer peripheral interface because there are many shortcomings have been unable to meet the development needs of the https://www.doczj.com/doc/551909249.html,pared to traditional AT, PS / 2, serial, Universal Serial Bus USB, with fast, flexible and easy to use, easy to expand, support Plug and Play, a series of advantages, such as low cost, has been widely used. This paper describes the 51 series and USB related content, detailing some of the features of the system design, including hardware and software design.During debugging a simple serial communication circuit, through the serial port debugging assistant master USB transfer instructions, which designed the entire program has played a significant role in guiding.Thesis smallest single-chip system consisting of analog keyboard with a USB keyboard hardware system, by learning and exploration D12 chips, with the support of its basic command interface, in conjunction with the corresponding hardware firmware design, making it in the USB protocol, USB module data communication with the PC, the USB keyboard to complete the functional simulation. This paper summarizes research work has elaborated the principle of the USB bus, the system is designed to require the analysis, components and solutions based on the specific requirements of the selected programming for the system to achieve the function of the relevant chips are described in detail in the hardware part of the design as well as the principle of Figure. Keywords:USB；D12；PC
本科生毕业设计报告学院物理与电子工程学院专业电子信息工程 设计题目：基于51单片机的 简易逻辑分析仪设计 学生姓名 指导教师 （姓名及职称） 班级 学号 完成日期：年月
基于51单片机的简易逻辑分析仪设计 物理与电子工程学院电子信息工程 [摘要]本设计完成了一种能进行数字电路中多路数据测试的简易逻辑分析仪。它以51单片机控制核心，数模转换器为逻辑信号门限电平控制电路，用按键和 12864LCD作为人机交互界面，采用C51进行模块化编程，实现了四路信号的测试，具有成本低，使用方便等特点。 [关键词]数字电路单片机数模转换器逻辑分析仪 1 设计任务与要求 本设计的主要任务及参数指标是：数据位数4位，存储深度80字；数据速率最高1kHz；输入阻抗大于50kΩ；逻辑信号门限电平在1.0V～4.0V 范围内按8级任意设定。 2 设计方案 本系统采用51单片机为控制核心，系统由单片机系统、逻辑电平控制、按键、LCD显示、系统电源等模块构成。被测数据输入到逻辑电平控制模块，然后进行单片机进行测试，按键用于控制逻辑信号门限电平的大小，系统电源为各模块供电，各模块的供电电压为5V。
图1 系统框图 3 设计原理分析 3.1 单片机系统电路设计 图2 单片机系统电路 单片机系统为逻辑分析仪的核心，负责控制逻辑分析仪的逻辑电平、检测按键并驱动LCD 进行显示。单片机系统电路如图2所示，由晶体振荡器Y1、电容C3和C4构成振荡器电路，为单片机提供时钟信号。电容C1、电阻R2和R1、按键KEY1构成单片机复位电路，高电平复位，当按键KEY1按下的时间超过2个机器周期以上时，单片机就执行复位操作。EA 接高电平，单片机首先访问内部程序存储器。J1为1KΩ的排阻，作为P0口的外部上拉电阻。在硬件制作时为了方便单片机的测试和功能的扩展，把所有的I/O 口均通过排针引出。 EA/VP 31X119X218RESET 9 RD 17WR 16 INT012INT113T014T115P101P112P123P134P145P156P167P178P0039P0138P0237P0336P0435P0534P0633P0732P2021P2122P2223P2324P2425P2526P2627P27 28 PSEN 29 ALE/P 30TXD 11RXD 10U18051 P10 P11P12P13P14P15P16P17P00P01P02P03P04P05P06P07P20P21P22P23P24P25P26P27 123456789J1 1K +5 Y112M +5 RXD TXD RD WR T0T1INT0INT1C3 22p F C4 22p F R28.2K C110u F +5 12J6CON2 KEY1SW2 R1100 . .
单片机IO口结构及上拉电阻 MCS-51有4组8位I/O口：P0、P1、P2和P3口，P1、P2和P3为准双向口，P0口则为双向三态输入输出口，下面我们分别介绍这几个口线。 一、P0口和P2口 图1和图2为P0口和P2口其中一位的电路图。由图可见，电路中包含一个数据输出锁存器（D触发器）和两个三态数据输入缓冲器，另外还有一个数据输出的驱动（T1和T2）和控制电路。这两组口线用来作为CPU与外部数据存储器、外部程序存储器和I/O扩展口，而不能象P1、P3直接用作输出口。它们一起可以作为外部地址总线，P0口身兼两职，既可作为地址总线，也可作为数据总线。 图1 单片机P0口内部一位结构图 图2 单片机P2口内部一位结构图 P2口作为外部数据存储器或程序存储器的地址总线的高8位输出口AB8-AB15，P0口由ALE选通作为地址总线的低8位输出口AB0-AB7。外部的程序存储器由PSEN信号选通，数据存储器则由WR和RD读写信号选通，因为2^16=64k，所以MCS-51最大可外接64kB的程序存储器和数据存储器。
二、P1口 图3为P1口其中一位的电路图，P1口为8位准双向口，每一位均可单独定义为输入或输出口，当作为输入口时，1写入锁存器，Q(非)=0，T2截止，内上拉电阻将电位拉至"1"，此时该口输出为1，当0写入锁存器，Q(非)=1,T2导通，输出则为0。 图3 单片机P2口内部一位结构图 作为输入口时，锁存器置1，Q(非)=0，T2截止，此时该位既可以把外部电路拉成低电平，也可由内部上拉电阻拉成高电平，正因为这个原因，所以P1口常称为准双向口。 需要说明的是，作为输入口使用时，有两种情况: 1.首先是读锁存器的内容，进行处理后再写到锁存器中，这种操作即读—修改—写操作，象JBC(逻辑判断)、CPL(取反)、INC(递增)、DEC(递减)、ANL(与逻辑)和ORL(逻辑或)指令均属于这类操作。 2.读P1口线状态时，打开三态门G2,将外部状态读入CPU。 三、P3口 P3口的电路如图4所示，P3口为准双向口，为适应引脚的第二功能的需要，增加了第二功能控制逻辑，在真正的应用电路中，第二功能显得更为重要。由于第二功能信号有输入输出两种情况，我们分别加以说明。
第8章单片机常用总线讲解 8.1 C总线接口 80C51单片机本身不具有总线接口，但是通过软件进行模拟，可以挂接具有C接口的芯片。 8.1.1 C总线的介绍 串行扩展总线在单片机系统中的应用是目前单片机技术发展的一种趋势。在目前比较流行的几种串行扩展总线中，总线以其严格的规范和众多带接口的外围器件而获得广泛应用。总线是PHILIPS公司推出的芯片间串行传输总线,它由两根线组成,一根是串行时钟线(SCL),一根是串行数据线(SDA)。主控器利用串行时钟线发出时钟信号,利用串行数据线发送或接收数据。总线由主控器电路引出,凡具有接口的电路(受控器)都可以挂接在总线上,主控器通过总线对受控器进行控制。 随着总线研究的深入，总线已经广泛应用于视/音频领域、IC卡行业和一些家电产品中，在智能仪器、仪表和工业测控领域也越来越多地得到应用。 8.1.2 总线的特点 总线的广泛应用是同它卓越的性能和简便的操作方法分不开的。总线的特点主要表现在以下几个方面： 硬件结构上具有相同的硬件接口界面。总线系统中,任何一个总线接口的外围器件,不论其功能差别有多大,都是通过串行数据线(SDA)和串行时钟线(SCL)连接到总线上。这一特点给用户在设计用用系统中带来了极大的便利性。用户不必理解每个总线接口器件的功能如何,只需将器件的SDA和SCL引脚连到总线上,然后对该器件模块进行独立的电路设计,从而简化了系统设计的复杂性,提高了系统抗干扰的能力。 线接口器件地址具有根大的独立性。每个接口芯片具有唯一的器件地址,由于不能发出串行时钟信号而只能作为从器件使用。各器件之间互不干扰,相互之间不能进行通信,各个器件可以单独供电。单片机与器件之间的通信是通过独一无二的器件地址来实现的。 软件操作的一致性。由于任何器件通过总线与单片机进行数据传送的方式是基本一样的, .v .. ..
四川工程职业技术学院 单片机应用技术课程电子教案 Copyright ? https://www.doczj.com/doc/551909249.html, 第讲 5 8051及P89V51RD2单片机的时钟、 时序和复位
本讲主要内容 5-1. 标准80C51的时钟电路、时间单位与时序 5-2. P89V51RD2单片机的时钟电路、时间单位与时序5-3. P89V51RD2单片机的复位与复位电路
时钟电路 ——用于产生供单片机各部分同步工作的时钟信号 方法1：用石英晶体振荡器 方法2：从外部输入时钟信号 （80C51） 80C51振荡器 C1 C2 CYS 80C51 悬空 外部时钟信号 XTAL1 XTAL2 XTAL2 XTAL1
单片机内部的时间单位 S1 S2S3S4S5S6 机器周期T CY 分频器 振荡器 晶振周期 时钟周期（S 状态） 80C51 P1 P2 ALE 信号
单片机内部的时间单位 ?振荡频率f osc = 石英晶体频率或外部输入时钟频率 振荡周期= 振荡频率的倒数 ?机器周期 机器周期是单片机应用中衡量时间长短的最主要的单位 在多数51系列单片机中： 1机器周期= 12×1/ fosc ?指令周期——执行一条指令所需要的时间 单位：机器周期 51单片机中：单周期指令、双周期指令、四周期指令
单片机内部的时间单位 课堂练习： 如果某单片机的振荡频率f =12MHz，则： osc 振荡周期=S=mS=uS； 机器周期=uS； 已知乘法指令“MUL AB”是一条4周期指令，则执行这条指令需要uS； 加法指令“ADD A，#01H”是单周期指令，那么1S内该单片机可以进 行次加法运算。
摘要主要介绍了TI公司的新型的16位超低功耗Flash型h6N30F44X系列单片机的结构、特性和功能及液晶显示器LCD的发光原理和类型，讨论了该系列单片机与ILD及键盘的人机接口电路的设计方案和相应的软件的实现方法，最后给出它在体内电刺激器的应用实例。 关键词单片机；MSP430；LCD；人机交互接口 1引言 在当今的各种实时自动控制和智能化仪器仪表中，人机交互是不可缺少的一部分。一般而言，人机交互是由系统配置的外部设备来完成，但其实现方式有两种：一种是由MCU力口驱动芯片实现，如键盘显示控制芯片SK5279A，串行数据传输数码显示驱动芯片MAX7219等等，这时显然MCU没有LCD的驱动功能。另一种就是MCU本身具有驱动功能，它通过数据总线与控制信号直接采用存储器访问形式或I／O设备访问形式控制键盘和LCD实现人机对话。这里的MCU主要有世界各大单片机生产厂商开发的各种单片机，其中TI公司的MSP430系列因其许多独特的特性引起许多研究人员的特别关注，在国内外的发展应用正逐步走向成熟。 2LCD简介 LCD(Liquid Crystal Display)，即液晶显示器。液晶显示是通过环境光来显示信息的，它本身并不发光，因而功耗很低，只要求液晶周围有足够的光强。LCD是人与机器沟通的重要界面，早期以显像管(CRT／C athode Ray Tube)显示器为主，但随着科技不断进步，各种显示技术如雨后春笋般诞生。LCD由于具有轻薄短小、低耗电量、无辐射危险、平面直角显示以 及影像稳定不闪烁等优势，逐渐占据显示的主流地位。 LCD的类型，根据其分类方式的不同而不同。如根据LCD显示内容的不同可以分为段式LCD和点阵L CD。根据LCD驱动方式的不同可以分为静态驱动和多路驱动。 3MSP430F44X简介 MSP430F44X系列是TI公司最新推出的具有超低功耗特性的Flash型16位RISC指令集单片机[2]。该系列单片机性价比相当高，在系统设计、开发调试及实际应用上都表现出较明显的优势。它主要应用在各种要求极低功率消耗的场合，特别适合用于智能测量仪器、各种医疗器械、智能化家用电器和电池供电便携设备产品之中。 3.1系统结构 MSP430F44X的系统结构，主要包括：CPU、程序存储器(ROM)、数据存储器(RAM)、FLL+时钟系统(片内DCO+晶体振荡器)、看门狗定时器／通用目的定时器(WatchDog)、ADCl2(12位A／D)、比较器A(精确的模拟比较器，常用于斜边(Slope)A／D转换)、复位电压控制／电源电压管理、基本定时器(Basic Timerl)、定时器(Timer-a和Timer-B)、LCD控制器/比较器(多达160段)、硬件乘法器、I/O口和串行口[4]。系列中各种具体的型号稍有差别。在本次设计中，具体选择MSP430F449作为人机接口电路的设计具有许多独到的优势。这一点，读者可以根据TI公司相关的数据手册进行比较。 3.2片内外模块特性 MSP430F44X具有丰富的片内外围模块，其明显的特点是：具有48条I／0口线的6个并行口P1-P6，其中P1、p2具有中断能力，同时具有2个可用于UART/SPI模式选择的串行口(USART0和USARTl)；内含12位的A／D转换器ADCl2，快速执行8×8、8×16、16×16乘法操作并立即得到结果的硬件乘法器；多达160段的LCD控制器／比较器，可以实现多种方式的驱动显示；可以实现UART、PWM、斜坡ADC 的16位Timer-A和16位Timer-B；非常灵活的时钟系统，既可用32768Hz的钟表晶振产生低频时钟，也可以用450kHz-8MHz的晶体产生高频时钟，同时还可以使用外部时钟源或者用不同控制频率的DCO；多达几十kB的Flash空间，这样数据既可以保存在片内的Flash信息存储器，也可保存在程序的Hash中的剩余空间。 4接口电路设计 4.1接口电路简图及说明 典型应用电路示意图。在该图中，LCD类型和键盘种类及数目的选择、下拉电阻的数值大小都必须认真
电梯模型设计报告 学院：自动化学院 队名：xxx 队员：xxx 日期：2009.11.20
一、概述 电梯模型以51为核心处理器，步进电机为控制电机，用L298N 搭建驱动电机模块，结合光电传感器实现对电梯的上升，下降，准确平层各种运行方式的控制。利用矩阵键盘、ISD1760语音芯片，数码管等各种功能模块实现电梯的扩展功能及人机交互功能。 二、方案论证 方案一：直流伺服电机+光电传感控制方式。 优点：直流电机速度可以平滑调节，自带编码盘可以记录电梯运行位移，速度调节范围大。 缺点：用编码盘测量位移误差较大，对CPU运算处理要求较高而且直流电机运行时带有一定惯性，对平层带来较大难度。 方案二：步进电机+光电传感控制。 优点：步进电机可以用脉冲方式控制轿厢位移，配合光电传感模块可以准确实现轿厢平层；步进电机为输入脉冲时，电机可以卡死不发生转动，使得电梯在楼层处安全停止，等待相应操作。 缺点：步进电机转速较慢，速度控制要通过该变脉冲频率来调节，控制电路要求较高。 由于本作品为电梯模型，速度要求不高，通过单片机可以方便输出电机所需脉冲，配合L298芯片可以实现对步进电机的完美控制，
所以我们选择方案二。 三、详细设计方案 1.楼层模型设计 电梯模型采用易于加工的木材，选用1.2米长的木板作为模拟楼层，底座用三角架固定，确保电梯运行过程不会出现模型摇动现象。电梯轨道处拉两根铁丝作为电梯导轨，保障电梯的运动轨迹。 轿厢用纸盒模拟代替，盒子敞开一面，可以放入物品，模拟乘客进出电梯。 2.驱动电路模块 控制电机选用四相步进电机，步进角为1.8度。步进电机可以通过直流斩波改变顺序控制电机正反传，51单片机的定时/计数器可以模拟输出4路直流斩波，通过步进电机驱动电路控制步进电机。 驱动电路以L298N驱动芯片为核心部件，L298N芯片的电平电压与51单片机兼容，驱动电压可达50V完全可以驱动电梯模型所用控制电机。驱动电路如下图：
单片机的内外部结构分析（三） 一、延时程序分析 上一次课中，我们已经知道，程序中的符号R7、R6是代表了一个个的RAM单元，是用来放一些数据的，下面我们再来看一下其它符号的含义。 1.MOV：这是一条指令，意思是传递数据。说到传递，我们都很清楚，传东西要从一个人 的手上传到另一个人的手上，也就是说要有一个接受者，一个传递者和一样东西。从指 令MOV R7，#250中来分析，R7是一个接受者，250是被传递的数，传递者在这条指令 中被省略了（注意：并不是每一条传递指令都会省的，事实上大部份数据传递指令都会 有传递者）。它的意义也很明显：将数据250送到R7中去，因此执行完这条指令后， R7单元中的值就应当是250。在250前面有个#号，这又是什么意思呢？这个#就是用来说明250就是一个被传递的东西本身，而不是传递者。 那么MOV R6，#250是什么意思，应当不用分析了吧。 2.DJNZ：这是另一条指令，我们来看一下这条指令后面跟着的两个东西，一个是R6，一个 是D2，R6我们当然已知是什么了，查一下D2是什么。D2在本行的前面，我们已学过，这称之为标号。标号的用途是什么呢？就是给本行起一个名字。DJNZ 指令的执行过程是这样的，它将其后面的第一个参数中的值减1，然后看一下，这个值是否等于0，如果等于0，就往下执行，如果不等于0，就转移，转到什么地方去呢？可能大家已猜到了，转到第二个参数所指定的地方去（请大家用自已的话讲一下这 条语句是怎样执行的）。本条指令的最终执行结果就是，在原地转圈250次。 3.执行完了DJNZ R6，D2之后（也就是R6的值等于0之后），就会去执行下面一行，也 就是DJNZ R7，D1，请大家自行分析一下这句话执行的结果。（转去执行MOV R6，#250，同时R7中的值减1），最终DJNZ R6，D2这句话将被执行250*250=62500次，执行这么多次同一条指令干吗？就是为了延时。 4.一个问题：如果在R6中放入0，会有什么样的结果。
Intel6264芯片 单片机内存扩展6264芯片 2012-5-2 1.Intel6264芯片 Intel 6264的特性及引脚信号Intel 6264的容量为8KB，是28引脚双列直插式芯片，采用CMOS工艺制造 A12～A0（address inputs）：地址线，可寻址8KB的存储空间。 D7～D0（data bus）：数据线，双向，三态。 OE（output enable）：读出允许信号，输入，低电平有效。 WE（write enable）：写允许信号，输入，低电平有效。 CE1（chip enable）：片选信号1，输入，在读/写方式时为低电平。 CE2（chip enable）：片选信号2，输入，在读/写方式时为高电平。 VCC：+5V工作电压。 GND：信号地。 Intel 6264的操作方式Intel 6264的操作方式由, CE1 , CE2的共同作用决定 ②读出：当和CE1为低电平，且和CE2为高电平时，数据输出缓冲器选通，被选中单元的数据送到数据线D7～D0上。 2. 74LS373 有54S373 和74LS373 两种线路结构型式，其主要电器特性的典型值如下(不同厂家具体值有差别)：型号TPD PD 54S373/74S373 7ns 525mW 54LS373/74LS373 17ns 120mW 373 的输出端O0~O7 可直接与总线相连。当三态允许控制端OE 为低电平时，Q0～Q7为正常逻辑状态，可用来驱动负载或总线。当OE 为高电平时，Q0～Q7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。当锁存允许端LE 为高电平时，Q 随数据D 而变。当LE 为低电平时，D 被锁存在已建立
单片机指令周期怎么计算 指令周期：指令周期执行某一条指令所消耗的时间，它等于机器周期的整数倍。传统的80C51单片机的指令周期大多数是单周期指令，也就是指令周期=机器周期，少部分是双周期指令。现在（截至2012）新的单片机已经能做到不分频了，并且尽量单指令周期，就是指令周期=机器周期=时钟周期。 来看这张8051单片机外部数据，这里ALE和$PSEN$的变化频率已经小于一个机器周期，如果使用C语言模拟这个信号是没有办法做到的一一对应的，所以只能尽量和上面的时序相同，周期延长。 指令周期是不确定的，因为她和该条指令所包含的机器周期有关。一个指令周期=1个（或2个或3个或4个）机器周期，像乘法或除法就含有4个机器周期，单指令就只含有1个机器周期。 对于大多说的51单片机来说，1个机器周期=12个时钟周期（或振荡周期） 也有部分单片机时钟周期和振荡周期不相等，例如，1个时钟周期=2个振荡周期。 该定义指的是执行一条指令所需要的时间，通常一个指令周期会由若干个机器周期组成。指令不同，所需的机器周期数也不同。 对于一些简单的的单字节指令，在取指令周期中，指令取出到指令寄存器后，立即译码执行，不再需要其它的机器周期。对于一些比较复杂的指令，例如转移指令、乘法指令，则需要两个或者两个以上的机器周期。通常含一个机器周期的指令称为单周期指令，包含两个机器周期的指令称为双周期指令。 PIC单片机指令周期计算PIC单片机的每四个时钟周期为一个内部指令周期 例如：8MHz的晶振，则内部指令周期为1/（8/4）= 0.5 uS 实例一：35us，8MHz的晶振，8位定时器，分频比1/2 ，初值E4 实例二：156.25us ，32768Hz的晶振，8位定时器，分频比1/32 ，初值FC 计算方法一：35 = =（256-初值）*分频*4/晶振+ 14/分频=（256-初值）+14/2
随着社会需要和科学技术的发展，产品的竞争愈来愈激烈，更新的周期愈来愈短，因而要求设计者能很快地设计出新产品；而在产品的整体设计中，人机交互界面的设计往往占据着很大一部分工作，这样，不但极大地增加了产品的开发成本而且延长了产品的上市周期。本文论述的基于P89C51RD2的人机交互界面是一种界面可定制、结构紧凑、价格低廉、简单易用、性能优良的通用型人机交互界面，能很好地解决上述问题。 1 系统工作原理 1.1 工作原理 按照实际应用中控制系统的需要及控制系统与人机交互界面的约定，通过PC机上的可视化人机界面定制软件，定制好整个界面信息，再把定制好的界面信息下载到人机交互界面系统中，就可以轻松地实现人机界面的定制。在应用中，人机交互界面通过串行接口与控制系统进行交互，发送按键等信息给控制系统，并接收所需的可变信息，以完成人机交互。 现以空压机控制器的部分人机界面为例来说明相关概念，界面系统示意图如图1所示。相关概念说明如下： ①屏幕，即LCD显示区，由一个或多个屏幕项组成； ②屏幕项，即屏幕里面的按其显示内容的性质差异来划分的一个个整体单元，如文本屏幕项等； ③屏幕项的分类，按其显示内容的性质差异分为文本、整型、浮点型、枚举型、图形等。 整个人机界面系统由一个个存在链接关系的屏幕构成，而每个屏幕又由一个或多个屏幕项组成。各屏幕项有其自身的属性，也存在着某些相互的链接关系(例如，由某个屏幕项链接到另外一个屏)。这样，通过对各屏幕项的合理组织而构成一个链表网络，再通过对此链表网络的操作来实现人机界面的操作，即屏幕的显示操作。
1.2 系统的工作过程 系统的软件部分由用户引导程序和应用程序组成。系统运行后，由用户引导程序决定是执行界面信息的更新还是正常运行。若执行界面信息的更新，则系统通过串行接口从上位机接收界面定制信息，并通过在应用编程(IAP)功能保存所接收的信息，然后通过本地读取新的界面定制信息建立链表网络；若正常运行，则直接从本地读取旧的界面定制信息建立链表网络。应用程序实现的功能包括按键的输入、界面的显示及与控制系统的通信。 2 系统硬件设计及电路原理图 本系统采用Philips公司功能强大、资源丰富的P89C51RD2单片机作为微控制器，通过扩展液晶模块及按键模块来构成人机交互界面。系统的硬件电路原理如图2所示。 2.1 P89C51RD2单片机简介 P89C51RD2是Philips公司内核基于8位80C51单片机的派生产品，在完全保留80C51指令系统和硬件结构的大框架下，进行了多方面的加强、扩展和创新。 P89C51RD2具有64 KB并行可编程的非易失性Flash程序存储器，并可实现对器件串行在系统编程和在应用中编程。 2.2 液晶显示模块 本系统采用的是OCM12864图形点阵液晶显示模块。OCM12864液晶显示模块是128×64点阵型液晶显示模块，可显示各种字符及图形，可与CPU直接相连；具有8位标准数据总线、6条控制线及电源线。 2.3 按键输入模块 根据系统的需要，系统至少需要设定如下6个屏幕操作按键：左、右、上、下、换屏、确定按键。其中，左、右键用于切换屏幕项；上、下键用于修改可变屏幕项；确定键用于产生所选屏幕项对应的功能动作；换屏键用于进入所选中项的链
MCS-51单片机的指令时序 时序是用定时单位来描述的，MCS-51的时序单位有四个，它们分别是节拍、状态、机器周期和指令周期，接下来我们分别加以说明。 ·节拍与状态： 我们把振荡脉冲的周期定义为节拍（为方便描述，用P表示），振荡脉冲经过二分频后即得到整个单片机工作系统的时钟信号，把时钟信号的周期定义为状态（用S表示），这样一个状态就有两个节拍，前半周期相应的节拍我们定义为1(P1)，后半周期对应的节拍定义为2(P2)。 ·机器周期： MCS-51有固定的机器周期，规定一个机器周期有6个状态，分别表示为S1-S6，而一个状态包含两个节拍，那么一个机器周期就有12个节拍，我们可以记着S1P1、S1P2……S6P1、S6P2，一个机器周期共包含12个振荡脉冲，即机器周期就是振荡脉冲的12分频，显然，如果使用6MHz的时钟频率，一个机器周期就是2us，而如使用12MHz的时钟频率，一个机器周期就是1us。 ·指令周期： 执行一条指令所需要的时间称为指令周期，MCS-51的指令有单字节、双字节和三字节的，所以它们的指令周期不尽相同，也就是说它们所需的机器周期不相同，可能包括一到四个不等的机器周期（这些内容，我们将在下面的章节中加以说明）。 ·MCS-51的指令时序： MCS-51指令系统中，按它们的长度可分为单字节指令、双字节指令和三字节指令。执行这些指令需要的时间是不同的，也就是它们所需的机器周期是不同的，有下面几种形式： ·单字节指令单机器周期 ·单字节指令双机器周期 ·双字节指令单机器周期
·三字节指令双机器周期 ·单字节指令四机器周期(如单字节的乘除法指令) 下图是MCS-51系列单片机的指令时序图： 上图是单周期和双周期取指及执行时序，图中的ALE脉冲是为了锁存地址的选通信号，显然， 每出现一次该信号单片机即进行一次读指令操作。从时序图中可看出，该信号是时钟频率6分 频后得到，在一个机器周期中，ALE信号两次有效，第一次在S1P2和S2P1期间，第二次在 S4P2和S5P1期间。 接下来我们分别对几个典型的指令时序加以说明。 ·单字节单周期指令： 单字节单周期指令只进行一次读指令操作，当第二个ALE信号有效时，PC并不加1，那么读出的还是原指令，属于一次无效的读操作。 ·双字节单周期指令： 这类指令两次的ALE信号都是有效的，只是第一个ALE信号有效时读的是操作码，第二个ALE信号有效时读的是操作数。
第十一章 MCS-51单片机系统扩展 11.1 8051/8751的最小系统 80C51片内有4KB的程序存储器，因此，只需要外接晶体振荡器和复位电路就可构成最小系统。 图11-1 最小单片机系统 最小系统的特点如下： （1）由于片外没有扩展存储器和外设，P0、P1、P2、P3都可以作为用户I/O口使用。但P0口作为用户I/O口使用时，需要加上拉电阻。 （2）片内数据存储器有128字节，地址空间00H～7FH，没有片外数据存储器。 （3）内部有4KB程序存储器，地址空间0000H～0FFFH，没有片外程序存储器，EA应接高电平。 （4）可以使用两个定时/计数器T0和T1，一个全双工的串行通信接口，5个中断源。 80C51虽有4个I/O口P0～P3，但在大多数应用系统中，真正用作I/O 口线的只有P1口的8位位线和P3口的某些位线。因此，在I/O接口引脚不够，或在片内的存储器资源还不能满足要求时，需要进行如下的扩展： (1) 外部I/O接口的扩展；【例如74LS164、74LS165等】 (2) 外部程序存储器的扩展； (3) 外部数据存储器的扩展。
11.2 系统扩展结构 单片机采用总线结构，使扩展易于实现，单片机系统扩展结构如图11-2所示。 图11-2 80C51单片机的系统扩展结构 从图11-2可以看出，系统扩展主要包括存储器扩展和I/O接口部件扩展。存储器扩展包括程序存储器扩展和数据存储器扩展。 系统扩展是以单片机为核心，通过总线把单片机与各扩展部件连接起来。因此，首先要利用单片机的I/O口构造系统总线。系统总线按功能通常分为3组，如图11-2所示。 （1）地址总线AB（Address Bus）：用于发送CPU发出的地址信号，以便进行存储单元和I/O接口芯片中的寄存器的选择。 地址总线宽度为16位，由P0口经地址锁存器（通常用74LS373）提供地址低8位，P2口直接提供地址高8位，地址信号是由CPU发出的单方向信号。 存储器芯片的地址线的数目由芯片的容量决定。容量(Q)与地址线数目(N)满足关系式：2N Q 。存储器芯片的地址线与单片机的地址总线(A0～A15，P0口为低8位（需用74LS373锁存），P2口为高8位）按由低位到高位的顺序顺次相接。 一般来说，存储器芯片的地址线数目少于单片机地址总线的数目，因此连接后，单片机的高位地址线（P2口）应该有剩余。剩余的地址线一般作为译码线，译码器的输出与存储器芯片的片选信号线（CS或CE）相接。片选
1 单片机与FPGA的接口方式 单片机与FPGA的接口方式一般有两种，即总线方式与独立方式。MCS-51单片机具有很强的外部总线扩展能力，利用片外三总线结构很容易实现单片机与FPGA的总线接口，而且单片机以总线方式与FPGA进行数据与控制信息通信也有许多优点：速度快；节省PLD芯片的I／O口线；相对于非总线方式，单片机编程简捷，控制可靠；在FPGA中通过逻辑切换，单片机易于与SRAM或ROM接口。 单片机与FPGA以总线方式通信的逻辑设计，重要的是要详细了解单片机的总线读写时序，根据时序图来设计逻辑结构，其通信的时序必须遵循单片机内固定的总线方式读／写时序。FPGA的逻辑设计也相对比较复杂，在程序设计上必须与接口的单片机程序相结合，严格安排单片机能访问的I／O空间。单片机以总线方式与FPGA 进行数据通信与控制时，其通信工作时序是纯硬件行为，速度要比前一种方式快得多，另外若在FPGA内部设置足够的译码输出，单片机就可以仅通过19根I／O线在FPGA与单片机之间进行通信和控制信息交换，这样可以节省FPGA芯片的I／O线。其原理图如图1所示。 2 总线接口逻辑设计 2．1 接口设计思想 单片机与CPLD／FPC,A以总线方式通信的逻辑设计，重要的是要详细了解单片机的总线读写时序，根据时序图来设计逻辑结构。MCS-51系列单片机的时序图如图2所示。
ALE为地址锁存使能信号，可利用其下降沿将低8位地址锁存于FPGA中的地址锁存器(LATCH_ADDRES)中；当ALE将低8位地址通过P0锁存的同时，高8位地址已稳定建立于P2口，单片机利用读指令允许信号PSEN的低电平从外部ROM中将指令从P0口读入，由时序图可见，其指令读入的时机是在PSEN的上升沿之前。接下来，由P2口和P0口分别输出高8位和低8位数据地址，并由ALE的下降沿将P0口的低8位地址锁存于地址锁存器。若需从FPGA中读出数据，单片机则通过指令“MOVXA，@DPTR”使RD信号为低电平，由P0口将锁存器中的数据读入累加器A；但若欲将累加器A的数据写进FPGA，则需通过指令“MOVx DPTR，A”和写允许信号WR。这时，DPTR中的高8位和低8位数据作为高、低8位地址分别向P2和P0口输出，然后由WR的低电平并结合译码，将累加器A的数据写入图中相关的锁存器。 通过对MCS-51单片机总线读／写时序的分析，设计了图3所示的接口电路。在FPGA中，设计了两个模块：一个是总线接口模块，负责单片机与FPGA的总线接口逻辑；另一个是寄存器单元及外部接口模块，运用总线接口模块来操作此模块。 在总线应用时，MCS-51单片机的P0口是作为地址／数据总线分时复用的，因此应在总线接口模块中设计一个三态缓冲器，实现P0口的三态接口；又因MCS-51单片机在访问外部空间时，它的地址为16位，因此借助地址锁存使能信号ALE在FPGA中实现高8位与低8位地址的编码，组合成16位地址，然后再根据MCS-51单片机的读／写信号，实现对FPGA的读写操作。 在接口设计中，采用了VHDL语言实现其接口逻辑。用VHDL语言编写，往往比较方便和严谨，注意整个过程的逻辑思路，并且尽量避免语言的冗余，造成比较长的延时。-MCS-51单片机与FPGA的通信读写电路的部分程序
万方数据
万方数据
第１期刘余才等：单片机与ＦＰＧＡ的总线接口的设计与实现８１ 图５时序仿翼图 晦５Ｔｈｅｔｉｍｉｎｇｓｉｍｕｌａｔｉｏｎｄｉａｇｒａｍ 从图５也可以看出ｄａｔａ数据线上的数据０ｘＢ８和Ｋｏｎｇ，ＡｔｍｅｌＣｏｒｐｏｒａｔｉｏｎ，２００５． ０ｘ９９与对应的ＡＤ［７：ｏ］上的数据是一致的．Ｆ２］ＭｉｃｈａｅｌｎＣｉｌｅｔｔＬＶｅｆｉｌｏｇＨＤＬ高级数字设计［Ｍ］?北ｄ±士古｛五京：电子工业出版社，２００５? 鼍缅术盾［３］游志宇。张洪，董秀．ＭＣＳ一５１－ｑＦＰＧＡ／ＣＰＬＤ总本文介绍了以ＡＴｍｅｇａｌ２８微控制器与ＦＰＧＡ线接口逻辑设计［Ｊ］．单片机与嵌入式系统应用，２００８芯片ＥＰＩ．ａ５Ｑ２４０１７的总线接口的具体硬件设计方（１）：３９—３２． 法．总线接口模块广泛应用于单片机与ＦＰＧＡ之间［４］葛立明，范多旺．基于ＡＲＭ嵌人式以太网接口设计与的通信接Ｉ＝Ｉ．已成功在实际工程系统中应用，传输速实现［Ｊ］．微计算机信息，２００７，２３（５’２）：４０－４１． 度远远超过传统的串口传输模式．［５］张嘉春，李斌，王婧，等?ＭＣＯＳｌ２ＮＥ６４单片机以参考文献．奋慧昙曼霖设计口１耕艄嵌入躲统应［１］ＡｔｍｅｌＣｏｒｐｏｒａｔｉｏｍＡｔｍｅｇａ１２８ＣＨＮ［Ｍ］．Ｈｏｎｇ ＤｅｓｉｇｎａｎｄＩｍｐｌｅｍｅｎｔａｔｉｏｎｏｆｔｈｅＢｕｓＩｎｔｅｒｆａｃｅｏｆＭＣＵａｎｄＦＰＧＡ ＬＩＵＹｕ－ｃａｉ．ＷＡＮＧＸｉａｏ—ｍｉｎｇ，ＧＥＬｉ—ｍｉｎｇ （ＫｅｙＬａｂｏｒａｔｏｒｙｏｆＯｐｔｏ－ｅｌｅｃｔｒｏｎｉｅＴｅｃｈｎｏｌｏｇｙａｎｄＩｎｔｅｌｌｉｇｅｎｔＣｏｎｔｒｏｌ（ＭｉｎｉｓｔｒｙｏｆＥｄｕｃａｔｉｏｎ），１．ａｎｚｈｏｕ ＪｉａｏｔｏｎｇＵｎｉｖｅｒｓｉｔｙ，Ｌａｎｚｈｏｕ７３００７０，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：ＴｈｅｄｅｓｉｇｎａｎｄｉｍｐｌｅｍｅｎｔａｔｉｏｎＯｆＡＶＲＭＣＵａｎｄＦＰＣ－Ａｂｕｓｉｎｔｅｒｆａｃｅａｒｅｉｎｔｒｏｄｕｃｅｄ，ｕｓｉｎｇＡＴ－ｍｅｇａｌ２８ｍｉｃｒｏｅｏｎｔｒｏｌｌｅｒａｎｄＡｌｔｅｒａ＇ｓＣｙｃｌｏｎｅｓｅｒｉａｌｃｈｉｐＥＰｌＣ６Ｑ２４０１７ｆｏｒｈａｒｄｗａｒｅｄｅｓｉｇｎ．Ｔｈｅｓｔｒｕｃｔｕｒｅｏｆｈａｒｄｗａｒｅｃｉｒｃｕｉｔｉｓｅｌａｂｏｒａｔｅｄｉｎｄｅｔａｉｌａｎｄｔｈｅｉｎｔｅｒｆａｃｅｄｅｓｉｇｎａｎｄｉｔｓｓｉｍｕｌａｔｉｏｎｗａｖｅｆｏｒｍｓａｒｅｐｒｅｓｅｎ－ｔｅｄｕｓｉｎｇｔｈｅｈａｒｄｗａｒｅｌａｎｇｕａｇｅｏｆＶｅｒｉｌｏｇＨＤＩ。．ＩｎｏｒｄｅｒｔＯｓｏｌｖｅｔｈｅｐｒｏｂｌｅｍｏｆｔｈｅｓｌｏｗｔｒａｎｓｍｉｓｓｉｏｎｓｐｅｅｄＯｆｔｈｅｓｅｒｉａｌｄａｔａ，ｗｅｎｅｅｄｄｅｓｉｇｎｔｈｅｂｕｓｉｎｔｅｒｆａｃｅ．ＴｈｅｍｅｔｈｏｄｏｆｔｈｅｄｅｓｉｇｎｉｓｔｈａｔｗｅｃａｎｕｓｅＦＰ—ＧＡｔｏｒｅａｌｉｚｅｔｈｅｔｒａｎｓｍｉｓｓｉｏｎＯｆｐａｒａｌｌｅｌｄａｔａ．Ａｔｌａｓｔ，ｗｅｆｉｎｄｔｈａｔｔｈｅｐｒｏｇｒａｍＯｆＶｅｒｉｌｏｇａｃｃｏｒｄｓｗｉｔｈｔｈｅｄｅｍａｎｄＯｆｔｈｅｐａｒａｌｌｅｌｄａｔａｔｒａｎｓｍｉｓｓｉｏｎ．Ｍｏｒｅｏｖｅｒ。ｉｔｖｅｒｉｆｉｅｓｔｈａｔｔｈｅｔｒａｎｓｍｉｓｓｉｏｎｍｏｄｅｌＯｆｔｈｅｐａｒａｌｌｅｌｄａｔａｉｓｓｕｐｅｒｉｏｒｔｏｔｈｅｔｒａｄｉｔｉｏｎａｌｔｒａｎｓｍｉｓｓｉｏｎｍｏｄｅＩｏｆｔｈｅｓｅｒｉａＩｄａｔａ． Ｋｅｙｗｏｒｄｓ：ＭＣＵ；ＦＰＧＡ；ｂｕｓｉｎｔｅｒｆａｃｅ；Ｖｅｒｉｌｏｇ 万方数据