NOR和NAND是现在市场上两种主要的非易失闪存技术。Intel于1988年首先开发出NOR flash技术，彻底改变了原先由EPROM和EEPROM一统天下的局面。紧接着，1989年，东芝公司发表了NAND flash结构，强调降低每比特的成本，更高的性能，并且象磁盘一样可以通过接口轻松升级。但是经过了十多年之后，仍然有相当多的硬件工程师分不清NOR和NAND闪存。
相“flash存储器”经常可以与相“NOR存储器”互换使用。许多业内人士也搞不清楚NAND闪存技术相对于NOR技术的优越之处，因为大多数情况下闪存只是用来存储少量的代码，这时NOR闪存更适合一些。而NAND则是高数据存储密度的理想解决方案。
NOR的特点是芯片内执行(XIP, eXecute In Place)，这样应用程序可以直接在flash闪存内运行，不必再把代码读到系统RAM中。NOR的传输效率很高，在1～4MB的小容量时具有很高的成本效益，但是很低的写入和擦除速度大大影响了它的性能。
NAND结构能提供极高的单元密度，可以达到高存储密度，并且写入和擦除的速度也很快。应用NAND的困难在于flash的管理和需要特殊的系统接口。
性能比较
flash闪存是非易失存储器，可以对称为块的存储器单元块进行擦写和再编程。任何flash器件的写入操作只能在空或已擦除的单元内进行，所以大多数情况下，在进行写入操作之前必须先执行擦除。NAND器件执行擦除操作是十分简单的，而NOR则要求在进行擦除前先要将目标块内所有的位都写为0。
由于擦除NOR器件时是以64～128KB的块进行的，执行一个写入/擦除操作的时间为5s，与此相反，擦除NAND器件是以8～32KB的块进行的，执行相同的操作最多只需要4ms。
执行擦除时块尺寸的不同进一步拉大了NOR和NADN之间的性能差距，统计表明，对于给定的一套写入操作(尤其是更新小文件时)，更多的擦除操作必须在基于NOR的单元中进行。这样，当选择存储解决方案时，设计师必须权衡以下的各项因素。
● NOR的读速度比NAND稍快一些。
● NAND的写入速度比NOR快很多。
● NAND的4ms擦除速度远比NOR的5s快。
● 大多数写入操作需要先进行擦除操作。
● NAND的擦除单元更小，相应的擦除电路更少。
接口差别
NOR flash带有SRAM接口，有足够的地址引脚来寻址，可以很容易地存取其内部的每一个字节。
NAND器件使用复杂的I/O口来串行地存取数据，各个产品或厂商的方法可能各不相同。8个引脚用来传送控制、地址和数据信息。
NAND读和写操作采用512字节的块，这一点有点像硬盘管理此类操作，很自然地，基于NAND的存储器就可以取代硬盘或其他块设备。
容量和成本
NAND flash的单元尺寸几乎是NOR器件的一半，由于生产过程更为简单，NAND结构可以在给定的模具尺寸内提供更高的容量，也就相应地降低了价格。NOR flash占据了容量为1～16MB闪存市场的大部分，而NAND flash只是用在8～128MB的产品当中，这也说明NOR主要应用在代码存储介质中，NAND 适合于数据存储，NAND在CompactFlash、Secure Digital、PC Cards和MMC 存储卡市场上所占份额最大。
可*性和耐用性
采用flahs介质时一个需要重点考虑的问题是可*性。对于需要扩展MTBF的系统来说，Flash是非常合适的存储方案。可以从寿命(耐用性)、位交换和坏块处理三个方面来比较NOR和NAND的可*性。
寿命(耐用性)
在NAND闪存中每个块的最大擦写次数是一百万次，而NOR的擦写次数是十万次。NAND存储器除了具有10比1的块擦除周期优势，典型的NAND块尺寸要比NOR器件小8倍，每个NAND存储器块在给定的时间内的删除次数要少一些。
位交换
所有flash器件都受位交换现象的困扰。在某些情况下(很少见，NAND发生的次数要比NOR多)，一个比特位会发生反转或被报告反转了。
一位的变化可能不很明显，但是如果发生在一个关键文件上，这个小小的故障可能导致系统停机。如果只是报告有问题，多读几次就可能解决了。
当然，如果这个位真的改变了，就必须采用错误探测/错误更正(EDC/ECC)算法。位反转的问题更多见于NAND闪存，NAND的供应商建议使用NAND闪存的时候，同时使用EDC/ECC算法。
这个问题对于用NAND存储多媒体信息时倒不是致命的。当然，如果用本地存储设备来存储操作系统、配置文件或其他敏感信息时，必须使用EDC/ECC系统以确保可*性。
坏块处理
NAND器件中的坏块是随机分布的。以前也曾有过消除坏块的努力，但发现成品率太低，代价太高，根本不划算。
NAND器件需要对介质进行初始化扫描以发现坏块，并将坏块标记为不可用。在已制成的器件中，如果通过可*的方法不能进行这项处理，将导致高故障率。
易于使用
可以非常直接地使用基于NOR的闪存，可以像其他存储器那样连接，并可以在上面直接运行代码。
由于需要I/O接口，NAND要复杂得多。各种NAND器件的存取方法因厂家而异。
在使用NAND器件时，必须先写入驱动程序，才能继续执行其他操作。向NAND 器件写入信息需要相当的技巧，因为设计师绝不能向坏块写入，这就意味着在NAND器件上自始至终都必须进行虚拟映射。
软件支持
当讨论软件支持的时候，应该区别基本的读/写/擦操作和高一级的用于磁盘仿真和闪存管理算法的软件，包括性能优化。
在NOR器件上运行代码不需要任何的软件支持，在NAND器件上进行同样操作时，通常需要驱动程序，也就是内存技术驱动程序(MTD)，NAND和NOR器件在进行写入和擦除操作时都需要MTD。
使用NOR器件时所需要的MTD要相对少一些，许多厂商都提供用于NOR 器件的更高级软件，这其中包括M-System的TrueFFS驱动，该驱动被Wind River System、Microsoft、QNX Software System、Symbian和Intel等厂商所采用。
驱动还用于对DiskOnChip产品进行仿真和NAND闪存的管理，包括纠错、坏块处理和损耗平衡
华为 O c ean S t o r D o r ado V 3 是面向企业关键业务打造的全闪存存储系统，采用专为闪存设计的 H ua w e i FlashLink TM 技术，支持 0.5ms 时延的高性能，并且在开启重删、压缩、快照等增值特性后还能保证 0.5ms 的稳定时延 , 业务性能提升 3 倍；支持平滑扩展到 16 个控制器，满足未来不可预期的业务增长；支持免网关双活技术，并可平滑升级到两地三中心方案，实现方案级 99.9999% 可靠性保障；通过在线重删、在线压缩等效率提升技术，提供3:1 数据缩减承诺，OPEX 节省 75%。 OceanStor Dorado V3 满足数据库、虚拟桌面（VDI ）、虚拟服务器（VS I ）和 SAP HANA 场景所需，助力金融、制造、运营商等行业向闪存时代平滑演进。 产品特性 卓越性能 世界正在快速变化，面对海量、复杂、快速更新的数据，企业精准决策不再是一件简单的事情，亟需高性能 IT 基础设施快速分析海量数据，提取价值信息。华为OceanStor Dorado V3采用FlashLink TM 技术，面向闪存从SSD 盘和存储控制器端到端优化，达到0.5ms 稳定时延，在线交易业务量提升3倍，报表时间缩短至1/3；支持平滑扩展到16个控制器，满足未来不可预期的业务增长，助力企业快速向闪存时代演进。 业界最快的SSD 华为是业界率先实现NVMe 全闪存商用的厂商，采用SSD 控制芯片承载FTL(Flash Translation Layer)核心算法加速数据读写，读时延达到业界最优。 基于闪存优化的操作系统 业内大部分闪存仅是基于传统存储做了部分改良，不能充分发挥SSD 的能力。华为OceanStor Dorado V3 针对闪存的操作系统做了全面优化。首先，采用NVMe 架构实现CPU 直接和NVMe SSD 通信，不再需要经过SCSI 到SAS 协议的转换，缩短数据传输路径，端到端时延降低200μs 。其次，率先采用业内领先的盘控 配合算法，同步协调SSD 和存储控制器内的数据布局，同时实现卓越高性能和平稳低时延。最后，基于ROW 的设计，保障开启快照后对业务性能无影响；基于应用调整LUN 粒度大小，更好匹配不同业务的性能；丰富的QoS 策略保障关键应用的存储资源投入，享受流畅的客户体验。 性能和容量线性扩展 不可预测的业务增长要求存储提供更高可预测性、更高性能和更平稳增长的基础架构，以适应不断变化的业务需求。OceanStor Dorado V3 scale- out 架构支持线性扩展到16控，IOPS 随引擎数量线性增长，以可预测的性能匹配不可预测的业务发展。 又快又稳全闪存
NAND Flash 存储器 和 使用ELNEC编程器烧录NAND Flash 技术应用文档 Summer 翻译整理 深圳市浦洛电子科技有限公司 August 2006
目录 一． 简介 ----------------------------------------------------------------------------------- 1 二． NAND Flash与NOR Flash的区别 -------------------------------------------- 1 三． NAND Flash存储器结构描叙 --------------------------------------------------- 4 四． 备用单元结构描叙 ---------------------------------------------------------------- 6 五． Skip Block method（跳过坏块方式） ------------------------------------------ 8 六． Reserved Block Area method（保留块区域方式）----------------------------- 9 七． Error Checking and Correction（错误检测和纠正）-------------------------- 10 八． 文件系统 ------------------------------------------------------------------------------10 九． 使用ELNEC系列编程器烧录NAND Flash -------------------------------- 10 十． Invalid Block Management drop-down menu -------------------------------- 12 十一． User Area Settings3 -------------------------------------------------------- 13 十二． Solid Area Settings --------------------------------------------------------- 15 十三． Quick Program Check-box ---------------------------------------------- 16 十四． Reserved Block Area Options --------------------------------------------17 十五． Spare Area Usage drop-down menu ------------------------------------18
OceanStor Dorado V3全闪存存储系统 华为OceanStor Dorado V3是面向企业关键业务打造的全闪存存储系统，为用户提供高性能、高可靠、高效率的存储服务。 专为闪存设计的FlashLink技术，支持400万IOPS及500μs时延的高性能。1ms免网关双活，为客户提供又快又稳的存储体验。领先的在线重删和在线压缩技术，有效降低存储的初始购置成本。 满足数据库、虚拟化等企业级应用的需求，助力金融、制造、政府、运营商等行业向闪存时代平滑演进 关键特性 又快又稳全闪存 ?卓越性能：专为闪存设计的FlashLink技术，充分发挥存储系统和SSD的能力，提供400万IOPS及500μs时延的高性能，保障关键业务“0”等待。?稳定可靠：创新的RAID-TP技术，容忍3盘同时失效，有效应对大容量SSD数据保护的挑战。特有的HyperMetro免网关双活技术，实现阵列级双活的同时仍然提供1ms稳定时延，保障99.9999%方案级可靠性。
融合高效：采用在线重删和在线压缩技术，提升3倍存储空间利用率。与全系列OceanStor V3融合存储互通，构建经济高效的数据保护方案，帮助客户节省投资。 技术规格 型号OceanStor Dorado5000 V3OceanStor Dorado6000 V3 存储处理器多核多处理器 最大控制器数16* 系统缓存（随控制器数量扩展）128GB~2048GB 256GB~4096GB 512GB~8192GB 支持的存储协议FC、iSCSI、InfiniBand、HTTP、FTP 前端通道端口类型8Gbps/16Gbps FC、10GE iSCSI、56Gbps InfiniBand
偶然想起来的问题,查了半天终于找到答案,把它摘录下来. 来源:探长日记 ［原理］ 经典物理学认为，物体越过势垒，有一阈值能量；粒子能量小于此能量则不能越过，大于此能量则可以越过。例如骑自行车过小坡，先用力骑，如果坡很低，不蹬自行车也能靠惯性过去。如果坡很高，不蹬自行车，车到一半就停住，然后退回去。 量子力学则认为，即使粒子能量小于阈值能量，很多粒子冲向势垒，一部分粒子反弹，还会有一些粒子能过去，好象有一个隧道，称作“量子隧道（quantum tunneling）”。 可见，宏观上的确定性在微观上往往就具有不确定性。虽然在通常的情况下，隧道效应并不影响经典的宏观效应，因为隧穿几率极小，但在某些特丁的条件下宏观的隧道效应也会出现。［发现者］ 1957年，受雇于索尼公司的江崎玲於奈（Leo Esaki，1940～）在改良高频晶体管2T7的过程中发现，当增加PN结两端的电压时电流反而减少，江崎玲於奈将这种反常的负电阻现象解释为隧道效应。此后，江崎利用这一效应制成了隧道二极管（也称江崎二极管）。 1960年，美裔挪威籍科学家加埃沃（Ivan Giaever，1929～）通过实验证明了在超导体隧道结中存在单电子隧道效应。在此之前的1956年出现的“库珀对”及BCS理论被公认为是对超导现象的完美解释，单电子隧道效应无疑是对超导理论的一个重要补充。 1962年，年仅20岁的英国剑桥大学实验物理学研究生约瑟夫森（Brian David Josephson，1940～）预言，当两个超导体之间设置一个绝缘薄层构成SIS （Superconductor-Insulator-Superconductor）时，电子可以穿过绝缘体从一个超导体到达另一个超导体。约瑟夫森的这一预言不久就为P.W.安德森和J.M.罗厄耳的实验观测所证实——电子对通过两块超导金属间的薄绝缘层（厚度约为10埃）时发生了隧道效应，于是称之为“约瑟夫森效应”。 宏观量子隧道效应确立了微电子器件进一步微型化的极限，当微电子器件进一步微型化时必须要考虑上述的量子效应。例如，在制造半导体集成电路时，当电路的尺寸接近电子波长时，电
NOR-FLASH驱动文档(SST39VF1601)2012-03-30 00:57:33 NOR-FLASH是最早出现的Flash Memory，目前仍是多数供应商支持的技术架 构.NOR-FLASH在擦除和编程操作较少而直接执行代码的场合，尤其是纯代码存储的应用中广泛使用,但是由于NOR-FLASH只支持块擦除,其擦除和编程速度较慢，而块尺寸又较大，导致擦除和编程操作所花费的时间很长,所以在纯数据存储和文件存储的应用中显得力不从心. NOR-FLASH的特点是: 1. 程序和数据可存放在同一芯片上，FLASH芯片拥有独立的数据总线和地址总线，能快速随 机读取，并且允许系统直接从Flash中读取代码执行，而无需先将代码下载至RAM中再执行； 2. 可以单字节或单字读取，但不能单字节擦除，必须以部分或块为单位或对整片执行擦除操 作，在执行写操作之前,必需先根据需要对部分,块或整片进行擦除,然后才能写入数据。 以SST系列NOR-FLASH芯片为例介绍FLASH的使用方法及驱动. 首先,在驱动的头文件中,要根据芯片的具体情况和项目的要求作如下定义: 1. 定义操作的单位,如 typedef unsigned char BYTE; // BYTE is 8-bit in length typedef unsigned short int WORD; // WORD is 16-bit in length typedef unsigned long int Uint32; // Uint32 is 32-bit in length 在这里地址多是32位的,芯片写操作的最小数据单位为WORD,定义为16位,芯片读操作的最小数据单位是BYTE,定义为8位. 2. 因为芯片分为16位和32位的,所以对芯片的命令操作也分为16位操作和32位操作(命令 操作在介绍具体的读写过程中将详细介绍). #ifdef GE01 /*宏NorFlash_32Bit，若定义了为32位NorFlash，否则为16位NorFlash*/ #define NorFlash_32Bit #endif 3. 根据芯片的情况,定义部分(段)和块的大小. #define SECTOR_SIZE 2048 // Must be 2048 words for 39VF160X #define BLOCK_SIZE 32768 // Must be 32K words for 39VF160X
浅谈NorFlash的原理及其应用 NOR Flash NOR Flash是现在市场上两种主要的非易失闪存技术之一。Intel 于1988年首先开发出NOR Flash 技术，彻底改变了原先由EPROM（Erasable Programmable Read-Only-Memory电可编程序只读存储器）和EEPROM（电可擦只读存储器Electrically Erasable Programmable Read - Only Memory）一统天下的局面。紧接着，1989年，东芝公司发表了NAND Flash 结构，强调降低每比特的成本，有更高的性能，并且像磁盘一样可以通过接口轻松升级。NOR Flash 的特点是芯片内执行（XIP ，eXecute In Place），这样应用程序可以直接在Flash闪存内运行，不必再把代码读到系统RAM中。NOR 的传输效率很高，在1~4MB的小容量时具有很高的成本效益，但是很低的写入和擦除速度大大影响到它的性能。NAND的结构能提供极高的单元密度，可以达到高存储密度，并且写入和擦除的速度也很快。应用NAND的困难在于Flash的管理需要特殊的系统接口。性能比较 flash闪存是非易失存储器，可以对称为块的存储器单元块进行擦写和再编程。任何flash 器件的写入操作只能在空或已擦除的单元内进行，所以大多数情况下，在进行写入操作之前必须先执行擦除。NAND器件执行擦除操作是十分简单的，而NOR则要求在进行擦除前先要将目标块内所有的位都写为0。由于擦除NOR器件时是以64～128KB的块进行的，执行一个写入/擦除操作的时间为5s，与此相反，擦除NAND器件是以8～32KB的块进行的，执行相同的操作最多只需要4ms。执行擦除时块尺寸的不同进一步拉大了NOR和NAND之间的性能差距，统计表明，对于给定的一套写入操作（尤其是更新小文件时），更多的擦除操作必须在基于NOR的单元中进行。这样，当选择存储解决方案时，设计师必须权衡以下的各项因素。 l 、NOR的读速度比NAND稍快一些。 2、NAND的写入速度比NOR快很多。 3 、NAND的4ms擦除速度远比NOR的5s快。 4 、大多数写入操作需要先进行擦除操作。 5 、NAND的擦除单元更小，相应的擦除电路更少。此外，NAND 的实际应用方式要比NOR复杂的多。NOR可以直接使用，并可在上面直接运行代码；而NAND需要I/O接口，因此使用时需要驱动程序。不过当今流行的操作系统对NAND结构的Flash都有支持。此外，Linux内核也提供了对NAND结构的Flash的支持。详解 NOR
全闪存 FAS 快速参考指南 价值主张 借助速度最快的统一横向扩展全闪存阵列和企业级管理功能，加快应用程序运行速度，简化管理并降低成本。 关键信息 AFF 功能 硬件 ? 无中断横向扩展到最多 24 个节点，700 万次 IOPS ，360 PB 有效存储 ? 率先支持 15 TB SSD 和多流写入 (Multi-Stream Write, MSW) SSD ? 相比上一代产品， AFF A 系列能够完成 2 倍工作量，同时延迟减半 软件 ? 系统附带完整的集成数据保护套件： – 支持同步和异步复制 – 应用程序一致的备份和恢复 – 灵活地复制到闪存或 HDD 目标 ? 能够在闪存、磁盘和云之间动态地移动数据 ? 使用 FlexGroup 在一个命名空间中轻松管理可大规模扩展的 NAS 容器（容量高达 20 PB 并容纳 4000 亿个文件） ? NetApp 卷加密 (NetApp Volume Encryption, NVE) 可以为任何类型的驱动器提供软件加密，简化数据安全管理 ? 面向 Oracle 、Microsoft 、Citrix 、SAP 和 VMware 等应用程序的广泛集成 ? 通过服务质量 (Quality of Service, QoS) 管理提高工作负载整合率 ONTAP FlashEssentials ? NetApp WAFL ? 文件系统与合并写入可最大限度地提高闪存性能并延长其使用寿命 ? 高性能实时数据压缩、实时重复数据删除和全新实时数据缩减功能可将存储需求减少 5 到 10 倍 ? 随机读取 I/O 路径针对闪存介质进行了全面优化 NetApp OnCommand 管理套件 ? 借助 System Manager 简化设置（从启动到提供数据用时不超过 10 分钟） ? 利用 Performance Manager 监控性能余量，保持最佳运行状态 云和 Data Fabric 集成支持 ? 备份并归档到公共云和超大规模云 3 倍性能担保计划 ? 与传统基于磁盘的系统相比，数据库应用程序性能可以获得 3 倍提升 4:1 存储效率担保 ? 借助实时效率技术、NetApp Snapshot ? 副本和克隆，承诺提供 4:1 的有效容量 其他起步方式 ? 如果签订了为期 6 年的 SupportEdge Premium 支持合同，三年之后可免费升级控制器 ? 现场或在线免费无风险评估 ? 支持期限最多延长到 6 年，价格为销售时的定价 性能无损 ? 从闪存到磁盘再到云，跨 SAN 和 NAS 环境实现企业级统一数据管理，而且不会 形成孤岛 ? 由 NetApp ? ONTAP ? FlashEssentials 提供支持的速度最快的横向扩展全闪存性能 ? 同类最佳集成数据保护 ? 行业领先的应用程序生态系统集成 业务优势 ? 电耗和机架空间减少为原来的 1/11，支持成本降低 67% ? 相较于基于 HDD 的存储，为数据库提供的 IOPS 提高至 HDD 系统的 4 至 12 倍，响应速度是其 20 倍 ? 服务器和数据库许可证整合率高达 50% ? 在任何驱动器上均采用软件加密，可降低数据安全成本 ? 借助横向扩展和云连接确保投资符合未来需求 目标客户环境 ? 数据库：SQL Server 2014、SAP HANA 、Oracle 12c 升级 ? 虚拟化：VMware ESXi 、Microsoft Hyper-V 、KVM ? VDI ：VMware Horizon View 和 Citrix XenDesktop/XenApp ? 其他应用程序：数据分析、Epic EHR 、EDA 验证 FlashAdvantage 3-4-5 促销活动 ? 3 倍性能担保计划 ? 4:1 存储效率担保 ? 5 种方式快速起步（免费控制器升级、无风险评估、支持期限延长、3 倍性能和 4:1 效率担保） 资格认定问题 ? 相当于原来 20 倍的应用程序性能对您的企业来说，意味着什么？ ? 如果您可以在一个 2U 闪存存储架的 1 PB 空间内整合所有工作负载，您的数据中心 经济效益将有何变化？ ? 您在数据库许可证方面的支出是多少？ ? 您是否需要一个 VDI 系统来支持虚拟桌面所需的高性能并提供用户数据所需的企业 级存储？
NAND FLASH相对于NOR FLASH而言，其容量大，价格低廉，读写速度都比较快，因而得到广泛应用。NOR FLASH的特点是XIP，可直接执行应用程序， 1～4MB时应用具有很高的成本效益。但是其写入和擦除的速度很低直接影响了其性能。 NAND FLASH不能直接执行程序，用于存储数据。在嵌入式ARM应用中，存储在其中的数据通常是读取到SDROM中执行。因为NAND FLASH主要接口包括 几个I/O口，对其中的数据都是串行访问，无法实现随机访问，故而没有执行程序。 NAND FLASH接口电路是通过NAND FLAH控制器与ARM处理器相接的，许多ARM处理器都提供NAND FLASH控制器，为使用NAND FLASH带来巨大方便。 K9F2G08U0B是三星公司的一款NAND FLASH产品。 K9F2G08U0B包含8个I/O，Vss、Vcc、以及控制端口（CLE、ALE、CE、RE、WE、WP、R/B）。其存储结构分块。 共2K 块 每块大小16 页 每页大小2K + 64BYTE 即容量=块数×页数×每页大小=2K×16×（2K + 64BYTE）=256M BYTE + 8M BYTE NAND FLASH控制器提供了OM[1:0]、NCON、GPG13、GPG14、GPG15共5个信号来选择NAND FLASH启动。 OM[1:0]=0b00时，选择从NAND FLASH启动。 NCON：NAND FLASH类型选择信号。 GPG13：NAND FLASH页容量选择信号。 GPG14：NAND FLASH地址周期选择信号。 GPG15:NAND FLASH接口线宽选择。0：8bit总线宽度；1：16bit总线宽度。 访问NAND FLASH 1）发生命令：读、写、还是擦除 2）发生地址：选择哪一页进行上述操作 3）发生数据：需要检测NAND FLASH内部忙状态 NAND FLASH支持的命令： #define CMD_READ1 0x00 //页读命令周期1 #define CMD_READ2 0x30 //页读命令周期2 #define CMD_READID 0x90 //读ID 命令 #define CMD_WRITE1 0x80 //页写命令周期1 #define CMD_WRITE2 0x10 //页写命令周期2 #define CMD_ERASE1 0x60 //块擦除命令周期1 #define CMD_ERASE2 0xd0 //块擦除命令周期2 #define CMD_STATUS 0x70 //读状态命令 #define CMD_RESET 0xff //复位 #define CMD_RANDOMREAD1 0x05 //随意读命令周期1
闪存(flash存储器)的工作原理 ［原理］ 经典物理学认为，物体越过势垒，有一阈值能量；粒子能量小于此能量则不能越过，大于此能量则可以越过。例如骑自行车过小坡，先用力骑，如果坡很低，不蹬自行车也能靠惯性过去。 如果坡很高，不蹬自行车，车到一半就停住，然后退回去。 量子力学则认为，即使粒子能量小于阈值能量，很多粒子冲向势垒，一部分粒子反弹，还会有一些粒子能过去，好象有一个隧道，称作“量子隧道（quantum tunneling）”。 可见，宏观上的确定性在微观上往往就具有不确定性。虽然在通常的情况下，隧道效应并不影响经典的宏观效应，因为隧穿几率极小，但在某些特丁的条件下宏观的隧道效应也会出现。 ［发现者］ 1957年，受雇于索尼公司的江崎玲於奈（Leo Esaki，1940～）在改良高频晶体管2T7的过程中发现，当增加PN结两端的电压时电流反而减少，江崎玲於奈将这种反常的负电阻现象解释为隧道效应。此后，江崎利用这一效应制成了隧道二极管（也称江崎二极管）。 1960年，美裔挪威籍科学家加埃沃（Ivan Giaever，1929～）通过实验证明了在超导体隧道结中存在单电子隧道效应。在此之前的1956年出现的“库珀对”及BCS理论被公认为是对超导现象的完美解释，单电子隧道效应无疑是对超导理论的一个重要补充。 1962年，年仅20岁的英国剑桥大学实验物理学研究生约瑟夫森（Brian David Josephson，1940～）预言，当两个超导体之间设置一个绝缘薄层构成SIS （Superconductor-Insulator-Superconductor）时，电子可以穿过绝缘体从一个超导体到达另一个超导体。约瑟夫森的这一预言不久就为P.W.安德森和J.M.罗厄耳的实验观测所证实——电子对通过两块超导金属间的薄绝缘层（厚度约为10埃）时发生了隧道效应，于是称之为“约瑟夫森 效应”。 宏观量子隧道效应确立了微电子器件进一步微型化的极限，当微电子器件进一步微型化时必须要考虑上述的量子效应。例如，在制造半导体集成电路时，当电路的尺寸接近电子波长时，电子就通过隧道效应而穿透绝缘层，使器件无法正常工作。因此，宏观量子隧道效应已成为微电子 学、光电子学中的重要理论。 ［应用］ 闪存 闪存的存储单元为三端器件，与场效应管有相同的名称：源极、漏极和栅极。栅极与硅衬底之间有二氧化硅绝缘层，用来保护浮置栅极中的电荷不会泄漏。采用这种结构，使得存储单元具有了电荷保持能力，就像是装进瓶子里的水，当你倒入水后，水位就一直保持在那里，直到你 再次倒入或倒出，所以闪存具有记忆能力。
本文原创于观海听涛,原作者版权所有,转载请注明出处。 近几天开发项目需要用到STM32驱动NAND FLASH,但由于开发板例程以及固件库是用于小页(512B,我要用到的FLASH为1G bit的大页(2K,多走了两天弯路。以下笔记将说明如何将默认固件库修改为大页模式以驱动大容量NAND,并作驱动。 本文硬件:控制器:STM32F103ZET6,存储器:HY27UF081G2A 首先说一下NOR与NAND存储器的区别,此类区别网上有很多,在此仅大致说明: 1、Nor读取速度比NAND稍快 2、Nand写入速度比Nor快很多 3、NAND擦除速度(4ms远快于Nor(5s 4、Nor 带有SRAM接口,有足够的地址引脚来寻址,可以很轻松的挂接到CPU 地址和数据总线上,对CPU要求低 5、NAND用八个(或十六个引脚串行读取数据,数据总线地址总线复用,通常需要CPU支持驱动,且较为复杂 6、Nor主要占据1-16M容量市场,并且可以片内执行,适合代码存储 7、NAND占据8-128M及以上市场,通常用来作数据存储 8、NAND便宜一些 9、NAND寿命比Nor长 10、NAND会产生坏块,需要做坏块处理和ECC 更详细区别请继续百度,以上内容部分摘自神舟三号开发板手册
下面是NAND的存储结构: 由此图可看出NAND存储结构为立体式 正如硬盘的盘片被分为磁道,每个磁道又分为若干扇区,一块nand flash也分为若干block,每个block分为如干page。一般而言,block、page之间的关系随着芯片的不同而不同。 需要注意的是,对于flash的读写都是以一个page开始的,但是在读写之前必须进行flash 的擦写,而擦写则是以一个block为单位的。 我们这次使用的HY27UF081G2A其PDF介绍: Memory Cell Array = (2K+64 Bytes x 64 Pages x 1,024 Blocks 由此可见,该NAND每页2K,共64页,1024块。其中:每页中的2K为主容量Data Field, 64bit为额外容量Spare Field。Spare Field用于存贮检验码和其他信息用的,并不能存放实际的数据。由此可算出系统总容量为2K*64*1024=134217728个byte,即1Gbit。NAND闪存颗粒硬件接口: 由此图可见,此颗粒为八位总线,地址数据复用,芯片为SOP48封装。 软件驱动:(此部分写的是伪码,仅用于解释含义,可用代码参见附件 主程序: 1. #define BUFFER_SIZE 0x2000 //此部分定义缓冲区大小,即一次写入的数据 2. #define NAND_HY_MakerID 0xAD //NAND厂商号 3. #define NAND_HY_DeviceID 0xF1 //NAND器件号 4. /*配置与SRAM连接的FSMC BANK2 NAND*/
存储知识：全闪存存储系统的类型和功能 全闪存存储系统是完全由固态存储介质（通常是NAND闪存）而没有硬盘驱动器（HDD）构成的独立的存储阵列或设备。这些系统是用于增强可能包含磁盘阵列的环境的性能，或者用于取代所有传统的硬盘存储阵列。它们也是用于支持由于NAND闪存较佳的性能带来的特定需求和功能，以及克服对闪存存储独有的写/擦除周期的挑战。 在一个全闪存存储系统中，控制器被优化以获得SSD的高性能。传统的磁盘控制器通常每个可支持少于200 IOPS的存储媒介（磁盘驱动器）。高性能的SAS HDD几乎可以达到这个数字的2倍，但与一个普通的固态驱动器提供8000 IOPS相比仍然微不足道。考虑到磁盘驱动器的延时，HDD阵列控制器可以处理周期剩余，大多数的处理周期用于处理快照、卷管理和复制之类的存储服务。 当SSD取代HDD，即这个延时消失后，控制器成为瓶颈，而且其性能显著变差。全闪存存储系统推出保持数据流向较快的存储介质的控制器，无论这些存储介质是驱动器规格的SSD或是闪存电路卡模块形式的。它们通常具有允许更多数据流进出存储介质的分布式的控制器架构，经常会以独立的处理器处理存储服务的系统开销。有些也具有降低网络协议处理对性能的影响的板载（onboard）功能。 全闪存存储系统的控制器也处理耐久性问题。与磁盘驱动器不同，NAND闪存无法在位级别进行覆盖写入。为了适应这种变化，闪存的一个块在新数据写入前必须整个擦除。这需要单独的内部管理程序，整合打算删除而从块里面保存出来的数据，在擦除前创建额外的数据拷贝步骤。所有这些被称作＂垃圾收集＂的额外的系统开销步骤消耗存储控制器的CPU 周期，如果这些周期同时从处理数据I/O的处理器被偷走，会影响性能。 这些解决方案也无独特之处，全闪存存储系统拥有指定专门硬件处理这种闪存特有的系统开销的闪存控制器，因此不会降低性能。与基于软件的闪存控制器相比，它们运行这些NAND闪存操作（减少写入放大、提高损耗均衡）的工作更有效率。该功能也使低成本的多层单元（MLC）和企业级MLC（eMLC）NAND闪存芯片的使用成为可能，有助于降低全闪存存储系统每GB的实际成本。 现在我们讨论一下现有的全闪存存储系统的类型以及用户是如何使用的。 功能1：增强性能 全闪存存储系统的第一个功能是作为对已有的基于磁盘的基础设施的高性能存储设备的增强。新技术最早的采用者通常是处于最前沿的那些人，那些似乎不惜代价需要更多性能的用户。现在，这些闪存设备成本已经下降，但通常只是用于增强性能。在这种环境里，全闪存系统能够为游戏或者高事务数据库等在线应用在负载高峰期的时候的运行提供了临时或兼任的块存储区域。EBay就是使用全闪存设备增强这类环境的性能。
NAND FLASH在储存测试系统中的应用(3) 2009-11-09 22:35:43 来源:王文杰马游春李锦明 关键字：NAND FLASH 储存测试K9K8G08UOM 2 NAND FLASkI Memory的硬件部分 本设计当中，FLASH的数据输入输出口、控制端口通过调理电路与FPGA的端口相连，图4所示是其硬件连接电路。 从图4中可知，FLASH的数据输入输出端口I／00～7、控制端口／CE、是通过芯片SN54LV245与FPGA相连；FLASH的控制端口cLE、ALE、／WE、／RE通过芯片SN54LV245和芯片74HCl4与ITGA相连。其中F-CLE、F-ALE、F—WE、F-RE、F—CE、F- R／Bur是FPGA的I／O口，是FPGA逻辑的输入输出口。CLE、ALE信号是FLASH存储器命令、地址锁存使能信号,／WE是保证命令、地址、数据能否及时正确的写入FLASH 的信号，／RE信号控制着数据的读取，这些信号的精确度关系着FLASH存储、读数功能的实现。所以，这些信号的好坏直接关系着FLASH的正常工作。经实践的电路调试，这些信号在传输过程中受到了其它因素的干扰，信号明显失真，在电路中加入74HCl4(非门)以后，信号会变得光滑，准确。 芯片SN54LV245是八进制三态总线收发器，DIR=1时，总线传输方向从A→B；DIR=0时，总线传输方向从B→A。／OE是片选信号。／0E，DIR信号是由FPGA内部编程逻辑控制的。 FL,ASH接口中，为了保证／wE、／RE、／CE、R／B控制信号初始状态无效，由硬件电路实现端口值拉高。本设计中不使用写保护功能，所以／WP端口也接上了上拉电阻。 3 结束语 基于闪存技术的固态存储器存储密度大，功耗小，可靠性高，体积小重量轻且成本也在不断降f氐，在航空应用中有良好的应用前景。在设计储存测试系统时选用大容量的NAIXD FLASH存储器大大提高了储存、读取速度，并且设计电路结构简单，易于修改。 (本文转自电子工程世界：http://www.eewo
华为OceanStor 5300F, 5500F, 5600F, 5800F, 6800F, 18000F V5 全闪存存储系统 技术白皮书
目录 1闪存的演进及挑战 (1) 1.1SSD 的产生与优势 (1) 1.2SSD 的架构与现状 (2) 1.3当前SSD 在企业级存储阵列使用中存在的问题 (3) 1.3.1针对HDD 设计的存储阵列软件无法发挥SSD 的性能优势 (3) 1.3.2针对HDD 设计的存储阵列软件无法保证SSD 的可靠性 (5) 1.4 华为对SSD 在存储产品中应用的构想 (6) 2华为OceanStor F V5 全闪存存储系统 (7) 3OceanStor F V5 全闪存存储技术原理 (8) 3.1华为在闪存领域的技术储备 (8) 3.2面对未来全闪存数据中心的存储架构设计 (9) 3.2.1华为SSD (9) 3.2.2全新的Smartmatix2.0 架构 (10) 3.2.2.1SAS 3.0 后端全互连 (10) 3.2.2.2缓存持续镜像 (11) 3.2.34S 弹性扩展 (12) 3.2.4华为针对SSD 优化的RAID2.0 技术 (13) 3.2.4.1数据动态负载均衡 (14) 3.2.4.2快速精简重构，改善双盘失效率 (15) 3.3 深度优化的全闪存阵列 (15) 3.3.1 优化IO 流程降低存储阵列的处理时延 (15) 3.4针对闪存架构的增值业务优化 (20) 3.4.1服务质量分级（QoS） (20) 3.4.2虚拟机优化，提升华为全闪存存储效率 (21) 4OceanStor F V5 丰富的企业级特性 (23) 5平滑的迁移到OceanStor F V5 全闪存阵列 (24) 5.1老存储性能优化迁移（SmartMigration） (24) 5.1.1LUN 迁移 (24) 5.2异构迁移 (26)
6 NAND FLASH CONTORLLER OVERVIEW In recent times, NOR flash memory gets high in price while an SDRAM and a NAND flash memory is comparatively economical , motivating some users to execute the boot code on a NAND flash and execute the main code on an SDRAM. S3C2440A boot code can be executed on an external NAND flash memory. In order to support NAND flash boot loader, the S3C2440A is equipped with an internal SRAM buffer called ‘Steppingstone’. When booting, the first 4K Bytes of the NAND flash memory will be loaded into Steppingstone and the boot code loaded into Steppingstone will be executed. Generally, the boot code will copy NAND flash content to SDRAM. Using hardware ECC, the NAND flash data validity will be checked. Upon the completion of the copy, the main program will be executed on the SDRAM. comparatively 比较地、相当地 motivating v. 激励；刺激；调动…的积极性（motivate的ing形式） execute vt. 实行；执行；处死 internal n. 内脏；本质adj. 内部的；里面的；体内的；（机构）内部的 Steppingstone n. 踏脚石；进身之阶；达到目的的手段 validity n. [计] 有效性；正确；正确性 content n. 内容，目录；满足；容量adj. 满意的；vt. 使满足 FEATURES 1. Auto boot: The boot code is transferred into 4-kbytes Steppingstone during reset. After the transfer, the boot code will be executed on the Steppingstone. 2. NAND Flash memory I/F: Support 256Words, 512Bytes, 1KWords and 2KBytes Page. 3. Software mode: User can directly access NAND flash memory, for example this feature can be used in read/erase/program NAND flash memory. 4. Interface: 8 / 16-bit NAND flash memory interface bus. 5. Hardware ECC generation, detection and indication (Software correction). 6. SFR I/F: Support Little Endian Mode, Byte/half word/word access to Data and ECC Data register, and Word access to other registers 7. SteppingStone I/F: Support Little/Big Endian, Byte/half word/word access. 8. The Steppingstone 4-KB internal SRAM buffer can be used for another purpose after NAND flash booting. 特性 1。自动引导:在复位时，引导代码写入4-k字节的中转区，在转移后启动 代码将在中转区上执行。 2。NAND闪存接口:支持256字，512字节，1k字和2KB字节页。 3。软件模式:用户可以直接访问NAND闪存，例如这个特性可以用于 读/写/擦除NAND闪存。
目录 1．概述 (2) 2．功能框图 (3) 3．管脚 (3) 4．寻址 (4) 5．总线操作 (5) 6．命令表 (6) 7．PAGE READ，0x00-0x30 (7) 8．RANDOM DATA READ，0x05-0xE0 (7) 9．PAGE READ CACHE MODE START，0x31；PAGE READ CACHE MODE START LAST，0x3F (8) 10．READ ID，0x90 (8) 11．READ STATUS，0x70 (9) 12．编程操作 (9) 13．内部数据搬移 (11) 14．块擦除操作，0x60-0xD0 (12) 15．复位操作，0xFF (13) 16．写保护操作 (13) 17．错误管理 (14)
以Micron公司的MT29F2G08为例介绍NAND Flash原理和使用。 1．概述 MT29F2G08使用一个高度复用的8-bit总线（I/O[7:0]）来传输数据、地址、指令。5个命令脚（CLE、ALE、CE#、WE#）实现NAND命令总线接口规程。3个附加的脚用作: 控制硬件写保护（WP#）、监视芯片状态（R/B#），和发起上电自动读特征（PRE-仅3V芯片支持）。注意, PRE功能不支持宽温芯片。 MT29F2G08内部有2048个可擦除的块，每个块分为64个可编程的页，每个页包含2112字节（2048个字节作为数据存储区，64个备用字节一般作为错误管理使用）。 每个2112个字节的页可以在300us内编程，每个块（64x2112=132K）可以在2ms内被擦除。片上控制逻辑自动进行PROGRAM和ERASE操作。 NAND的内部存储阵列是以页为基本单位进行存取的。读的时候，一页数据从内部存储阵列copy到数据寄存器，之后从数据寄存器按字节依次输出。写（编程）的时候，也是以页为基本单位的：起始地址装载到内部地址寄存器之后，数据被依次写入到内部数据寄存器，在页数据写入之后，阵列编程过程启动。 为了增加编程的速度，芯片有一个CACHE寄存器。在CACHE编程模式，数据先写入到CACHE寄存器，然后再写入到数据寄存器，一旦数据copy进数据寄存器后，编程就开始。在数据寄存器被装载及编程开始之后，CACHE寄存器变为空，可以继续装载下一个数据，这样内部的编程和数据的装载并行进行，提高了编程速度。 内部数据搬移命令（INTERNAL DATA MOVE）也使用内部CAHCE寄存器，通常搬移数据需要很长时间，通过使用内部CACHE寄存器和数据寄存器，数据的搬移速度大大增加，且不需要使用外部内存。
本文原创于观海听涛，原作者版权所有，转载请注明出处。 近几天开发项目需要用到STM32驱动NAND FLASH，但由于开发板例程以及固件库是用于小页（512B），我要用到的FLASH为1G bit的大页（2K），多走了两天弯路。以下笔记将说明如何将默认固件库修改为大页模式以驱动大容量NAND，并作驱动。 本文硬件：控制器：STM32F103ZET6，存储器：HY27UF081G2A 首先说一下NOR与NAND存储器的区别，此类区别网上有很多，在此仅大致说明： 1、Nor读取速度比NAND稍快 2、Nand写入速度比Nor快很多 3、NAND擦除速度（4ms）远快于Nor（5s） 4、Nor 带有SRAM接口，有足够的地址引脚来寻址，可以很轻松的挂接到CPU地址和数据总线上，对CPU要求低 5、NAND用八个（或十六个）引脚串行读取数据，数据总线地址总线复用，通常需要CPU支持驱动，且较为复杂 6、Nor主要占据1-16M容量市场，并且可以片内执行，适合代码存储 7、NAND占据8-128M及以上市场，通常用来作数据存储 8、NAND便宜一些 9、NAND寿命比Nor长 10、NAND会产生坏块，需要做坏块处理和ECC 更详细区别请继续百度，以上内容部分摘自神舟三号开发板手册 下面是NAND的存储结构： 由此图可看出NAND存储结构为立体式 正如硬盘的盘片被分为磁道，每个磁道又分为若干扇区，一块nand flash也分为若干block，每个block分为如干page。一般而言，block、page之间的关系随着芯片的不同而不同。 需要注意的是，对于flash的读写都是以一个page开始的，但是在读写之前必须进行flash 的擦写，而擦写则是以一个block为单位的。 我们这次使用的HY27UF081G2A其PDF介绍： Memory Cell Array = (2K+64) Bytes x 64 Pages x 1,024 Blocks 由此可见，该NAND每页2K，共64页，1024块。其中：每页中的2K为主容量Data Field，64bit为额外容量Spare Field。Spare Field用于存贮检验码和其他信息用的，并不能存放实际的数据。由此可算出系统总容量为2K*64*1024=134217728个byte，即1Gbit。NAND闪存颗粒硬件接口： 由此图可见，此颗粒为八位总线，地址数据复用，芯片为SOP48封装。 软件驱动：（此部分写的是伪码，仅用于解释含义，可用代码参见附件） 主程序： 1. #define BUFFER_SIZE 0x2000 //此部分定义缓冲区大小，即一次写入的数据 2. #define NAND_HY_MakerID 0xAD //NAND厂商号 3. #define NAND_HY_DeviceID 0xF1 //NAND器件号