半導體與封裝專業英語常用術語
徐祥禎
義守大學機械與自動化工程學系
【A】
? or Angstrom/埃：m，用來定義長度的一個單位。
其他常用單位與符號縮寫
Active component/主動元件：可藉由輸入訊號來使系統作動的電子元件，如電晶體與二極體。
ATC（accelerated thermal cycling）/加速熱循環
Alloy/合金：兩種或者兩種以上的元素混合，其中至少有一種為金屬元素。Ambient/周圍環境：環繞於系統、配件或元件周圍之接觸環境。
Ambient Temperature/環繞溫度：測試接觸之環境氣體其平均溫度。
Analog circuits/類比電路：具有連續輸入與輸出間關係之電路。
ANSI（American National Standards Institute）/美國國家標準協會
ASIC（application specific integrated circuit）/特殊用途積體電路
AST（accelerated stress testing）/加速應力試驗
【B】
Batch Manufacturing/批量製造：以群組、大量的方式製造，完成的所有元件皆具有一致性。
Batch Processing/整批處理：當使用特定機具進行連續生產仍無法達到所需要的產品數量時，所使用的一種生產方法。
BEOL（back-end of line）/後段製程線路
BGA（ball grid array）/球柵式陣列構裝：一種利用陣列式錫球做為電訊接點，使晶片裝置於基板上之表面構裝技術。
Burn in/預燒：一種加速元件老化之方式，通常是提高溫度、電壓，利用此試驗可使元件特性較穩定，並發現早期破壞之元件。
【C】
C4（controlled collapse chip connection）/控制塌陷高度晶片連接：一種由液體焊料之表面張力控制接點連接高度，並支持晶片重量的覆晶式連接方法。Capacitance/電容：具有一或多組導體與介電層，當導體間存在電位差時，可允許電量儲存於其間。
CBGA（ceramic ball grid array）/陶瓷球柵式陣列構裝
Ceramic substrates/陶瓷基板：無機，非金屬材料具有壽命長、低耗損、抗高操作溫度之特性；包括氧化鋁、氧化鈹、玻璃與陶瓷材料等。
CSP（chip scale package or chip size package）/晶片尺寸構裝：泛指構裝體邊長較內含晶片邊長大20%以內之晶片構裝。
Circuit/電路：元件間用來傳遞電子訊號之封閉迴路。
Clean room/無塵室：具有過濾空氣中灰塵粒子功能之加工區域。
CMOS（complementary metal oxide semiconductor）/型金氧半導體：同時使用N型與P型金氧半導體，使用戶補型金氧半導體之晶片較使用單一種類半導體之晶片所需電流為低。應用於多種利用電池提供電力的裝置，如可攜式電腦，其中亦具有一利用電池提供電力之互補型金氧半導體儲存內部資料、時間與設定參數。
COB（chip-on-board）/晶片直接構裝：將裸晶直接黏在有機多層基板與其他表面固定式積體電路元件上方。
Coplanarity/共平面性：當進行表面測量時，晶圓、基板或構裝體上最高與最低點間之距離。覆晶結構之共平面性一般指其最低予最高凸塊間之高度差。CPLD（complex programmable logic device IC）/複雜可程式化邏輯元件
C-SAM（c-mode scanning acoustic microscopy）/掃描式聲波顯微鏡
CSP-C（CSP ceramic）/陶瓷晶片尺寸構裝
CSP-L（CSP laminate）/層狀晶片尺寸構裝
CTE（coefficient of thermal expansion）/熱膨脹係數：為每溫度變化下之材料變形。該物理意義為單位溫度變化下之材料尺寸變化。
【D】
Daughter card/子板：任何可與其他機板相接之電路板。
DCA（direct chip attach）/直接晶片接合：一種將矽晶片直接接合於印刷電路板的製程，包含覆晶與晶片、基材之間的接合。
Die/晶片：為矽晶圓之一小片，於矽晶圓上被鄰近的垂直與平行線圍繞。該小片矽晶圓為具有單一卻完整之設計功能。該晶片也可稱為chip或microchip。並且多數的晶片可以稱為dice。
Dielectric/介電層：一種非導電材料，或一種絕緣體。
DIPs（dual inline package）/雙排直立構裝：為一種具8~40個接腳兩邊平均分配之傳統蟲狀構裝方式。
Distributed processing/分佈程序：一種實體上的或邏輯上的硬體、軟體、資訊與負載之連接。
DNP（distance to neutral point）/中心距離：構裝體角落與中心點之距離。Doping/摻雜：一種於半導體中摻雜異質原子予以控制電阻的程序。
DPA（destructive physical analysis）/物理破壞分析
DRAM（dynamic random access memory）/動態隨機存取記憶體：一種可當作電子計算機中之主要記憶體裝置。DRAM只能夠在外加電力存在時存取記憶體，故當電子計算機之電源切除時，該記憶體之記憶將被消除。
DSP（digital signal processors）/數位訊號處理器：DSP可轉換類比訊號至數位訊號並且將該訊號予以加強、過濾、模組化或處理該高速訊號、處理影像與聲音訊號，或是雷達脈衝。
【E】
EIA（Electronic Industries Alliance）/電子工業聯盟
EIAJ（Electronic Industries Association of Japan）/日本電子工業協會
Etching/蝕刻：藉由化學或電解的方式去除多餘的金屬材料。
Eutectic/共熔合金：一種包含兩種或多種金屬之合金，該合金之液相與固相點相同。
Expansion board/擴充板：任何可插入電腦擴充槽之電路板稱之。擴充板包括控制板貨卡與影像轉換裝置。
【F】
Fabless（Fabrication Less）/無製造設備之半導體供應商：半導體設計與測試晶片的廠家，依靠外在的製造商製造其所設計之晶片。參考foundry。
Fault tolerance/容錯：一種容許功能執行，但是忽略重要元件產生錯誤的能力。FBGA（fine-pitch BGA）/細間距球柵陣列構裝
FC（flip chip）/覆晶：一種無導線架的結構。通常包含一個矽晶片以及一種電路單元，該單元利用導電凸塊提供該矽晶片與外部電路之電子接合。該導電凸塊多為錫鉛合金。
FCB（flip chip bump）/覆晶凸塊
FCIP（flip chip in package）/覆晶構裝
FCOB（flip chip on board）/電路板之覆晶
Flexible printed circuit/可撓式電路板：以具撓性材料製作印刷電路板與該元件之電路板，無論該板是否具有可撓性覆蓋層。
Flexible substrate/可撓式基板：一種以軟性材料製造的基板，該軟性材料可為高分子材料。該機板可提供適當的變形、外型不規則性以及構裝的可能，且該板被現今之高密度電子產品所需要。
Flip-Chip-On-Flex/於可撓性基板上的覆晶構裝：一覆晶構裝之組裝製程，利用具可撓性高分子基板與一個或數個晶片接合。此製程不採用打線接合，且藉由此製程，可改善效能並進行接點配置之最佳化。
Flux/助焊劑：一可用以促進金屬間於焊接製程中融合或接合之材料。若用於合金之焊接製程，此材料可用以去除表面之氧化層。
FOC（flex-on-cap）/一由Delphi Delco Electronics Systems公司所使用並轉移此技術於美商FCT之覆晶構裝晶圓凸塊重分佈技術。
Footprint/覆蓋區：當一元件，如電容或積體電路與基板接合或電路組裝所需要之區域。其可被歸類為輸入/輸出之配置。
Foundry/代工廠：替第三者製造晶片之半導體製造商。其可為一大型晶片製造商將其多於之產能釋出代工，或一專為其於公司製造晶片之專業製造商。
【G】
GaAs（Gallium Arsenide）/砷化鉀：生產LED晶粒為主。
Gigabyte/十億位組：1個位元組等同於8個位元。
Glob Top Pad Array Carrier（GTPAC）/頂部密封墊片陣列載體
【H】
Hard disk drive（HDD）/硬碟：一資料儲存裝置，通常用於電腦硬體。
HDI（high density interconnect）/高密度連接
HDIS（high density interconnect structure or system）/高密度連接機構（或系統）HTOL（high temperature operating life）/高溫操作生命周期（加速應力測試）HTS（high temperature storage）/高溫儲存
【I】
IEEE（Institute of Electrical and Electronics Engineers）/電機電子工程師學會I/O（input/output）/輸入/輸出
I300I（International 300-mm【wafer】Initiative）/十二吋晶圓製程研發專案Integrated circuit/積體電路：製造於矽晶片上之電子電路（包含以連接導線相互連結之電晶體或二極體、電阻以及電容）。
Interconnect/內連接：可用於傳輸電訊於晶片不同處之具高傳導率之材料。
IMAPS（International Microelectronics And Packaging Society）/國際微電子暨構裝協會
IMC（intermetallic compound）/介金屬化合物
IMCM-Board（integrated multi-chip-module-board）/積體多晶片模組基板
In-line automation/線上自動化：一連續經過數個組裝機器之產品生產流程，其被設計為可確保產品生產之重覆性。
Inner Lead Bond（ILB）/內引腳接合
Interposer/互連體：一連接積體電路與其構裝體間之內連接機構，可用於電訊之導通。
IPC（Institute for Interconnecting and Packaging Electronic Circuits）/互連和構裝電子電路協會
ITRI（Industrial Technology Research Institute）/工業技術研究院
【J】
JEDEC（Joint Electronic Devices Engineering Council）/聯合電子元件工程委員會
【K】
KGD,KGW（known good die/wafer）/已知良好晶片：一未經構裝之晶片或整片晶圓，其所有效能與電訊規格符合應用之需求。
【L】
Laminate/壓層板：一應用於印刷電路之加工材料，其由具銅箔黏著於一面或雙面之塑膠薄片所製成。
Lead Frame/導線架：促進構裝體內元件電訊進出之連接，晶片通常被連接於導線架上。
LED（light emitting diode）/發光二極體
Lithography/顯影：一種將光罩圖案投射於含塗佈光阻基板上之製程。
LSI（Large-scale integration IC）/大型積體電路
LTCC（Low temperature co-fired ceramic）/低溫燒結陶瓷
【M】
Mask/光罩：具有需複製於晶圓上之圖形的極平坦玻璃基板。
MCM-C（multichip module ceramic）/具共燒陶瓷結構之多晶片模組
MCM-L（multichip module laminate）/具疊壓有機層結構之多晶片模組
MCM/多晶片模組：連接超過單顆裸晶或微構裝結構於同一基板上，設計上通常將其與外界隔絕。
MES（manufacturing execution systems）/製造執行系統：藉著先進製造研究來
描述一系統，其注重產品由工廠製造到用戶端之流程更勝於使用材料之量測或製程控制稱之。
Metallization/金屬化：藉由化學或物理氣相沉積，將傳導物質的薄膜沉積於晶圓或基板上。
Micron or micrometer/微米：用於線性量測之公制單位，其長度相當於10-6mil/密爾：一長度單位，其相當於千分之一英吋。
公尺，人類頭髮直徑約等於75-80微米。
mHz/毫赫茲
MHz/百萬赫茲
MIS （management information system ）/管理資訊系統：將電腦化網路用於有效建立關鍵資訊定以有效的形式來鑑定其效率。
MLB （multilayer board ）/多層版
MMI （microelectronics manufacturing infrastructure ）/微電子製造設備 MMRC （Microelectronics Marketing Research Council of IMAPS ）
國際微電子暨構裝學會之微電子市場調查會議
Motherboard/母機板：具有連接設備之匯流排之主要機板。基本上對此系統而言，此母機板包含中央處理器、記憶體、基本控制器。此母機板常被稱為系統機板或主機板。
【N 】
nanometer （nm ）/奈米：長度相當於10-9NIC （network interface card ）/網路介面卡：可使個人電腦與區域網路連結之擴充版，稱為網路介面卡。
公尺之測量單位，常使用於光波長之量測，1000奈米=1微米。
NCMS （national center for manufacturing sciences ）/美國國家科學製造中心 NEMI （National Electronics Manufacturing Initiative ）
美國國家電子製造協會
NIST （National Institute of Standards and Technology ）
美國國家標準與技術局
【O 】
OEM （original equipment manufacturer ）/原始設備製造廠商
Open systems/開放式系統：基於以建立的規範所提供各系統相容連結的計算方法。
Outer Lead bond （OLB ）/外引腳接合
Over mold pad array carrier （OMPAC ）/上表面封模式墊片陣列載體 Oxidation/氧化法：金屬層上之附加氧化物。
【P】
Pad/墊片：印刷電路上的一個部分，為了元件接合而設計。
Passivation/鈍化層：半導體表面上的絕緣層結構，其功能為阻止氧化或腐蝕。PBGA（plastic ball grid array）/塑膠球柵面積陣列
Personal Computer Memory Card International Association（PCMCIA）
個人電腦記憶體卡國際協會
PGA（Pin Grid Array; Pad Gird Array）/針柵面積陣列：將連接訊號的針腳以同心於構裝內之方型晶片的方式排列安置。
Photoresist/光阻：感光材料，恰當的鋪於各種基板，並使其曝照適當的光源。被此材料罩住的部分，其基板具有高度的完整性。
Pitch/接點間距：元件引線接點其中心到中心之距離。
Plasma/電漿，等離子體：使用於移除抗蝕劑、蝕刻以及在晶圓上沉積不同線路層之離子化氣體。
ppm（parts per million）/百萬分一
Printed circuit board（PCB）/印刷電路板：置放晶片以及其他電子元件之薄板，也稱為控制卡。電腦中通常擁有一或多個控制卡（轉接器）。
PVI（package visual inspection）/構裝體目視檢測
Printed Wiring Board（PWB）/印刷電路板：環氧樹脂玻璃基版，其上具有各種元件以及連接各元件金屬導線之線路。
【Q】
QFP（quad flat package）/四邊平坦構裝
【R】
Reflow process/迴焊製程：此製程使得表面黏著元件(SMD)藉由其上的焊料與基板結合。
RC（resistance-capacitance）/電阻-電容
Reticle/光罩：具有在晶圓上複製圖案之平板玻璃。
RF（radio frequency）/射頻
RH（relative humidity）/相對溼度
Rework/重工：對於不符合規格要求之元件重複製造流程使其符合要求。
【S】
SBB（solder ball bumping or solder bump bonding, also stud bump bonding）
錫球凸塊焊接
SDRAM（synchronous RAM）/同步動態隨機存取記憶體
SEM（scanning electron microscope）/掃描式電子顯微鏡
SEMATECH（Semiconductor Manufacturing TECHnology consortium）
美國半導體製造技術
SEMI（Semiconductor Equipment and Materials International）
國際半導體設備暨材料協會
Semiconductor/半導體：單晶（例如矽或鍺），是一種能階介於導體和非導體之材料，可做為如同電晶體或真空管之電子開關。
Si（Silicon）/矽
SIA（Semiconductor Industry Association）/半導體產業協會
SiP（system-in-package）/系統級構裝：又稱System-on-Package（SoP）
SiPs（single in-line packages）/單一邊線構裝：晶片僅擁有單排針腳，形狀為一長條狀的梳子。
SIMMs（single in-line memory modules）/單排內嵌式記憶體模組：至多由九組記憶體晶片構裝所構成的單一模組。
SMD（surface mount device）/表面黏著元件
SoP（system-on-package）/系統構裝
Solder/焊料：為一欲接合其他金屬之合金。錫鉛合金由於其具低熔點，故視為一「軟性」焊料。錫所佔的成分越多，則焊料越硬，而所需回焊的溫度越低。此外，銅和鎳（或黃銅）等合金需要較多熱量方可融化，故視為一「硬的」焊料。Solder mask/防焊罩：除了欲焊接的區域外，以一絕緣圖形方式披覆於印刷電路板表面。
Solid state/固態：以固態半導體替代真空管的技術。
Sputter/濺鍍機：用以濺鍍諸如鋁、鎳釩、銅凸塊底層金屬等薄膜金屬之設備。SRC（Semiconductor Research Corporation）/美國半導體研發協會
Stepper/步進機：用於將一圖案轉移在晶圓上的設備。
Substrate/基板：其主要材料為用以支撐一積體電路晶片或一印刷電路板結構。藉由基板中互相連接的傳導器，可用以連接不同的電子元件。基板可用不同的材料製作，如高分子和陶瓷材料，並具確切可知之特性的熱傳導和強度性質。Surface mount technology（SMT）/表面黏著技術：各種電子元件諸如半導體、電阻和電容等利用此組裝方式可被黏著於基板上，而不再利用傳統穿孔插件於基板的方式。
Systems integration/系統整合：電腦、儀器與其他設備可共用資料與應用工具之能力。
【T】
Tape automated bonding（TAB）/捲帶晶粒自動接合技術：利用引腳接合方式，將矽晶片與軟性捲帶PI板相接合。
TAP（test, assembly and packaging）/測試、組裝和構裝
Tape and reel/捲帶和輪捲：元件黏著於一條狀形式捲帶的空穴內。藉由一自動化的定位機器，捲帶可由一捲筒捲繞。
TBGA（tape ball grid array）/捲帶式球柵陣列
TCP（tape carrier package）/捲帶式構裝
Tg（glass transition temperature）/玻璃轉換溫度
TQFP（thin quad flat package）/薄型四方平坦構裝
TSOP（thin small-outline package）/薄行雙邊接腳構裝
Turnkey/一元化服務：提供完整的電子製造服務，包含設計、材料選擇、採購、存貨管理、製造與銷售。
【U】
UBM（under bump metallurgy, also known as pad limiting metallurgy（PLM））凸塊下金屬層，如同墊片下金屬層。
Underfill/底膠：典型的電子填充材料，使用於覆晶構裝元件與基板間之空隙，功效在於減低元件與基板間之熱膨脹效應。
【V】
VLSI（very large scale integration）/超大型積體電路
【Y】
Yield/良率：計算生產之效率；即由生產製程中，通過品質檢驗之產品的百分比。
【Z】
Zig-zag in-line package（ZIP）/單列彎腳直插式封裝
当前有哪些主流的半导体封装形式四种主流封装形式详细介绍半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装技术是一种将集成电路用绝缘的塑料或陶瓷材料打包的技术。以CPU为例，实际看到的体积和外观并不是真正的CPU内核的大小和面貌，而是CPU内核等元件经过封装后的产品。封装技术对于芯片来说是必须的，也是至关重要的。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB的设计和制造，因此它是至关重要的。 半导体封装过程为来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片，然后将切割好的晶片用胶水贴装到相应的基板架的小岛上，再利用超细的金属导线或者导电性树脂将晶片的接合焊盘连接到基板的相应引脚，并构成所要求的电路;然后再对独立的晶片用塑料外壳加以封装保护，塑封之后还要进行一系列操作，封装完成后进行成品测试，通常经过入检Incoming、测试Test和包装Packing等工序，最后入库出货。 主流的封装形式 一、DIP双列直插式封装： DIP是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。DIP封装具有以下特点，适合在PCB(印刷电路板)上穿孔焊接，操作方便;芯片面积与封装面积之间的比值较大，故体积也较大。Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的内存芯片也是这种封装形式。 二、BGA球栅阵列封装： 随着集成电路技术的发展，对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性，当IC的频率超过100MHz时，传统封装方式可能会产生所谓的“CrossTalk”
国内封测厂一览表 类型地点封测厂名备注 外商上海市英特尔（Intel）英特尔独资 外商上海市安可（AmKor）安可独资 外商上海市金朋（ChipPAC）星科金朋（STATSChippac） (原为现代电子) 外商上海市新加坡联合科技（UTAC）联合科技独资 外商江苏省苏州市飞利浦（Philips）飞利浦独资 外商江苏省苏州市三星电子（Samsung）三星电子独资 外商江苏省苏州市超微（AMD） Spansion 专做FLASH内存 (原为超微独资) 外商江苏省苏州市国家半导体（National Semiconductor）国家半导体独资 外商江苏省无锡市无锡开益禧半导体（KEC）韩国公司独资 外商江苏省无锡市东芝半导体（Toshiba） 1994年东芝与华晶电子合资，2002年4月收购成为旗下半导体公司，原名为华芝半导体公司 外商天津市摩托罗拉（Motorola） Freescale (原为摩托罗拉独资) 外商天津市通用半导体（General Semiconductor） General独资 外商广东省深圳市三洋半导体（蛇口）曰本三洋独资 外商广东省东莞市 ASAT ASAT LIMITED（英国）独资 外商广东省东莞市清溪三清半导体三洋半导体（香港） 外商江苏省苏州市快捷半导体（Fairchild） 合资上海市上海新康电子上海新泰新技术公司与美国siliconix公司合资 合资上海市松下半导体（Matsushita）曰本松下、松下中国及上海仪电控股各出资59%、25%、16%成立 合资上海市上海纪元微科微电子（原阿法泰克电子）泰国阿法泰克公司占51%，上海仪电控股占45%，美国微芯片公司占4%。
1. acceptance testing (WAT: wafer acceptance testing) 2. acceptor: 受主，如B，掺入Si中需要接受电子 3. ACCESS：一个EDA（Engineering Data Analysis）系统 4. Acid：酸 5. Active device：有源器件，如MOS FET（非线性，可以对信号放大） 6. Align mark(key)：对位标记 7. Alloy：合金 8. Aluminum：铝 9. Ammonia：氨水 10. Ammonium fluoride：NH4F 11. Ammonium hydroxide：NH4OH 12. Amorphous silicon：α-Si，非晶硅（不是多晶硅） 13. Analog：模拟的 14. Angstrom：A（1E-10m）埃 15. Anisotropic：各向异性（如POLY ETCH） 16. AQL(Acceptance Quality Level)：接受质量标准，在一定采样下，可以95%置信度通过质量标准（不同于可靠性，可靠性要求一定时间后的失效率） 17. ARC(Antireflective coating)：抗反射层（用于METAL等层的光刻） 18. Antimony(Sb)锑 19. Argon(Ar)氩 20. Arsenic(As)砷 21. Arsenic trioxide(As2O3)三氧化二砷 22. Arsine(AsH3) 23. Asher：去胶机 24. Aspect ration：形貌比（ETCH中的深度、宽度比） 25. Autodoping：自搀杂（外延时SUB的浓度高，导致有杂质蒸发到环境中后，又回掺到外延层） 26. Back end：后段（CONTACT以后、PCM测试前） 27. Baseline：标准流程 28. Benchmark：基准 29. Bipolar：双极 30. Boat：扩散用（石英）舟 31. CD：（Critical Dimension）临界（关键）尺寸。在工艺上通常指条宽，例如POLY CD 为多晶条宽。 32. Character window：特征窗口。用文字或数字描述的包含工艺所有特性的一个方形区域。 33. Chemical-mechanical polish（CMP）：化学机械抛光法。一种去掉圆片表面某种物质的方法。 34. Chemical vapor deposition（CVD）：化学汽相淀积。一种通过化学反应生成一层薄膜的工艺。 35. Chip：碎片或芯片。 36. CIM：computer-integrated manufacturing的缩写。用计算机控制和监控制造工艺的一种综合方式。 37. Circuit design ：电路设计。一种将各种元器件连接起来实现一定功能的技术。 38. Cleanroom：一种在温度，湿度和洁净度方面都需要满足某些特殊要求的特定区域。
半导体封装简介: 半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。塑封之后，还要进行一系列操作，如后固化（Post Mold Cure）、切筋和成型（Trim&Form）、电镀（Plating）以及打印等工艺。典型的封装工艺流程为：划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。 各种半导体封装形式的特点和优点: 一、DIP双列直插式封装 DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP 结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。 DIP封装具有以下特点： 1.适合在PCB(印刷电路板)上穿孔焊接，操作方便。 2.芯片面积与封装面积之间的比值较大，故体积也较大。 Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的内存芯片也是这种封装形式。 二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装 QFP封装 QFP（Plastic Quad Flat Package）封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD（表面安装设备技术）将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。 PFP（Plastic Flat Package）方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 申报企业名称 武汉新芯集成电路制造有限公司 上海集成电路研发中心有限公司 无锡华润微电子有限公司 中国电子科技集团公司第五十五研究所 华越微电子有限公司 中国电子科技集团公司第五十八研究所 珠海南科集成电子有限公司 江苏东光微电子股份有限公司 无锡中微晶园电子有限公司 无锡华普微电子有限公司 日银IMP微电子有限公司 中电华清微电子工程中心有限公司 中纬积体电路（宁波）有限公司 深圳方正微电子有限公司 北京华润上华半导体有限公司 福建福顺微电子有限公司 北京半导体器件五厂 贵州振华风光半导体有限公司 企业类别 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造
21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 常州市华诚常半微电子有限公司 锦州七七七微电子有限责任公司 北京燕东微电子有限公司 河南新乡华丹电子有限责任公司 西安微电子技术研究所 长沙韶光微电子总公司 威讯联合半导体（北京）有限公司 英特尔产品（上海）有限公司 上海松下半导体有限公司 南通富士通微电子股份有限公司 瑞萨半导体（北京）有限公司 江苏长电科技股份有限公司 勤益电子（上海）有限公司 瑞萨半导体（苏州）有限公司 日月光半导体（上海）有限公司 星科金朋（上海）有限公司 威宇科技测试封装有限公司 安靠封装测试（上海）有限公司 上海凯虹电子有限公司 天水华天科技股份有限公司 飞索半导体（中国）有限公司 无锡华润安盛科技有限公司 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 封装 封装 封装 封装 封装 封装 封装 封装 封装 封装 封装 封装 封装 封装 封装 封装
半导体器件有许多封装形式，按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级封装三类。从DIP、SOP、QFP、PGA、BGA到CSP再到SIP，技术指标一代比一代先进。总体说来，半导体封装经历了三次重大革新：第一次是在上世纪80年代从引脚插入式封装到表面贴片封装，它极大地提高了印刷电路板上的组装密度；第二次是在上世纪90年代球型矩阵封装的出现，满足了市场对高引脚的需求，改善了半导体器件的性能；芯片级封装、系统封装等是现在第三次革新的产物，其目的就是将封装面积减到最小。 高级封装实现封装面积最小化 芯片级封装CSP。几年之前封装本体面积与芯片面积之比通常都是几倍到几十倍，但近几年来有些公司在BGA、TSOP的基础上加以改进而使得封装本体面积与芯片面积之比逐步减小到接近1的水平，所以就在原来的封装名称下冠以芯片级封装以用来区别以前的封装。就目前来看，人们对芯片级封装还没有一个统一的定义，有的公司将封装本体面积与芯片面积之比小于2的定为CSP，而有的公司将封装本体面积与芯片面积之比小于1.4或1.2的定为CSP。目前开发应用最为广泛的是FBGA和QFN等，主要用于内存和逻辑器件。就目前来看，CSP的引脚数还不可能太多，从几十到一百多。这种高密度、小巧、扁薄的封装非常适用于设计小巧的掌上型消费类电子装置。 CSP封装具有以下特点：解决了IC裸芯片不能进行交流参数测试和老化筛选的问题；封装面积缩小到BGA的1/4至1/10；延迟时间缩到极短；CSP封装的内存颗粒不仅可以通过PCB板散热，还可以从背
面散热，且散热效率良好。就封装形式而言，它属于已有封装形式的派生品，因此可直接按照现有封装形式分为四类：框架封装形式、硬质基板封装形式、软质基板封装形式和芯片级封装。 多芯片模块MCM。20世纪80年代初发源于美国，为解决单一芯片封装集成度低和功能不够完善的问题，把多个高集成度、高性能、高可靠性的芯片，在高密度多层互联基板上组成多种多样的电子模块系统，从而出现多芯片模块系统。它是把多块裸露的IC芯片安装在一块多层高密度互连衬底上，并组装在同一个封装中。它和CSP封装一样属于已有封装形式的派生品。 多芯片模块具有以下特点：封装密度更高，电性能更好，与等效的单芯片封装相比体积更小。如果采用传统的单个芯片封装的形式分别焊接在印刷电路板上，则芯片之间布线引起的信号传输延迟就显得非常严重，尤其是在高频电路中，而此封装最大的优点就是缩短芯片之间的布线长度，从而达到缩短延迟时间、易于实现模块高速化的目的。 WLCSP。此封装不同于传统的先切割晶圆，再组装测试的做法，而是先在整片晶圆上进行封装和测试，然后再切割。它有着更明显的优势：首先是工艺大大优化，晶圆直接进入封装工序，而传统工艺在封装之前还要对晶圆进行切割、分类；所有集成电路一次封装，刻印工作直接在晶圆上进行，设备测试一次完成，有别于传统组装工艺；生产周期和成本大幅下降，芯片所需引脚数减少，提高了集成度；引脚产生的电磁干扰几乎被消除，采用此封装的内存可以支持到800MHz的频
MFG 常用英文单字 Semiconductor半导体 导体、绝缘体和半导体主要依据导电系数的大小，决定了电子的移动速度。 导体：金、银、铜、铁、人、水……导电系数大，传导容易 绝缘体：塑料、木头、皮革、纸……导电系数小、传导不容易 半导体：硅中加锗、砷、镓、磷……平时不导电加特定电压后导电Wafer 芯片或晶圆：原意为法国的松饼，饼干上有格子状的饰纹，与FAB内生产的芯片图形类似。 Lot 批；一批芯片中最多可以有25片，最少可以只有一片。 ID Identification的缩写。用以辨识各个独立的个体，就像公司内每一个人有自己的识别证。 Wafer ID 每一片芯片有自己的芯片刻号，叫Wafer ID。 Lot ID 每一批芯片有自己的批号，叫Lot ID。 Part ID 各个独立的批号可以共享一个型号，叫Part ID。 WIP Work In Process，在制品。从芯片投入到芯片产品，FAB内各站积存了相当数量的芯片，统称为FAB内的WIP 。 一整个制程又可细分为数百个Stage和Step，每一个Stage所堆积的芯片， 称为Stage WIP。 Lot Priority 每一批产品在加工的过程中在WIP中被选择进机台的优先级。 Super Hot Run的优先级为1，视为等级最高，必要时，当Lot在 上一站加工时，本站便要空着机台等待Super Hot Run。 Hot Run的优先级为2，紧急程度比Super Hot Run次一级。 Normal的优先级为3，视为正常的等级，按正常的派货原则，或 视常班向生产指令而定。 Cycle time 生产周期，FAB Cycle Time 定义为：从芯片投入到芯片产生的这一段时间。 Stage Cycle Time：Lot从进站等候开始到当站加工后出货时间点截止。Spec. 规格Specification的缩写。产品在机台加工过程中，每一站均设定规格。 机台加工后，产品或控片经由量测机台量测，该产品加工后，是否在规格 内。若超出规格﹝Out of SPEC﹞，必须通知组长将产品Hold，并同时通知 制程工程师前来处理，必要时机台要停工，重新monitor，确定量测规格， 藉以提升制程能力。 SPC Statistics Process Control统计制程管制；透过统计的手法，搜集分析资料，然后调整机台参数设备改善机台状况或请让机台再处理每一批产品时，都
景观设计要素专业术语 英文大全 （喜欢请转 ） 来邓卓迪的日志 2.0001 园林学 landscape architecture, garden ar-chitecture 2.0002 造园学 garden making, landscape garden-ing 2.0003 环境园艺学 environmental horticulture 2.0004 观赏园 艺学 ornamental horticulture 2.0005 园林艺术 garden art 2.0006 园林美学 garden aesthetics 2.0007 园林建筑学 garden architecture 2.0012 盆景 miniature landscape, penjing 2.0013 园林 garden and park 2.0014 园林学史 history of garden architecture 2.0015 园林规划 garden planning, landscaping planning 2.0016 园林设计 garden design 2.0017 园林机具设备 gardening machine 2.0018 园林管理 garden management 2.0019 园林生态 landscape ecology 2.0020 绿化 greening, planting 2.0021 环境绿化 environmental greening 2.0022 绿地面积 green area 2.0023 绿地率 ratio of green space 2.0024 城市绿化覆盖率 urban green coverage 2.0025 工厂绿化 factory greening, factory garden-ing 2.0026 街道绿化 street greening, street planting 2.0027 车行道绿化 driveway greening 2.0028 分车带绿化 dividing stripe greening 2.0029 人行道绿化 sidewalk greening 2.0031 郊区绿化 suburban greening 2.0032 公路绿化 highway greening railway greening, railway planting bank planting balcony greening 2.0036 窗台绿化 window-sill greening 2.0037 屋顶绿化 roof greening vertical greening climber greening bridgehead greening 2.0041 花园 garden 2.0042 专类花园 specified flower garden 2.0030 群众绿化 mass planting movement 2.0008 园林建筑 2.0009 园林工程 2.0010 园林植物 2.0011 观赏植物 garden building garden engineering landscape plant ornamental plant 2.0033 铁路绿化 2.0034 堤岸种植 2.0035 阳台绿化 2.0038 垂直绿化 2.0039 攀缘绿化 2.0040 桥头绿化
目前国内大中型半导体企业一览！ 我国具有规模的封测厂列表 半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装, 测,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,i mplant,metal,cmp,lithography,fab,fables 类型地点封测厂名 外商上海市英特尔（Intel）英特尔独资 外商上海市安可（AmKor）安可独资 外商上海市金朋（ChipPAC）星科金朋（STATSChippac） (原为现代电子) 外商上海市新加坡联合科技（UTAC）联合科技独资 外商江苏省苏州市飞利浦（Philips）飞利浦独资 外商江苏省苏州市三星电子（Samsung）三星电子独资 外商江苏省苏州市超微（AMD） Spansion 专做FLASH内存 (原为超微独资) 外商江苏省苏州市国家半导体（National Semiconductor）国家半导体独资 外商江苏省苏州市快捷半导体（Fairchild） 外商江苏省无锡市无锡开益禧半导体（KEC）韩国公司独资 外商江苏省无锡市东芝半导体（Toshiba） 1994年东芝与华晶电子合资，2002年4月收购成为旗下半导体公司，原名为华芝半导体公司 外商天津市摩托罗拉（Motorola） Freescale (原为摩托罗拉独资) 外商天津市通用半导体（General Semiconductor） General独资 外商广东省深圳市三洋半导体（蛇口）曰本三洋独资 外商广东省深圳市 ASAT ASAT LIMITED（英国）独资 外商广东省东莞市清溪三清半导体三洋半导体（香港） 合资上海市上海新康电子上海新泰新技术公司与美国siliconix公司合资 合资上海市松下半导体（Matsushita）曰本松下、松下中国及上海仪电控股各出资59%、25%、16%成立 合资上海市上海纪元微科微电子（原阿法泰克电子）泰国阿法泰克公司占51%，上海仪电控股占45%，美国微芯片公司占4%。 合资江苏省苏州市曰立半导体（Hitachi）曰立集团与新加坡经济发展厅合资 合资江苏省苏州市英飞凌（Infineon）英飞凌与中新苏州产业园区创业投资有限公司合资 合资江苏省无锡市矽格电子矽格电子与华晶上华合资 合资江苏省南通市南通富士通微电子南通华达微电子与富士通合资 合资北京市三菱四通电子曰本三菱与四通集团合资 合资广东省深圳市深圳赛意法电子深圳赛格高技术投资股份有限公司与意法半导体合资
捷伦电源，赢取iPad2Samtec连接器完整的信号来源每天新产品时刻新体验完整的15A开关模式电源 摘要：半导体器件有许多封装型式，从DIP、SOP QFP PGA BGA到CSP再到SIP，技术 指标一代比一代先进，这些都是前人根据当时的组装技术和市场需求而研制的。总体说来，它大概有三次重大的革新：第一次是在上世纪80年代从引脚插入式封装到表面贴片封装， 极大地提高了印刷电路板上的组装密度；第二次是在上世纪90年代球型矩正封装的出现， 它不但满足了市场高引脚的需求，而且大大地改善了半导体器件的性能；晶片级封装、系统 封装、芯片级封装是现在第三次革新的产物，其目的就是将封装减到最小。每一种封装都有 其独特的地方，即其优点和不足之处，而所用的封装材料，封装设备，封装技术根据其需要 而有所不同。驱动半导体封装形式不断发展的动力是其价格和性能。 关键词：半导体；芯片级封装；系统封装；晶片级封装 中图分类号:TN305. 94文献标识码：C文章编号：1004-4507(2005)05-0014-08 1半导体器件封装概述 电子产品是由半导体器件(集成电路和分立器件)、印刷线路板、导线、整机框架、外壳及显示等部分组成，其中集成电路是用来处理和控制信号，分立器件通常是信号放大，印刷线路 板和导线是用来连接信号，整机框架外壳是起支撑和保护作用，显示部分是作为与人沟通的 接口。所以说半导体器件是电子产品的主要和重要组成部分，在电子工业有“工业之米”的 美称。 我国在上世纪60年代自行研制和生产了第一台计算机，其占用面积大约为100 m2以上，现 在的便携式计算机只有书包大小，而将来的计算机可能只与钢笔一样大小或更小。计算机体 积的这种迅速缩小而其功能越来越强大就是半导体科技发展的一个很好的佐证，其功劳主要 归结于：⑴半导体芯片集成度的大幅度提高和晶圆制造(Wafer fabrication) 中光刻精度的 提高，使得芯片的功能日益强大而尺寸反而更小；(2)半导体封装技术的提高从而大大地提 高了印刷线路板上集成电路的密集度，使得电子产品的体积大幅度地降低。 半导体组装技术(Assembly technology )的提高主要体现在它的圭寸装型式(Package)不断发展。通常所指的组装(Assembly)可定义为：利用膜技术及微细连接技术将半导体芯片(Chip) 和框架(LeadFrame)或基板(Sulbstrate) 或塑料薄片(Film)或印刷线路板中的导体部分连接 以便引出接线引脚，并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺技术。它具
半导体集成电路封装技术试题汇总 第一章集成电路芯片封装技术 1. (P1)封装概念：狭义：集成电路芯片封装是利用（膜技术）及（微细加工技术），将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体结构的工艺。 广义：将封装体与基板连接固定，装配成完整的系统或电子设备，并确保整个系统综合性能的工程。 2.集成电路封装的目的：在于保护芯片不受或者少受外界环境的影响，并为之提供一个良好的工作条件，以使集成电路具有稳定、正常的功能。 3.芯片封装所实现的功能：①传递电能，②传递电路信号，③提供散热途径，④结构保护与支持。 4．在选择具体的封装形式时主要考虑四种主要设计参数：性能，尺寸，重量，可靠性和成本目标。 5.封装工程的技术的技术层次？ 第一层次，又称为芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定电路连线与封装保护的工艺，使之成为易于取放输送，并可与下一层次的组装进行连接的模块元件。第二层次，将数个第一层次完成的封装与其他电子元器件组成一个电子卡的工艺。第三层次，将数个第二层次完成的封装组成的电路卡组合成在一个主电路版上使之成为一个部件或子系统的工艺。第四层次，将数个子系统组装成为一个完整电子厂品的工艺过程。 6.封装的分类？
按照封装中组合集成电路芯片的数目，芯片封装可分为：单芯片封装与多芯片封装两大类，按照密封的材料区分，可分为高分子材料和陶瓷为主的种类，按照器件与电路板互连方式，封装可区分为引脚插入型和表面贴装型两大类。依据引脚分布形态区分，封装元器件有单边引脚，双边引脚，四边引脚，底部引脚四种。常见的单边引脚有单列式封装与交叉引脚式封装，双边引脚元器件有双列式封装小型化封装，四边引脚有四边扁平封装，底部引脚有金属罐式与点阵列式封装。 7.芯片封装所使用的材料有金属陶瓷玻璃高分子 8.集成电路的发展主要表现在以下几个方面？ 1芯片尺寸变得越来越大2工作频率越来越高3发热量日趋增大4引脚越来越多 对封装的要求：1小型化2适应高发热3集成度提高，同时适应大芯片要求4高密度化5适应多引脚6适应高温环境7适应高可靠性 9.有关名词： SIP ：单列式封装 SQP：小型化封装 MCP：金属鑵式封装 DIP：双列式封装 CSP：芯片尺寸封装 QFP：四边扁平封装 PGA：点阵式封装 BGA：球栅阵列式封装 LCCC：无引线陶瓷芯片载体 第二章封装工艺流程 1.封装工艺流程一般可以分为两个部分，用塑料封装之前的工艺步骤成为前段操作，在成型之后的工艺步骤成为后段操作
半导体封装企业名单半导体封装企业名单 中电科技集团公司第58研究所 南通富士通微电子有限公司 江苏长电科技股份有限公司 江苏中电华威电子股份有限公司 天水华天科技股份有限公司（749厂） 铜陵三佳山田科技有限公司 无锡华润安盛封装公司（华润微电子封装总厂）中国电子科技集团第13研究所 乐山无线电股份公司 上海柏斯高模具有限公司 浙江华越芯装电子股份有限公司 航天771所 新科-金朋（上海）有限公司 江苏宜兴电子器件总厂 浙江东盛集成电路元件有限公司 北京科化新材料科技有限公司 上海华旭微电子公司 电子第24所 上海纪元微科电子有限公司
电子第47所 成都亚红电子公司 汕头华汕电子器件有限公司上海长丰智能卡公司 江门市华凯科技有限公司 广州半导体器件厂 北京宇翔电子有限公司 北京飞宇微电子有限责任公司深圳市商岳电子有限公司 绍兴力响微电子有限公司 上海永华电子有限公司 上海松下半导体有限公司 深圳深爱半导体有限公司 广东粤晶高科股份有限公司江苏泰兴市晶体管厂 无锡KEC半导体有限公司 捷敏电子（上海）有限公司星球电子有限公司 强茂电子(无锡)有限公司 万立电子(无锡)有限公司 江苏扬州晶来半导体集团
晶辉电子有限公司 济南晶恒有限责任公司（济南半导体总厂）无锡市无线电元件四厂 北京半导体器件五厂 吴江巨丰电子有限公司 苏州半导体总厂有限公司 快捷半导体(苏州)有限公司 无锡红光微电子有限公司 福建闽航电子公司 电子第55所 山东诸城电子封装厂 武汉钧陵微电子封装 外壳有限责任公司 山东海阳无线电元件厂 北京京东方半导体有限公司 电子第44所 电子第40所 宁波康强电子有限公司 浙江华科电子有限公司 无锡市东川电子配件厂 厦门永红电子公司
随着半导体技术的发展，摩尔定律接近失效的边缘。产业链上IC 设计、 晶圆制造、封装测试各个环节的难度不断加大，技术门槛也越来越高，资 本投入越来越大。由单个企业覆盖整个产业链工艺的难度显著加大。半导 体产业链向专业化、精细化分工发展是一个必然的大趋势。 全球半导体产业整体成长放缓，产业结构发生调整，产能在区域上重新分 配。半导体产业发达地区和不发达地区将会根据自身的优势在半导体产 业链中有不同侧重地发展。封装产能转移将持续，外包封装测试行业的增 速有望超越全行业。 芯片设计行业的技术壁垒和晶圆制造行业的资金壁垒决定了，在现阶段， 封装测试行业将是中国半导体产业发展的重点。 在传统封装工艺中，黄金成本占比最高。目前采用铜丝替代金丝是一个大 的趋势。用铜丝引线键合的芯片产品出货占比的上升有助于提高封装企 业的盈利能力。 半导体封装的发展朝着小型化和多I/O 化的大趋势方向发展。具体的技术 发展包括多I/O 引脚封装的BGA 和小尺寸封装的CSP 等。WLSCP 和 TSV 等新技术有望推动给芯片封装测试带来革命性的进步。 中国本土的封装测试企业各有特点：通富微电最直接享受全球产能转移； 长电科技在技术上稳步发展、巩固其行业龙头地位；华天科技依托地域优 势享受最高毛利率的同时通过投资实现技术的飞跃。 中国本土给封装企业做配套的上游企业，如康强电子和新华锦，都有望在 封装行业升级换代的过程中提升自己的行业地位。 风险提示：全球领先的封装测试企业在中国大陆直接投资，这将加大行 业内的竞争。同时用工成本的上升将直接影响半导体封装企业的盈利能 力。 半导体封装产能持续转移 半导体封装环节至关重要 半导体芯片的大体制备流程包括芯片设计->圆晶制造->封装测试。所谓半导体 ?封装（Packaging）?，是半导体芯片生产过程的最后一道工序，是将集成电路用绝缘的材料打包的技术。封装工艺主要有以下功能：功率分配（电源分配）、信号分配、散热通道、隔离保护和机械支持等。封装工艺对于芯片来说是必须的，也是至关重要的一个环节。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能的下降。另外，封装后的芯片也更便于安装和运输。可以说封装是半导体集成电路与电路板的链接桥梁，封装技术的好坏还直接影响到芯片自身的性能和PCB 的设计与制造， 产业分工精细化 随着半导体产业的发展，?摩尔?定律持续地发酵，IC 芯片集成度以几何级数 上升，线宽大幅下降。以INTEL CPU 芯片为例，线宽已经由1978 年推出的8086 的3 μm 发展到2010 年推出Core i 7 的45nm , 对应的晶体管集成度由2.9 万只发展到7.8 亿只。产业链上IC 设计、晶圆制造、封装测试各个环节的难度不断加大，技术门槛也越来越高。同时随着技术水平的飞升和规模的扩大，产业链中的多个环节对资本投入的要求也大幅提高。由单个企业做完覆盖整个产业链工艺的难度越来越大。在这样的大环境下，产业链向专业化、精细化分工发展是一个必然的大趋势。 目前全球的半导体产业链大致可以归纳为几大类参与者：IDM 集成设备制造商；
芯片封装方式大全 各种IC封装形式图片 BGA Ball Grid Array EBGA 680L LBGA 160L PBGA 217L Plastic Ball Grid Array SBGA 192L QFP Quad Flat Package TQFP 100L SBGA SC-70 5L SDIP SIP Single Inline Package SO Small Outline Package
TSBGA 680L CLCC CNR Communication and Networking Riser Specification Revision 1.2 CPGA Ceramic Pin Grid Array DIP Dual Inline Package SOJ 32L SOJ SOP EIAJ TYPE II 14L SOT220 SSOP 16L SSOP TO18
DIP-tab Dual Inline Package with Metal Heatsink FBGA FDIP FTO220 Flat Pack HSOP28 ITO220 TO220 TO247 TO264 TO3 TO5 TO52 TO71
ITO3p JL LCC LDCC LGA LQFP PCDIP PGA Plastic Pin Grid Array TO72 TO78 TO8 TO92 TO93 TO99 TSOP Thin Small Outline Package
PLCC 详细规格 P PS LQFP 100L 详细规格 METAL QUAD 100L 详细规格 PQFP 100L 详细规格 QFP Quad Flat Package TSSOP or TSOP II Thin Shrink Outline Package uBGA Micro Ball Grid Array uBGA Micro Ball Grid Array ZIP Zig-Zag Inline Package TEPBGA 288L TEPBGA C-Bend Lead
半导体封装技术大全 1、BGA(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚BGA仅为31mm 见方；而引脚中心距为0.5mm 的30 4 引脚QFP 为40mm 见方。而且BGA不用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有 可能在个人计算机中普及。最初，BGA的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI 厂家正在开发500 引脚的BGA。BGA的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为 GPAC(见OMPAC 和GPAC)。 2、BQFP(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。 3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。 4、C－(ceramic) 表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。 5、Cerdip 用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EP ROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8 到42。在日本，此封装表示为DIP－G(G 即玻璃密封的意思)。 6、Cerquad 表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1. 5～ 2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8m m、0.65mm、 0.5mm、 0.4mm 等多种规格。引脚数从32 到368。 7、CLCC(ceramic leaded chip carrier) 带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。带有窗口的用于封装紫外线擦除型EPRO M 以及带有EPROM 的微机电路等。此封装也称为 QFJ、QFJ－G(见QFJ)。 8、COB(chip on board) 板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片焊技术。 9、DFP(dual flat package) 双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，现在已基本上不用。 10、DIC(dual in-line ceramic package) 陶瓷DIP(含玻璃密封)的别称(见DIP). 11、DIL(dual in-line) DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。 12、DIP(dual in-line package) 双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。 DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。引脚中心距2.54mm，引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52m m 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加区分，只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP 也称为cerdip(见cerdip)。 13、DSO(dual small out-lint) 双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。 14、DICP(dual tape carrier package) 双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于利用的是TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为定制品。另外，0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在日本，按照E
介绍各种芯片封装形式的特点和优点。常见的封装材料有：塑料、陶瓷、玻璃、金属等，现在基本采用塑料封装。按封装形式分：普通双列直插式，普通单列直插式，小型双列扁平，小型四列扁平，圆形金属，体积较大的厚膜电路等。 由于电视、音响、录像集成电路的用途、使用环境、生产历史等原因，使其不但在型号规格上繁杂，而且封装形式也多样。我们经常听说某某芯片采用什么什么的封装方式，比如，我们看见过的电板，存在着各种各样不同处理芯片，那么，它们又是是采用何种封装形式呢？并且这些封装形式又有什么样的技术特点以及优越性呢？那么就请看看下面的这篇文章，将为你介绍各种芯片封装形式的特点和优点。 1) 概述 常见的封装材料有：塑料、陶瓷、玻璃、金属等，现在基本采用塑料封装。 按封装形式分：普通双列直插式，普通单列直插式，小型双列扁平，小型四列扁平，圆形金属，体积较大的厚膜电路等。 按封装体积大小排列分：最大为厚膜电路，其次分别为双列直插式，单列直插式，金属封装、双列扁平、四列扁平为最小。 两引脚之间的间距分：普通标准型塑料封装，双列、单列直插式一般多为2.54±0.25 mm，其次有2mm（多见于单列直插式）、1.778±0.25mm（多见于缩型双列直插式）、1.5±0.25mm，或1.27±0.25mm(多见于单列附散热片或单列V 型)、1.27±0.25mm(多见于双列扁平封装)、1±0.15mm(多见于双列或四列扁平封装)、0.8±0.05～0.15mm(多见于四列扁平封装)、0.65±0.03mm(多见于四列扁平封装)。 双列直插式两列引脚之间的宽度分：一般有7.4～7.62mm、10.16mm、12.7mm、1 5.24mm等数种。 双列扁平封装两列之间的宽度分（包括引线长度：一般有6～6.5±mm、7.6mm、10.5～10.65mm等。 四列扁平封装40引脚以上的长×宽一般有：10×10mm(不计引线长度)、13.6×1 3.6±0.4mm(包括引线长度)、20.6×20.6±0.4mm(包括引线长度)、8.45×8.45±0.5mm(不计引线长度)、14×14±0.15mm（不计引线长度）等。 2）DIP双列直插式封装 DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。 DIP封装具有以下特点： 1.适合在PCB(印刷电路板)上穿孔焊接，操作方便。 2.芯片面积与封装面积之间的比值较大，故体积也较大。 Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的内存芯片也是这种封装形式。 3）QFP塑料方型扁平式封装和PFP塑料扁平组件式封装 QFP（Plastic Quad Flat Package）封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在
最新封装技术与发展 芯片制作流程 封装大致经过了如下发展进程： 结构方面：DIP 封装(70 年代)->SMT 工艺(80 年代LCCC/PLCC/SOP/QFP)->BGA 封装(90 年代)->面向未来的工艺(CSP/MCM) 材料方面：金属、陶瓷－>陶瓷、塑料－>塑料； 引脚形状：长引线直插－>短引线或无引线贴装－>球状凸点； 装配方式：通孔插装－>表面组装－>直接安装 封装技术各种类型 一．TO 晶体管外形封装 TO （Transistor Out-line）的中文意思是“晶体管外形”。这是早期的封装规格，例如TO-92，TO-92L，TO-220，TO-252 等等都是插入式封装设计。近年来表面贴装市场需求量增大，TO 封装也进展到表面贴装式封装。 TO252 和TO263 就是表面贴装封装。其中TO-252 又称之为D-PAK，TO-263 又称之为D2PAK。D-PAK 封装的MOSFET 有3 个电极，栅极（G）、漏极（D）、源极（S）。其中漏极（D）的引脚被剪断不用，而是使用背面的散热板作漏极（D），直接焊接在PCB 上，一方面用于输出大电流，一方面通过PCB 散热。所以PCB 的D-PAK 焊盘有三处，漏极（D）焊盘较大。
二．DIP 双列直插式封装 DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100 个。封装材料有塑料和陶瓷两种。采用DIP 封装的CPU 芯片有两排引脚，使用时，需要插入到具有DIP 结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP 封装结构形式有：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP （含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。 DIP 封装具有以下特点： 1.适合在PCB (印刷电路板)上穿孔焊接，操作方便。 2. 比TO 型封装易于对PCB 布线。 3.芯片面积与封装面积之间的比值较大，故体积也较大。以采用40 根I/O 引脚塑料双列直插式封装(PDIP)的CPU 为例，其芯片面积/封装面积=(3×3)/(15.24×50)=1:86，离1 相差很远。（PS:衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1 越好。如果封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。） 用途：DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。Intel 公司早期CPU，如8086、80286 就采用这种封装形式，缓存(Cache )和早期的内存芯片也是这种封装形式。 三．QFP 方型扁平式封装 QFP(Plastic Quad Flat Pockage)技术实现的CPU 芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在100 以上。基材有陶瓷、金属和塑料三种。引脚中心距有1.0mm、0.8mm、0.65mm、0.5mm、0.4mm、0.3mm 等多种规格。 其特点是： 1.用SMT 表面安装技术在PCB 上安装布线。 2.封装外形尺寸小，寄生参数减小，适合高频应用。以0.5mm 焊区中心距、208 根I/O 引脚QFP 封装的CPU 为例，如果外形尺寸为28mm×28mm，芯片尺寸为10mm×10mm，则芯片面积/封装面积=(10×10)/(28×28)=1:7.8，由此可见QFP 封装比DIP 封装的尺寸大大减小。 3.封装CPU 操作方便、可靠性高。 QFP 的缺点是：当引脚中心距小于0.65mm 时，引脚容易弯曲。为了防止引脚变形，现已出现了几种改进的QFP 品种。如封装的四个角带有树指缓冲垫的BQFP(见右图)；带树脂保护环覆盖引脚前端的GQFP；在封装本体里设置测试凸点、放在防止引脚变形的专用夹具里就可进行测试的TPQFP 。 用途：QFP 不仅用于微处理器（Intel 公司的80386 处理器就采用塑料四边引出扁平封装），门陈列等数字逻辑LSI 电路，而且也用于VTR 信号处理、音响信号处理等模拟LSI 电路。四．SOP 小尺寸封装 SOP 器件又称为SOIC(Small Outline Integrated Circuit)，是DIP 的缩小形式，引线中心距为1.27mm，材料有塑料和陶瓷两种。SOP 也叫SOL 和DFP。SOP 封装标准有SOP-8、SOP-16、SOP-20、SOP-28 等等，SOP 后面的数字表示引脚数，业界往往把“P”省略，叫SO （Small Out-Line ）。还派生出SOJ （J 型引脚小外形封装）、TSOP （薄小外形封装）、VSOP （甚小外形封装）、SSOP （缩小型SOP ）、TSSOP （薄的缩小型SOP ）及SOT （小外形晶