分析Cache的运行机制和设计理念
随着双核时代的到来，CPU的Cache越来越受到DIYer的重视。本文吸收了其它高手发表的文章观点，浅谈一下Cache的运行和设计原理。
1. CPU Cache简介
Cache其是就是CPU和内存之间的一个中转站。由于目前CPU的频率（速度）已经大大超过内存，往往CPU会为了读取或存储数据白白浪费几十个时钟周期。这造成了巨大的资源浪费。于是Cache的设计思想被提上日程，几经实验修改后，逐渐形成了我们现在所能够看到的Cache架构。
在现代CPU设计中，设计师们要解决的最主要问题，就是找到一个在CPU和内存之间平衡的均点。Cache作为CPU--->内存的中转站，在其中发挥了巨大的作用。CPU在请求数据或指令时，除了常规的在内存中进行查找外，还会在Cache中进行查找。一旦命中，就可以直接从Cache中读取，节约大量时间。正因为如此，Cache在现代CPU中显得越来越重要。
2. Cache的实现原理
众所周知，Cache属于SRAM（Satic Random Access Memory），它利用晶体管的逻辑开关状态来存取数据。也正因为如此，SRAM内部的电路构造比起常见的DRAM（Dynamic Random Memory）要复杂得多，导致了成本的巨增。这也是SRAM不能普及的一个重要原因。
Cache在计算机存储系统中没有编配固定的地址，这样程序员在写程序时就不用考虑指令是运行在内存中还是Cache中，Cache对于计算机上层来说是完全透明的。
CPU在读取数据时，会首先向内存和Cache都发送一个查找指令。如果所需要的数据在Cache中（命中），则直接从Cache读取数据，以节约时间和资源。CPU对Cache的搜索叫做Tag search，即通过Cache中的CAM（Content Addressed Memory）对希望得到的Tag数据进行搜索。CAM是一种存储芯片，延迟很低，常用于网络设备中用作路由选择。
CPU进行Tag search的过程是这样的：在Cache中数据或指令是以行为单位存储的，一行又包含了很多字。如现在主流的设计是一行包含64Byte。每一行拥有一个Tag。因此，假设CPU需要一个标为Tag 1的行中的数据，它会通过CAM对Cache中的行进行查找，一旦找到相同Tag的行，就对其中的数据进行读取。
在现代计算机中，虽然Cache的容量一直在增涨，但现在桌面处理器中Cache最大的也不过4MB，设计师们是如何保证在这小小的Cache中保存的数据或指令就一定是CPU 需要的呢？这就要利用到CPU运行时的两个基本局限性：时间局限性和空间局限性。
所谓时间局限性，是指CPU在某一时刻使用到的数据或指令，在下一时刻也会被重复利用。比如3D游戏中，同一场景会在不同时间被渲染多次，如果在第一次渲染中Cache
存储了相关指令、数据，那么在下一次需要重复渲染时，就能够直接从Cache中读取相关内容。
而空间局限性，指的是CPU在读取某一地址的数据时，也有可能会用到该地址附近的数据。也就是说，CPU需要的数据在很多时候是连续的。例如在听歌或看电影时，数据流总是连续的（正常播放状态下）。这样的应用对于CPU来说是很有利的，数据预读取单元也能够发挥最大作用。
Cache正是利用了上述两个局限性，得已实现并工作。设计师们能够充分利用这两个局限，在容量较小的Cache中存入CPU在将来某时刻需要的内容。需要指出的是，很多程序在执行指令或数据时，所呈现出来的局限性是不同的。有可能执行指令的时候呈现出时间局限性，而数据呈现出空间局限性，因此设计师们把L1 Cache分成了Instruction Cache（指令缓存）和Data Cache（数据缓存）。
3. Cache的运行原理
前面已经说过，Cache的数据存储是以行（Line）为单位的，每一行又包含64Byte。行是存储在“框架”（Block frame）这种数据容器中的，而框架则直接与内存相对应。很明显，Cache中可能包含数个框架。那么这些Cache框架是怎么与内存相对应相联系的呢？有三种办法。
第一种方法叫完全相联法。即内存中的数据可以存储在任何Cache框架中，同一数据也可以存储在不同的框架中。这样数据的存储相当灵活，CPU在查找时也很方便：只需在框架中对比找出需要的Tag行，即实现命中，显著的提升了命中率。然而这样做的缺陷也很明显：对于容量较大的Cache来说，CPU需要在成百的框架中查找需要的Tag行，延迟大大增加。因此这种设计方式只适用于容量较小的Cache。
由于完全相联法的这种局限性，设计师们很快提出了另一种旨在降低延迟的组织方式：直接映象法。和完全相联不同，在直接映象中内存会将数据存入的Cache框架地址“记住”，以后再次存储时就只能使用该框架。这样做的好处是使CPU只需要进行一次Tag search，在以后的读取操作中就可以直接找到所需Tag行所在的框架，从而达到降低延迟的目的。
而至于内存会将数据存入Cache的哪个框架中，这有个算法——块地址与整个框架数的同余。我们举个简单的例子来看，有个1K的缓存，块大小为64字节，则总共有16个缓存块，也就是有16个框架，那在内存中首地址为12480的内存块应该保存在缓存的哪个框架中呢？12480/64=195，195mod16=3,则它应该放入第4个框架中。这样一来，内存中的数据能很快的读取到缓存中的某个块中，CPU也能很快的在这个块中找到所要的数据，这样就省下了对比各个框架的时间，自然延迟就小了，但是，如果第4个框架中装入了内存块195的数据，而其它同余依然是3的35，51，67等这些块就不能装入了，这样，当CPU 需要35，51，67这些块的时候，就会发生冲突（collision），导致出现Cache miss的情况，大大的降低了命中率。
直接映象法和完全相联法都只解决了Cache运行问题的一个方面。这以后设计师们又设计了另一种综合前两者优点的方法----路组相联法。先将Cache分成不同的组，每个组中放入不同的框架。内存数据的存储对于组来说是固定的---这就有效控制了延迟。而每个框架中的行又按照完全相联的方法，灵活存储---这又提高了命中率。显然，一组中放入的框架越少，那么它的命中率和延迟都能够控制得越好。组中的框架称为“路”，有几个框架就叫做几路。
路组相联法很好的解决了命中率和延迟之间的矛盾，因此在现代Cache中得到广泛的推广应用。
4. Cache的写入策略
前面说了这么多，似乎都在谈Cache的读取，而忘了它的写入是怎么样的？这是因为在一个常见的应用程序中，其50%的指令是与数据存取相关的，而其中又有近30%的指令与读取有关。也就是说，CPU在运行中进行的读取操作频率要远远大于写入操作。所以本文用了大量篇幅来说明Cache的读取，而它的写入则相关简单，依赖于三种写入策略：
写回法：当CPU更新Cache时，并不同时更新内存中的相应数据。这种方法减少了访问内存的次数，缩短了时间。但在保持与内存内容的一致性上存在在隐患，并且使用写回法，必须为每个缓存块设置一个修改位，来反映此块是否被CPU修改过。
全写法：和写回法相反，当Cache数据更新时，也同时更新内存数据。Cache不用设置修改位或相应的判断器。这种方法的好处是，当Cache命中时，由于缓存和内存是同时写入的，所以可以很好的保持缓存和内存内容的一致性，但缺点也很明显，由于每次写入操作都要更新所有的存储体，如果一次有大量的数据要更新，就要占用大量的内存带宽，而内存带宽本来就不宽裕，如果写操作占用太多带宽的话，那主要的读操作就会受到比较大的影响。
写一次法：这是一种基于上面两种方法的写策略，它的特点是，除了第一次更新Cache 的时候要同时更新内存，其它时候都和写回法一样，只修改Cache。这就在内存一致性和延迟中找到了一个较好的平衡。
5. Cache的替换策略
所谓替换策略，是指Cache中数据的更新方法。无论如何，Cache的容量还是比较小的。要保证在这样的容量下其中的数据是CPU需要的，就需要不停地对Cache进行更新，摈弃不需要的旧数据，加入新内容。
目前常见的Cache替换策略有三种，分别是：
先进先出（First In First Out，FIFO），即替换最早进入Cache的数据。这种算法在早期的Cache里使用较多，那时候的Cache的容量还很小，数据在Cache的时间都不会太久，经常是CPU一用完就不得不被替换下来，以保证CPU所需要的其它数据能在Cache 中找到。但这样命中率也会降低，因为这种算法所依据的条件是数据在Cache中的时间，而不是其在Cache中的使用情况。
最不经常使用（Least Frequency Used，LFU），即替换被CPU访问次数最少的行。LFU算法是将每个行设置计数器，起始为0，每被CPU访问一次，就加1，当需要替换时，找到那个计数最小的替换出来，同时将其它行的计数置0。这种算法利用了时间局限性原理，但是每次替换完都把其它行置0，使得把这种局限性的时间限定在了两次替换之间的时间间隔内。由于替换太频繁，让这时间间隔太短了，并不能完全反映出CPU近期的访问情况。
近期最少使用（Least Recently Used，LRU），即替换在近段时间里，被CPU访问次数最少的行，它是LFU的拓宽版本。其原理是在每个行中设置一个计数器，哪一行被CPU 访问，则这行置0，其它增1，在一段时间内，如此循环，待到要替换时，把计数值最大的替换出去。这种算法相当于延长了替换时间，从而更能本质地反应行的使用情况。有一点要说明的是，有时候行被替换出，并不代表它一定用不到了，而是Cache容量不够了。这种算法是目前最优秀的，大部分的Cache的替换策略都采用这种算法。
6. 实例分析---NetBurst与K7/8 Cache设计上的一些异同
之所以拿Intel放弃的NetBurst架构而非现在最新的Core架构来做比较，是因为我觉得NetBurst中的Cache设计十分先进，在一定呈度上代表了未来的发展趋势。虽然这次实验失败了，但还是可以拿出来做一些简单的分析。
用CPU-Z等软件来查看NetBurst架构P4的信息，会发现其L1和其它CPU有些不一样。它没有了以前的“Instruction Cache”，取而代之的是一个称为“Trace Cache”的东西。并且其容量也不再是KByte，而是μOps。这是怎么回事呢？
先来看看CPU运行程序时的基本操作流程：首先CPU会根据IPR（Instruction Pointer Rigster）提供的地址取得指令，然后对指令进行解码，得出操作地址数和操作码。再由操作地址数获得操作数，并由ALU结合操作码计算出操作数，最后保存在寄存器中。这其中最为复杂的就是解码操作。现代CPU为了提高指令执行效率，借签了RISC的设计理念，将不同的X86指令解码为长短统一、内容简单的微指令并以超标量的方式执行。
在以前的CPU设计中，一般是等到CPU需要执行某指令时，才对其进行解码。在引入了分支预测后，就可以预先读取CPU可能用到的指令，并解码，以备CPU需要时直接调用。这就是Trace Cache的作用。它可以将分支预测得到的X86指令事先解码为微指令并存储在一个被称为回溯片断（trace segment）的逻辑组中，并且这些解码后的指令非常灵活，它能够在进入trace segment前决定是否直接进入流水线来执行。当trace segment 中的微操作指令执行后，trace cache就会马上变成“执行模式（execute mode）”，这种模式下，微指令就会依据预测时的顺序来被CPU提取，并执行。这样一来，Trace cache存储的指令就是CPU可以直接执行的微操作，并且由于是存放在L1中，使得CPU每次需要
时都可以马上取得译码好的微指令，再加上超低的延迟可以让CPU执行频率迅速增大，使CPU的主频达到前所未有的高度。还有一个重要的好处就是可以让CPU本身的X86解码单元减少，简化CPU结构。总的来说，Trace Cache引入的最终目的就是为了减少X86指令解码器，缓解长流水线出现预测失误所带来的性能损失，并代替原始的L1指令缓存。
由于Intel一直没有公布Trace Cache的具体大小，只是透露其可以装入12条微指令，因此其单位是12μOps。
然而，这种大胆的Cache设计最大的弊端在于，一旦分支预测出现错误，后果将是极其严重的。因此Intel希望借助于较大的L2来缓减预测出错引起的性能损失，这就要求L2拥有极高的命中率。因此Intel在NetBurst架构中采用了8路组相联（其命中率可以达到完全相联的水平），容量为2MB的L2，并提供256b带宽，以确保其低延迟。但从实际效果来看，显然由于流水线级别的增加给分支预测带来了不可估计的难度，即使有2MB L2坐镇，也难保P4的“高频低能”。
对于K7/K8来说，其Cache设计同Intel也有相似之处。AMD历来重视L1，64K Ins+64K Dat，2路组相联的设计让AMD拥有高命中率和低延迟的L1。然而在Instrution Cache中AMD的设计思路又与其它CPU有所不同。首先其Ins中并不存储传统的X86指令，而是存储着分支预测出来的X86指令的信息。再根据这些信息将指令解码成1~2条“宏操作”来执行。由于AMD CPU采用了3条流水线的超标量结构，因此其可以保证同时执行6条这样的宏操作。显然，相比之下AMD CPU的指令执行效率要优于Intel，因此就可以解释为什么AMD 2.4G可以打败Intel 3.2G了。然而从这样的L1设计来看，似乎和Intel有些异曲同工之妙。
对于L2，AMD历来只有很少的256K或512K。这是由于AMD的Cache设计思想所致。在一般的Cache中，下级Cache总是要保留一个上级Cache的映象，即L1中的数据在L2中也能够找到。L2在L3中能够找到相同数据。然而AMD并没有这样做，它的L2中保存的数据都是L1中替换下来的，以保证CPU在下次使用中能够在L2中找到。因此，AMD 的Cache结构呈现出L1+L2的“怪异”现像，它的L2对于整体性能并不起决定性作用。Sempron 2600+（128K L2）同2800+（256K L2）性能相同，就是这个原因。
分析影响cache命中率的因素 摘要： 存储器是计算机的核心部件之一。由于CPU和主存在速度上的存在着巨大差异，现代计算机都在CPU和主存之间设置一个高速、小容量的缓冲存储器cache。而它完全是是由硬件实现，所以它不但对应用程序员透明，而且对系统程序员也是透明的。Cache对于提高整个计算机系统的性能有着重要的意义，几乎是一个不可缺少的部件。 关键字：cache容量；失效率；块大小；相联度；替换策略。 一、概述 存储器是计算机的核心部件之一。其性能直接关系到整个计算机系统性能的高低。如何以合理的价格，设计容量和速度都满足计算机系统要求的存储器系统，始终是计算机系统结构设计的中关键的问题之一。 计算机软件设计者和计算机用户对于存储器容量的需求是没有止境的，他们希望容量越大越好，而且要求速度快、价格低。仅用单一的存储器是很难达到这一需求目标的。较好的方法是采用存储层次，用多种存储器构成存储器的层次结构。 其中“cache-主存”和“主存-辅存”层次是常见的两种层次结构，几乎所有现代的计算机都同时具有这两种层次。我们都知道，程序在执行前，需先调入主存。在这里主要讨论的是“cache-主存”层次。 “cache-主存”是在为了弥补主存速度的不足，这个层次的工作一般来说，完全是由硬件实现，所以它不但对应用程序员透明，而且对系统程序员也是透明的。 如前所述，为了弥补CPU和主存在速度上的巨大差异，现代计算机都在CPU和主存之间设置一个高速、小容量的缓冲存储器cache。Cache对于提高整个计算机系统的性能有着重要的意义，几乎是一个不可缺少的部件。 Cache是按块进行管理的。Cache和主存均被分割成大小相同的块。信息以块为单位调入cache。相应的，CPU的访存地址被分割成两部分：块地址和块内位移。
向产品创新的概念设计技术研究
内容提要：分别阐述了产品概念设计领域的研究现状；指出前者的根本缺陷在于缺乏设计方法学的支持，未能从产品创新着眼、体现整个设计过程，后者往往局限于设计的 理论层次，仅从设计艺术的角度进行研究，缺乏可实现性和操作性。本文针对上述不足，总结了概念设计过程中五个方面的产品创新，提出了遵循设计思维、面向产品创新 的概念设计的基本思路、支撑技术和实现方法，并进一步研制了实验系统加以验证。（作者：包恩伟 孙守迁 潘云鹤）
0．引言 产品概念设计是设计过程的初始阶段，其目标是获得产品的基本形式或形状。广义上的概念设计（如图 1 所示）是指从产品的需求分析之后，到详细设计之前这一阶段的设计过程。 它主要包括功能设计、原理设计、布局设计、形状设计和初步的结构设计等五部分。这几个部分虽存在一定的阶段性和相互独立性，但在实际的设计过程中，由于设计类型的不同，往 往具有侧重性，而且互相依赖，相互影响。 概念设计是产品整个设计过程中一个非常重要的阶段。这一阶段的工作高度地体现了设计的艺术性、创造性、综合性以及设计师的经验性。实践表明，一旦概念设计被确定，产品 设计的 60％－70％也就被确定了；然而，概念设计阶段所花费的成本和时间在总的开发成本和设计周期中占的比例通常都在 20％以下。 当前，由于工业产品由传统的机械产品向机电一体化产品、电子产品方向发展，市场竞争日趋激烈，消费观念不断变化，从而导致一个产品的功能已不再是消费者决定购买的最主 要因素。产品的创新性、外观造型、宜人性等因素愈来愈受到重视，在竞争中占据着突出地位。这种趋势促使企业在着手进行新产品开发时把面向产品的创新性、外观造型、人机工程 学的设计提到一个新的高度，从而也迫切要求对产品概念设计的研究能有进一步的突破，以提高产品的设计水平和市场竞争力。
图 1 概念设计的定义 1．概念设计的研究现状 概念设计在产品的整个设计开发过程有着无可替代的作用。因而，对这一过程的研究一直以来都是 CAD／CAM、CIMS 等领域的热点。特别是近年来，随着计算机图形学、虚拟现实、 敏捷设计、多媒体等技术的发展和 CAD／CAM 应用的深入，产品概念设计的研究也有了新的进展。 从工程设计的研究角度，概念设计包括了产品的功能设计、原理设计、方案设计及初步的结构设计等内容。不少学者从工程设计学出发，提出了层次概念设计模型、工程设计概念 模型、基于功率键图的概念设计等概念设计建模方法。 从工业设计的研究角度，概念设计主要是指考虑功能、结构、人机工程以及制造等因素在内的产品外观形态的设计。不少学者从产品设计方法学出发，提出了造型文法、色彩文法、 形状文法等产品概念设计原理、原则与方法。 另外，从技术的应用角度，有学者从智能辅助的角度提出了基于多层推理机制的概念设计、概念设计专家系统等概念设计方法和机制；也有学者从虚拟现实的应用角度提出了基于 虚拟界面的概念形状设计、基于多通道用户界面的概念设计等等。 从上述现状可看到：对概念设计的认识和研究目前还处于一个分离的局面。从工程设计角度进行的研究往往以产品的功能原理为出发点，将概念设计看成是功能原理方案的草图实 现过程，而计算机辅助概念设计（Computer Aided Conceptual Design，以下简称 CACD）则是提供一个产品的草图绘制和三维重建工具。因而很少从概念设计本身和设计思维的角度进 行研究；从工业设计角度进行研究的学者则往往从产品的外观造型出发，他们擅长设计理论，但不了解计算机的辅助能力。因而其理论很难通过程序形式加以实现。 另外，当前一些大型 CAD／CAM／CAE 商品化软件系统如 EDS Unigraphics、Pro/Engineer 等也提供了概念设计／工业设计模块，其设计结果能直接传递给系统中其他模块进行后续 设计。但根本的问题在于： ① 这些模块提供的基本上是一个在设计方案基本定型之后的概念化／草图化绘图工具而非设计工具。它缺乏设计方法学的支持； ② 整个模块基本上没有体现概念设计的设计过程，设计流程没能从概念设计师的角度出发，与设计思维不能很好融合；
数据库与信息管理本栏目责任编辑：代影Computer Knowledge and Technology 电脑知识与技术第7卷第22期(2011年8月)高档计算机系统中Cache 性能分析 潘继强 （陕西理工学院计算机科学与技术系，陕西汉中723000） 摘要：现代计算机体系结构中广泛采用Cache 来缓解处理器运行和存储器访问的速度增长之间的巨大差距，使得Cache 已经成为影响处理器性能、功耗、价值的重要因素之一。文章根据Cache 基本工作原理和引入Cache 后计算机系统的性能分析，介绍了一些改进Cache 性能的方法。 关键词：高速缓存；命中率；局部性原理；静态随机存储器 中图分类号：TP302文献标识码：A 文章编号：1009-3044(2011)22-5285-02 随着计算机技术的不断发展和进步，CPU(中央处理器)主频的不断提高对计算机系统性能的提升起到了极大的作用，但是作为一个完整的计算机系统，计算机系统性能的提高并不是仅取决于CPU 的主频，还与其他因素密切相关，例如，计算机系统结构、数据在各部件间的传送速度、存储部件的存取速度等，其中CPU 和主存之间的存取速度与计算机系统性能的提高有很大关系。可是主存速度的提高始终跟不上CPU 的发展，据统计，CPU 的速度平均每年改进60%，而组成主存的动态RAM(随机存储器)速度平均每年只改进7%，结果是CPU 和主存之间的速度间隙平均每年大增50%。处理器运行和存储器访问的速度增长之间存在的差距越来越大，这种现象己经成为影响计算机系统性能最主要的瓶颈之一。假设一台计算机的CPU 工作速度很快，而配备的主存访问速度相对较慢，这样就会造成CPU 在访存时等待，降低了处理器的工作速度，进而影响计算机的整体性能。 解决CPU 与主存的速度差距问题在于保持CPU 的能力，提高主存的速度。使用硬件技术提高存储芯片的存取速度是一个有效的手段，可是在慢速的主存和快速CPU 之间插入一个容量较小的高速存储器起缓冲作用（即Cache 技术）也是解决问题的一个行之有效的方法，使得速度和成本之间的矛盾得到较合理的解决。自从1985年Intel80386问世以来，在后续的微处理器中都采用了Cache 。1Cache 的工作原理 在现代计算机系统中，高速缓存Cache 已经逐渐成为计算机不可缺少的一部分。在计算机系统中设置Cache 是为了解决高速处理器和低速主存之间速度不匹配的问题，从而可以提高整机的性能。因此要分析Cache 对计算机性能的影响，必须要了解其工作原理。 Cache 的工作原理是基于程序和数据访问的局部性。任何程序或数据要为CPU 所使用，必须先放到主存中。CPU 只与主存交换数据，所以主存的速度在很大程度上决定了系统的运行速度。对大量典型程序运行情况的分析结果表明，程序运行期间，在一个较短的时间间隔内，由程序产生的内存访问地址往往集中在主存很小范围的地址空间内。这一点不难理解。指令地址本来就是连续分布的，再加上循环程序段和子程序段要多次重复执行。因此，对这些地址中的内容的访问就自然具有时间上集中分布的倾向。数据分布的这种集中倾向不如指令明显，但对数组的存储和访问以及内存变量的安排都使存储器地址相对集中。这种在单位时间内对局部范围的存储器地址频繁访问，而对此范围以外的地址则访问甚少的现象，就称为程序访问的局部性。 由此可以想到，如果把在一段时间内、一定地址范围内被频繁访问的信息集合成批地从主存中读到一个能高速存取的小容量存储器中存放起来，供程序在这段时间内随时使用，从而减少或不再去访问速度较慢的主存，就可以加快程序的运行速度。这就是Cache 的设计思想，在主存和CPU 之间设置一个小容量的高速存储器就是高速缓存Cache(其结构如图1所示)，通常由SRAM(静态随机存储器)构成。它的存取速度比构成主存的动态RAM 要快的多，故CPU 在需要访问主存中的程序和数据时，就不必多次直接访问速度较慢的主存，而是从高速缓存中以更快的速度得到必要的程序和数据，从而可以缓解CPU 和主存速度不匹配的矛盾，进而提高计算机系统的性能。但是SRAM 的价格比较昂贵，若干设置大容量的高速缓存，就会增加计算机的成本，故Cache 的容量一般相对主存来说都比较小。 在Cache 系统中，将主存和Cache 都分成若干同样大小的块，每块内又包含若干个 字，主存总是以块为单位映射到Cache 中。根据程序访问的局部性原理，在程序运行期 间系统不断地将与当前访问块相关联的后继存储单元块从主存读入到Cache ，其实质 就是把主存中的程序和数据分块复制到Cache 中，然后再和CPU 进行高速传送。当 CPU 需要访问主存时就会在地址总线上发出访存地址，首先通过主存—Cache 地址变 换机构判定访存地址所对应的存储单元块是否已在Cache 中。如果在Cache 中(称为 Cache 命中)，则经地址变换机构将主存地址变换成Cache 地址去访问Cache 。如果不在 Cache 中(称为Cache 不命中)，此时就要把要访问的字直接从主存送往CPU ，同时把包括该字的主存块调入Cache 供CPU 使用。当然Cache 的容量是有限的，如果此刻Cache 处于未被装满的状态，则可将新的主存块直接调入Cache 。倘若Cache 原来已被装满，即已无法将新的主存块调入Cache 时，就得采用替换策略，从Cache 中换出一个旧块，并将新块替换进Cache 。 收稿日期：2011-05-28 作者简介：潘继强（1978-），男，陕西汉中人，讲师，研究方向为计算机基础理论教学。 图1缓存—主存层次结构图E-mail:jslt@https://www.doczj.com/doc/475054079.html, https://www.doczj.com/doc/475054079.html, Tel:+86-551-56909635690964ISSN 1009-3044 Computer Knowledge and Technology 电脑知识与技术Vol.7,No.22,August 2011.5285
关于城市规划设计理念的几点见解 【摘要】21世纪是城市的世纪，城市是经济活动的主要载体。城市规划对城市的发展至关重要。搞好城市规划，必须从城市发展的战略需求出发，统筹考虑到局部与全局、近期与远期、条条与块块的关系，在区域发展一体化的大背景下谋划城市发展。 【关键词】城市规划；设计理念 Abstract :The twenty-first Century is the century of the city, the city is the main carrier of economic activity. City Planning of the city development. Do a good job in city planning, must from city development strategy needs, consider as a whole to local and global, short-term and long-term, the relationship between the departments and regions, in the regional development under the background of the unification of city development plan Key word s:City planning; design concept 城市规划是继承过去、创造今天、预测未来的一门科学。搞好城市规划，必须从城市发展的战略需求出发，统筹考虑到局部与全局。城市规划也是一项综合性、应用性和科学性很强的工作，其目的在于实现城市发展中人与自然关系的和谐。 一、城市规划设计理念分析 1.1人性化。城市是由人工环境与自然环境相结合产生的人口相对集中的生活空间。人们的工作、生活、学习和社会活动都是在城市当中进行的，所以城市的规划与设计必须坚持以人为本。现代人类的生存与发展需要的是安全、舒适、文明的生活环境，城市作为人口集中的人类生活空间同样需要一个安全、舒适和文明的环境。因此，创造一个安全、舒适、文明的生括环境，使城市环境适应人的工作、学习和生活的需要，便是人性化的城市规划与设计的依据。 随着城市的发展，社会的进步，人与人的关系己从面对面直接交流转变成通过高科技信息手段的间接交流，人情冷漠，邻里交往贫乏，互不关心。原本亲密的团体环境关系被弱化，建立高品质的城市交往空间可以通过环境与行为间的相互贯通与影响，使人们获得亲切、舒适、愉悦、有活力的心理感受，增加人们的交往空间，缩短心灵差距，增加生活体验，增强相互理解，在环境中潜移默化地改变人们的生活情趣，提高人们的文明行为，减少由人情冷漠产生的道德与犯罪问题。
Spring作为现在最优秀的框架之一，已被广泛的使用，51CTO也曾经针对Spring框架中的JDBC应用做过报道。本文将从另外一个视角试图剖析出Spring框架的作者设计Spring框架的骨骼架构的设计理念。 Rod Johson在2002年编著的《Expert one to one J2EE design and development》一书中，对Java EE正统框架臃肿、低效、脱离现实的种种现状提出了质疑，并积极寻求探索革新之道。以此书为指导思想，他编写了interface21框架，这是一个力图冲破Java EE传统开发的困境，从实际需求出发，着眼于轻便、灵巧，易于开发、测试和部署的轻量级开发框架。Spring框架即以interface21框架为基础，经过重新设计，并不断丰富其内涵，于2004年3月24日，发布了1.0正式版。同年他又推出了一部堪称经典的力作《Expert one-to-one J2EE Development without EJB》，该书在Java世界掀起了轩然大波，不断改变着Java开发者程序设计和开发的思考方式。在该书中，作者根据自己多年丰富的实践经验，对EJB 的各种笨重臃肿的结构进行了逐一的分析和否定，并分别以简洁实用的方式替换之。至此一战功成，Rod Johnson 成为一个改变Java世界的大师级人物。 传统J2EE应用的开发效率低，应用服务器厂商对各种技术的支持并没有真正统一，导致J2EE的应用没有真正实现Write Once及Run Anywhere的承诺。Spring作为开源的中间件，独立于各种应用服务器，甚至无须应用服务器的支持，也能提供应用服务器的功能，如声明式事务等。 Spring致力于J2EE应用的各层的解决方案，而不是仅仅专注于某一层的方案。可以说Spring是企业应用开发的“一站式”选择，并贯穿表现层、业务层及持久层。然而，Spring并不想取代那些已有的框架，而与它们无缝地整合。 Spring简介 Spring是一个开源框架，它由Rod Johnson创建。它是为了解决企业应用开发的复杂性而创建的。Spring 使用基本的JavaBean来完成以前只可能由EJB完成的事情。然而，Spring的用途不仅限于服务器端的开发。从简单性、可测试性和松耦合的角度而言，任何Java应用都可以从Spring中受益。 ◆目的：解决企业应用开发的复杂性 ◆功能：使用基本的JavaBean代替EJB，并提供了更多的企业应用功能 ◆范围：任何Java应用 简单来说，Spring是一个轻量级的控制反转(IoC)和面向切面(AOP)的容器框架。 ◆轻量——从大小与开销两方面而言Spring都是轻量的。完整的Spring框架可以在一个大小只有1MB多的JAR文件里发布。并且 Spring所需的处理开销也是微不足道的。此外，Spring是非侵入式的：典型地，Spring应用中的对象不依赖于Spring的特定类。 ◆控制反转——Spring通过一种称作控制反转（IoC）的技术促进了松耦合。当应用了IoC，一个对象依赖的其它对象会通过被动的方式传递进来，而不是这个对象自己创建或者查找依赖对象。你可以认为IoC与JNDI相反——不是对象从容器中查找依赖，而是容器在对象初始化时不等对象请求就主动将依赖传递给它。 ◆面向切面——Spring提供了面向切面编程的丰富支持，允许通过分离应用的业务逻辑与系统级服务（例如审计（auditing）和事务（）管理）进行内聚性的开发。应用对象只实现它们应该做的——完成业务逻辑——仅此而已。它们并不负责（甚至是意识）其它的系统级关注点，例如日志或事务支持。 ◆容器——Spring包含并管理应用对象的配置和生命周期，在这个意义上它是一种容器，你可以配置你的每个bean如何被创建——基于一个可配置原型（prototype），你的bean可以创建一个单独的实例或者每次需要时都生成一个新的实例——以及它们是如何相互关联的。然而，Spring不应该被混同于传统的重量级的EJB容器，它们经常是庞大与笨重的，难以使用。 ◆框架——Spring可以将简单的组件配置、组合成为复杂的应用。在Spring中，应用对象被声明式地组合，典型地是在一个XML文件里。Spring也提供了很多基础功能（事务管理、持久化框架集成等等），将
产品概念设计报告 产品编号：EP7750 产品名称：发电机 编制：朱文忠04.05.31 审核： 批准：
目录 一需求分析 (1) 二样件分析 (3) 三概念设计 (3) 四结构设计 (4) 五试验方案设计 (4) 六流程方案设计 (5) 七DFMEA (5)
一.需求分析 汽车发电机是汽车电器中的重要部件，它的功用是两大部分：供给各用电部分的需要；给蓄电池充电。电机内装式电压调节器又是发电机中的一个至关重要的部件，随着我国汽车工业的高速发展发电机整机国产化、高档化、优质化已成为必须解决的问题。 根据发电机的技术要求QC/T29094-1992以及同WAI的交流，确定以下需求内容： 1．工作环境 a)工作温度：-40℃～170℃ b)转速范围：0-6000转/分钟 2．性能要求 3．可靠性要求 见交流发电机技术条件 4．其它要求 a)良好的外观 共5页第1页
b)应有的强度 5．顾客输入内容列表 a)WAI发电机样件（测绘、对比依据） b)WAI网页关于3G发电机技术资料 c)顾客的要求、标准等 1）顾客提供样机 2）要求电机各项性能不低于样机水平 3）应符合中华人民共和国的相关标准 共5页第2页
二.样件分析 见样件分析报告 样机的实验数据和外形图 三.概念设计 1.功能设计 应满足需求分析中的各项要求，对新电机各项性能指标的要求比样机高3%以上 2.原理设计 通过励磁产生电流利用调节器控制输出额定电流、电压实现整车供电及蓄电池充电。 3.外观设计 外形设计应与样机相同，可以降低设计风险、采购成本，使用户能顺利接受。 4.方案设计 设计步骤 1．采购样机的型号，对电机做性能实验，记录下电机实验数据、外形安装尺寸。 2．解剖电机记录各个总成、分总成及零部件清单 3．确定外购件、外协件、自制件和标准件的清单 4．给供应部门提供采购清单。 共5页第3页
计算机系统结构实验报告 名称： Cache性能分析学院：信息工程 姓名：陈明 学号：S121055 专业：计算机系统结构年级：研一
实验目的 1.加深对Cache的基本概念、基本组织结构以及基本工作原理的理解； 2.了解Cache的容量、相联度、块大小对Cache性能的影响； 3.掌握降低Cache失效率的各种方法，以及这些方法对Cache性能提高的好处； 4.理解Cache失效的产生原因以及Cache的三种失效； 5.理解LRU与随机法的基本思想，及它们对Cache性能的影响； 实验平台 Vmware 虚拟机，redhat 9.0 linux 操作系统，SimpleScalar模拟器 实验步骤 1.运行SimpleScalar模拟器； 2.在基本配置情况下运行程序（请指明所选的测试程序），统计Cache总失效 次数、三种不同种类的失效次数； 3.改变Cache容量（*2，*4，*8，*64），运行程序（指明所选的测试程序）， 统计各种失效的次数，并分析Cache容量对Cache性能的影响； 4.改变Cache的相联度（1路，2路，4路，8路，64路），运行程序（指明所 选的测试程序），统计各种失效的次数，并分析相联度对Cache性能的影响； 5.改变Cache块大小（*2，*4，*8，*64），运行程序（指明所选的测试程 序），统计各种失效的次数，并分析Cache块大小对Cache性能的影响； 6.分别采用LRU与随机法，在不同的Cache容量、不同的相联度下，运行程序 （指明所选的测试程序）统计Cache总失效次数，计算失效率。分析不同的替换算法对Cache性能的影响。 预备知识 1. SimpleScalar模拟器的相关知识。详见相关的文档。 2. 复习和掌握教材中相应的内容 （1）可以从三个方面改进Cache的性能：降低失效率、减少失效开销、减少Cache命中时间。 （2）按照产生失效的原因不同，可以把Cache失效分为三类： ①强制性失效（Compulsory miss）
2012 年春季学期研究生课程考核 （读书报告、研究报告） 考核科目:城市设计案例解析 学生所在院（系）:建筑学院 学生所在学科:风景园林 学生姓名:韩晓冬 学号:11S G34310 学生类别:风景园林硕士 考核结果阅卷人 第 1 页（共页）
基于触媒理论的新区发展框架构建——东营黄河水城南展区城市设计案例分析 1.项目背景 2009年，国家正式批复《黄河三角洲高效生态经济区发展规划》，同时为了配合建设黄河三角洲高效生态经济区中心城市，东营黄河水城的建设开始启动。而作为水城风貌核心区之一的东营黄河水城南展区主要承担城市的高档特色居住功能，是重中之重，核心区的建设成功将具有典型的示范意义和带动意义。在这个背景下，城市政府于2010年组织开展东营黄河水城南展区城市设计，对广利河以南、高速公路以东约20平方公里的土地开发建设进行研究。 2.城市触媒理论影响下的南展区设计理念 （1）南展区设计理念 滨水是黄河水城南展区最大的地理区位优势，同时水也是该片区最主要的触媒。为此该片区的设计理念源于“水”这一触媒，强调以水为源，水系贯通，水城相融等理念。充分利用水的激发和与引导作用，促进该片区城市建设的蓬勃发展。
首先，以水为触媒的设计为主题，黄河水城南展区城市设计的设计主题是以水为源，以人为本。方案除突出广利河两岸的景观和空间塑造外，在南展区内核地带开辟出一条首尾与广利河水系相贯通的核心水廊，并为核心水廊南北两侧各地块预留水循环进口和出口，便于各个地块的水景的打造。核心水廊的触媒水体的形态在不同片区具有不同的特征，如水网、水道、穿城水、环岛水、湖面水等多种形态。这种水城相融的方法，增大南展区与滨水环境的接触面，特色化得水体景观增加了触媒的带动效力和范围。从而更充分利用水的触媒作用，促进设计地块内更多的土地升值。 其次，区域内的重要点状触媒体。除“水”这一重要的带状触媒外，在核心水廊内部植入能激活城市建设活动的多个主要触媒体，并将这些触媒体与周边土地进行合理串联。主要的触媒体包括片区的综合服务设施、特色度假休闲设施、大型公共服务设施、快速公共交通站点等。点状触媒体的合理布局将强化核心水系对周围地区产生积极的影响。从而加速其影响范围内城市开发的经济发展。 再次，触媒体之间及触媒体与催化腹地的联系。项目组除了对触媒体进行了布局，同时还强化了触媒体之间的联系，通过贯通联通水系、组织步行通道或水上游线、建设公园绿带或者保证视线通廊等方法，增强触媒体之间、触媒体与催化腹地之间的带动提升效能。 （2）重点区块的设计理念。 基于南展区主导设计理念，通过分析可以看出，作为南展区核心区的核心水廊是南展区城市建设的主要触媒体聚集区，核心水廊的触媒体包括欢乐水岸情景商业服务节点、威尼斯风情体验节点、湿地科普教育服务节点、东南亚风情体验节点、江南水乡商业服务中心、文体中心核心服务中心、魅力水岸节点，我们选取文体中心核心做详细的阐述： 首先，文体核心节点的触媒体 该区域现状触媒体条件比较优越：在胜利大街和南二路交口聚集的大量的市公共文化设施，与城市综合行政中心密切联系的胜利大街，核心水廊的水系、场地南部两个相对较大面积的水面。 其次，文体中心核心节点的触媒催化策略 如何组织才能确保各个触媒体带动催化作用效能最大？本方案采用增大核心水廊水面形成环湖辐射发展格局的策略。首先增加水体面积，体育中心、体育学校、游乐场、商务办公区、少年宫、胜利广场等功能块围绕开阔湖面环形展开，构成城市重要的服务设施集中区。使大型公共设施与优美的环湖景观形成强大的触媒群，强大的催化动力使催化腹地也急剧增加。
CACHE的一些名词术语 Allocation 在CACHE中发现一个位置，并把新的cache数据存到这个位置的过程。这个处理过程可能包括evicting（驱逐）cache中已存在的数据，从而为新的数据腾出空间。 Associativity 指每个Set（集）里包含的line frames（行帧）数。也就是cache的way（路）数。 Capacity miss容量失效 因为cache的容量限制，导致不能包括一个程序的整个working set（工作集），从而造成cache失效。这是三个cache失效原因（容量、强制、冲突）之一。Clean干净 一个有效的cache行，它的内容没有被更高层内存或CPU修改写过，我们称这个cache行是“干净”的，显然相反状态是dirty（“脏”） Coherence一致性 如果读内存任意地址的数据返回的总是这个地址的数据最近的更新，我们说内存系统是一致的。存取指CPU和EDMA等的存取。 Compulsory miss强制失效 有时称为首次引用失效。强制失效是一种肯定发生的一种失效，因为数据事先从没有使用过也就没有机会被cache。但有些情况也被称为强制失效，尽管它们不是第一被引用的数据，比如对非写定位的cache进行同一位置的重复写，以及对一个不被cache内存区域的存取。这是三个cache失效原因（容量、强制、冲突）之一。 Conflict miss 冲突失效 由于Associativity的限制导致的而非容量限制造成的cache失效。 Direct-mapped cache直接映射cache 直接映射cache映射低层内存的每个地址到cache的一个单一位置。这样低层内存的多个地址可能被映射到cache中的同一位置上。它相当于1-way set-associative cache。 Dirty脏 对writeback回写cache，写到达多级存储结构的某一层，并更新这一层内容，但并不更新更低层的内存，这样，当一个cache行有效并包含更新后的数据，但却不更新下一更低层的内存，我们说这个cache是“脏”的，显然一个有效行的相反状态是“干净”。 DMA直接内存存取
《计算机系统结构课内实验》 实验报告
一、实验目的及要求 1.加深对Cache的基本概念、基本组织结构以及基本工作原理的理 解； 2.了解Cache的容量、相联度、块大小对Cache性能的影响； 3.掌握降低Cache失效率的各种方法，以及这些方法对Cache性能 提高的好处； 4.理解Cache失效的产生原因以及Cache的三种失效； 5.理解LRU与随机法的基本思想，及它们对Cache性能的影响； 二、实验环境 Vmware 虚拟机，redhat 9.0 linux 操作系统，SimpleScalar模拟器 三、实验内容 1.运行SimpleScalar模拟器； 2.在基本配置情况下运行程序（请指明所选的测试程序），统计 Cache总失效次数、三种不同种类的失效次数； 3.改变Cache容量（*2，*4，*8，*64），运行程序（指明所选的 测试程序），统计各种失效的次数，并分析Cache容量对Cach e性能的影响； 4.改变Cache的相联度（1路，2路，4路，8路，64路），运行 程序（指明所选的测试程序），统计各种失效的次数，并分析相联度对Cache性能的影响； 5.改变Cache块大小（*2，*4，*8，*64），运行程序（指明所选 的测试程序），统计各种失效的次数，并分析Cache块大小对Cache性能的影响；
6.分别采用LRU与随机法，在不同的Cache容量、不同的相联度 下，运行程序（指明所选的测试程序）统计Cache总失效次数，计算失效率。分析不同的替换算法对Cache性能的影响。 四、实验步骤 1、关于simplescalar的简要说明 SimpleScalar包括多个仿真器：sim-fast ,sim－safe,sim-cache,sim-cheetah,sim-pro和sim-outorder。 本次实验使用的是sim-cache，下面说明一下sim-cache。sim-cache:在这个仿真中加入了cache，用户可以对cache及TLB 进行设置，支持两级的cache和一级的TLB，第一级cache和TLB 均分为数据和指令两部分。（摘自百度百科） 下面简要说明一下有关cache的信息： 一般来说，Cache的结构参数主要包括以下几个方面：容量、块大小、相联度、替换算法等。在SimpleScalar模拟器中，采用了两级Cache结构，同时数据和指令Cache分开。SimpleScalar的Cache参数配置命令为：
第7章 1.工程工作站：具有实现工程计算、程序编制和调试、作图、通信、资源共享的计算机环 境。 2.早期CAD环境:“大型机(超级小型机)+多路终端 3.工作站从应用对象、范围和功能需求上都不同于普通PC机 4.工作站与PC在配置上的一般区别：1. 图形处理能力:专业图形卡2. 可靠性: 采用多种 可靠性措施3. 性能: 采用高性能器件4. 扩展能力: 内存、多处理器等5. 软件配置: 操作系统、高性能图形处理软件等。 5.系统性能评价技术：从技术上, 主要有分析、模拟、测量三种技术 6.常采用的分析技术有：常采用排队论、随机过程、均值分析等方法进行近似求解,比如 流水线性能、多处理器系统性能分析、软件可靠性静态评估等。 7.分析技术的特点：特点是理论严密, 对基础理论的掌握要求较高。优点是节约人力/物 力, 可应用于设计中的系统。 8.模拟技术的特点：既可以应用于设计中或实际应用中的系统, 也可以与分析技术相结 合, 构成一个混合系统。 9.测量技术的特点： 10.模拟技术是基于试验数据的系统建模, 主要有: (1) 按系统的运行特性建立系统模型; (2) 按系统工作负载情况建立工作负载模型; (3) 编写模拟程序, 模拟被评价系统的运 行。 11.测量技术：该技术是对已投入使用的系统进行测量, 通常采用不同层次的基准测试程序 评估。不同层次指的是：核心程序、实际应用程序、合成测试程序 12.几乎所有基于模拟的评价方法都依赖于测试数据或实验值 13.总结：分为三种性能评价技术，分别是分析、模拟、测量，这三种技术分别对用不同成 熟度的系统。分析技术对应理论研究，特点是理论严密，基础知识掌握度高。模拟技术是对正在设计以及已经用于实际应用的系统进行建模，建模数据来源是实验数据。而测量技术的应用是对已经投入使用的系统进行测量。通常采用不同层次的基准测试程序，不同层次值的是：核心程序、实际应用程序、合成测试程序。 14.系统性能评价对象：内存、I?O、网络、操作系统、编译器的性能。 15.与程序执行的时间相关的两大因素:(1) 时钟频率(MHz)；(2) 执行程序使用的总时钟周期 数。 16.CPU时间= 总时钟周期数?时钟周期= 总时钟周期数/ 时钟频率 17.IC(程序执行的指令数)和CPI(每条指令所需时钟数 18.CPU时间= CPI?IC ?时钟周期= CPI?IC /时钟频率 19.(1) 时钟频率: 反映计算机实现、工艺和组织技术; 20.(2) CPI: 反映计算机实现、指令集结构和组织; 21.(3) IC: 反映计算机指令集结构和编译技术。 22.系统性能评价标准：(1) 时钟频率(主频): 用于同类处理机之间(2) 指令执行速度法 (MIPS —定点运算) (3) 等效指令速度:吉普森(Gibson)法4)数据处理速率PDR(processing data rate)法(5) 基准程序测试法 23.MIPS指标的主要缺点是不能反映以下情况: ①不能反映不同指令对速度的影响②不能 反映指令使用频率差异的影响③不能反映程序量对程序执行速度的影响 24.吉普森(Gibson)法的主要缺点:(1) 同类指令在不同的应用中被使用的频率不同;(2) 程序 量和数据量对Cache 影响; (3) 流水线结构中指令执行顺序对速度的影响;(4) 编译程序对系统性能的影响。
产品设计说明： 一．产品的结构，型号，规格和性能 二．正确摆放，存放，保养和修复方法 1.需避免黄金佛像接触化学物品如香水、漂白水、化妆品等，以防产生化学作用。 2.其次，黄金容易与银器、水银、铅等金属起化学变化，使黄金表面出现白点，但经火烧挥发后白点便 会消失，故摆放及储存时要尽量避免接触上述金属。如遇到这种情况，顾客需将产品交回经销商清洗便可解决。 3.此外，还需避免把黄金佛像与其他首饰摆放在一起，特别是钻石，防止因硬度不同而引起互相磨擦， 故应独立存放佛像。 4.保管的时候要将黄金佛像用绒布包好再放进储物柜，避免和其他的物品相互摩擦损坏。 5,.清洁黄金佛像时可用柔软的棉布蘸中性洗洁剂轻轻擦拭。 1.象牙是象身上最坚固的部分，其精美，耐用珍贵堪与宝石媲美，有“有机宝石”之美誉。象牙由 磷酸钙和有机体组成，在气温悬殊不定或者过于干燥时，会导致龟裂，老化，脆化。因此象牙制品的养护要注意以下几个方面： 2.象牙制品平时可置于软囊盒中，要放上防蛀药块。存放环境应尽可能保持恒温。 3.象牙制品对湿度的变化尤其敏感，因为其不仅自身含有一定量的水分，而且还具有吸水性，会随 环境的改变而吸收或释放水分，体积也会随之膨胀和收缩，因此存放象牙制品时周围环境的相对湿度应维持在55%至60%，简单的做法是在其附近常置放一杯清水，不可以放在有风的地方。 4.象牙制品表面站上的灰尘，可用毛刷刷除，但若沾上油渍或顽固性污垢，则需要用温肥皂水轻轻 刷洗，洗后及时擦干。 5.受污发黄的象牙制品可用豆腐渣擦洗，及有效又不会损伤象牙制品。 6.还可以用涂抹保养油的方法。一种是专业的硅油，常见于化工商店；另一种是水质无色的婴儿甘 油。涂油时应注意一定要将多余的油脂擦掉，不然会使象牙会过早的发黄变色。 7.注意：应避免象牙制品沾染到水质或油质颜料，一旦沾染将会无法去除！
CPU CacheII -William Gu 在本期的文章里，作者从Cache性能出发，帮助大家进一步了解CPU Cache这一设计实现。 通常比较合适用来评价Cache性能的参数指标为平均访问时间，其定义如下： 平均访问时间=命中时间+缺失率x缺失代价 由以上公式，可以从三个方面进行改进： ?降低缺失率 ?减小缺失代价 ?减小命中时间 1.1 三种类型的缺失(3C) 强制缺失(Compulsory miss)：当第一次访问一个块时，该块不在cache中，需要从下一级存储器中调入Cache ?优化方法：增加块大小，预取 容量缺失(Capacity miss)：程序运行时所需的块不能全部调入Cache中，当某些块被替换后，若被重新访问就会发生容量缺失 ?优化方法：增加缓存容量 冲突缺失(Conflict miss)：在组相联或直接映射的Cache中，若太多的块映射到同一组中，则会出现该组中某个块被别的块所代替(即使别的组或块有空闲位置)，然
后又被重新访问。 ?优化方法：提高相联度(理想情况:全相联) 1.2 基本的Cache优化方法： ?降低缺失率——较大的块，较大的缓存，较高的关联度 ?降低缺失代价——多级缓存，为读取操作设设定高于写入操作的优先级 ?缩短在缓存中命中的时间——在索引缓存时避免地址转换 1.2.1 增加块的大小以降低缺失率 当Cache的容量一定时，块的大小对命中率的影响非常大。下图表示随着Cache块由小到大的变化，命中率H上升和下降的规律。 命中率随着块大小的变化曲线 1.2.2 提高相联度 相联度越高，Cache的空间利用率就越高，块冲突概率就越低，因而Cache的缺失率就会降低。但是提高相联度可能会增加命中时间。
概念规划设计成果及深度要求 编制日期 审核日期 批准日期 修订记录日期修订状态修改内容修改人审核人批准人
一、成果内容要求 1．概念方案设计说明 2．区位分析图 3．地块现状分析图 4．彩色总体平面布置图 5．经济指标分析 6．概念方案分析图 包括：结构布局分析、土地价值分析、公建配套分析、住宅业态分析、体量分析、交通分析、车库及停车分析、景观分析、消防分析、日照分析等； 7．竖向规划图 8．场地剖面图 9．典型单体平面图 10．住宅及其它建筑意向图 二、成果深度要求 1．概念方案设计说明 项目概况、设计理念等。 2．区位分析图 地理位置、周边资源分布。城市规划、分区规划解读。 3．地块现状分析图 场地现状构筑物、竖向分析。 4．彩色总体平面布置图 4.1场地内及四邻环境的反映； 4.2用地红线及建筑控制线表达清楚； 4.3场地内拟建道路、停车场、广场、地下车库出入口、消防登高面、消防车道、 绿地及建筑物的位置，并表示出主要建筑物与用地界线(或道路红线、建筑红线) 及相邻建筑物之间的距离、
4.4拟建主要建筑物的名称、出入口位置、层数与设计标高，以及主要道路、广 场的控制标高。 4.5指北针或风玫瑰图、比例、图例、经济技术指标。（附经济技术指标表） 5．经济指标分析 指标分析（各个方案经济指标对比分析）。 6．概念方案分析图 6.1结构布局分析： 1)公建配套分析： 幼儿园、商铺、垃圾中转站、公厕、小学、物业用房等公建配套分布。 2)住宅业态分析： 按住宅层数不同的分析。 6.2体量分析：各方案空间关系对比。 6.3交通分析：车行、人行道路系统、小区出入口分析； 6.4车库及停车分析：地上、地下停车分析，车库出入口设置。
设计理念-表现意义 1、设计家的特殊的语言 设计师的想象不是纯艺术的幻想，而是把想象利用科学技术使唤之转化为对人有用的实际产品。这就需要把想象先加以视觉化，这种把想象转化为现实的过程，就是运用设计专业的特殊绘画语言。把想象表现在图纸上的过程。所以，设计师必须具备良好的绘画基础和一定的空间立体想象力。设计师只有精良的表现技术，才能在给图中得心应手。才会充分地表现产品的形、色、质感到意涵，引起人们感觉上的共鸣。设计师面对抽象的概念和构想时，必须经过具体过程。也就是化抽象概念为具象的塑造，才能把脑中所想到的形象、色彩、质感和感觉化为具有真实感到意涵的事物。设计的过程是非常微妙的。一个好构想会瞬息即逝，设计师必须立刻捕捉脑中的构想才行。设计是一项为不特定的对象所做的行为，往往要超越国界、时空等距离。可以用语言、文字来描述、传达。但是，作为人类共同语言，设计者必须具备的又不可缺少的技能－－－绘图。绘图的意义就像音乐家手中的五线谱一样。一目了然。所以说，设计表现的表达能力是每一位设计者应具备的本领。 2、设计领域的沟通工具 在设计师思考的领域里，采用的是集体思考的方式来解决问题。互相启发，互相提出合理性建议，经帮结构上的比较。再说现代工业设计不同于传统的手工艺品的设计和制作同出一人之手。而现代工业生产的产品设计者和生产制造者不可能是个体，工业设计经常是一种群体性的工作。因此，产品造型设计师在构想制作产品之前，就必须向有关方面人员－－－企业决策人、工程技术人员、营销人员乃至使用者或消费者，说明该产品的有关情况，使该产品在政策不变的情况下，制造出最有利于生产美观且受欢迎的产品。产品在生产酝酿过程中，生产者对产品的了解程度愈高，就能更好更顺利地组合产品，并使其更具效率。这一系列的说明和陈述工作构成了表现的基本内容和任务。
论城市规划的设计理念与设计思路 论城市规划的设计理念与设计思路 【摘要】21世纪是城市的世纪，城市是经济活动的主要载体。城市规划在我国的发展从无到有，从存在到成为对城市发展起到指导性作用经历了一个漫长的过程。在此过程中，城市规划理念也在实践中不断的完善和成熟。但是城市规划的改革是一个艰巨的系统工程。本文针对城市规划设计的理念与思路提出了自己的一些看法。 【关键词】城市规划；设计理念；设计思路 【 Abstract 】 The 21st century is the century of the city, and the city is the main carrier of economic activity. City planning was developed in our country from scratch to existing and then to a guiding role for the city development. In the process, the city planning concept also became mature and perfect in practice. However, the urban planning reform is a difficult and systematic engineering. In this paper, the author puts forward some his own viewa of the concepts and ideas of city planning and design. 【 Key words 】 urban planning; design concept; design ideas 中图分类号：TU984文献标识码：A 文章编号： 城市是人类文明进步的象征，因此城市规划变得尤为重要。城市规划是对城市空间的分析与设计，即对人活动的区域空间和各区域空间的关系的协调。城市规划也是一项综合性、应用性和科学性很强的工作，其目的在于实现城市发展中人与自然关系的和谐。高品质的城市设计是人们在生理需求得到满足的状态下，追求更高层次精神文化的物质反映。 1.城市规划新理念分析 （1）坚持“全面、协调、可持续”的科学发展观。 现如今，城市规划要坚持“全面、协调、可持续”的科学发展观，