常用逻辑电路
在逻辑电路中，输入和输出只有两种状态，即高电平和低电平。通常以逻辑“1”和“0”表示电平高低。
1、与门
是一个能够实现逻辑乘运算的、多端输入、单端输出的逻辑电路。
逻辑解释：
即如右边图所示，当开关A与B当中只有全部闭合（即为高电平1）时，才会有输出（即灯泡才会亮）所以在与门电路中，只有输入的全部条件为高电平“1”时输会有输出。
2、或门
是一个能够实现逻辑加运算的、多端输入、单端输出的逻辑电路。
逻辑解释：
即如右边图所示，当开关A与B当中只要有一个开关闭合（即为高电平1）时，就会有输出（即灯泡才会亮）所以在或门电路中，只要输入的为高电平“1”就会有输出。
语言表达为：“有1出1，全0出0”。
3、非门
是一个能够实现逻辑非运算的、单端输入、单端输出的逻辑电路。非就是反，就是否定，也就是输入与输出的状态总是相反。
逻辑解释：
如右边图所示，当开关K断开时灯亮，开关闭合时灯灭。如以开关断开为灯亮，开关接通为灭为结果，则开关K与灯泡的因果关系为非逻辑关系。
语言表达为：“有0出1，有1出0”。
复合逻辑门电路：
4．与非门
将一个与门与一个非门联接起来就构成了一个与非门。
根据与门和非门的逻辑功能，可以列出与非门逻辑关系真值表。其逻辑功能的特点是：“当输入全为1，输出为0；只要输入有0，输出就为1”。
5．或非门
将一个或门与一个非门联接起来就构成了一个或非门。
根据或门和非门的逻辑功能，可以列出与非门逻辑关系真值表。
其逻辑功能的特点是：
“当输入全为0，输出为1；只要输入有1，输出就为0”。
6．异或门
异或门只有两个输入端和一个输出端，。
其逻辑功能的特点是：“当两个输入端一个为0，另一个为1时输出为1，当两个输入端均为1或均为0时，输出为0”。
真值表如下：
异或门的作用是：把两路信号进行比较，判断是否相同。当两路输入信号不同，即一个为高电平，一个为低电平时，输出为高电平。反之当两个输出端信号相同时，即为高电平或低电平时，输出为低电平”。
触发器：
触发器是计算机记忆装置的基本单元，它具有把以前的输入‘记忆’下来的功能，一个触发器能储存一位二进制代码。下面我们简单的来介绍计算机中常用的几中触发器。 1．R-S 触发器
R-S 触发器的逻辑符号如下图所示，它有两个输入端，两个输出端。其中，S 为置位信号输入端，R 为复位信号输入端；Q
和Q 非为输出端。规定Q 为高、Q 非为低时，该触发器为1状态；反之为0状态。其真值表如下。
2．D 触发器
D 触发器又称数据触发器，它的逻辑符号如下图所示，R 、S 分别为强制置0、置1端，触发器的状态是由时钟脉冲CLK 上升沿到来时D 端的状态决字。当D=1时，触发器为1状态；反之为0状态。其真值表如下
3．J-K触发器
J-K触发器的逻辑符号如下，R、S分别为强制置0、置1端。K为同步置0输入端，J 街?输入端。触发器的状态是由时钟脉冲CLK下降沿到来时J、K端的状态决定，其真值表如下
J-K触发器的逻辑功能比较全面，因此在各种寄存器、计算器、逻辑控制等方面应用最为广泛。但在某些情况，如二进制计数、移位元、累加等，多用D 触发器。由于D触发器线路简章，所以大量应用于移位寄存器等方面。
寄存器：
寄存器是由触发器组成的，一个触发器是一个一位寄存器。多个触发器就可以组成一个多位的寄存器。由于寄存器在计算机中的作用不同，从而被命名不同，常用的有缓冲寄存器、移位寄存器、计数器等。下面我们就简单的来介绍下这些寄存器的电路结构及工作原理。
1．缓冲寄存器
它是用来暂存某个数据，以便在适当的时间节拍和给定的计算步骤将数据输入或输出到其它记忆单元中去，下图是一个并行输入、并行输出的4位缓冲器的电路原理图，它由4个D触发器组成。
启动时，先在清零端加清零脉冲，把各触发器置0，即Q端为0。然后，把数据加到触发器的D输入端，在CLK时钟信号作用下，输入端的信息就保存在各触发器中（D0~D3）。
2．移位寄存器
移位寄存器能将所储存的数据逐位向左或向右移动，以达到计算机运行过程中所需的功能，请看下图
启动时，先在清零端加清零脉冲，使触发器输出置0。然后，第一个数据D0加到触发器1的串行输入端，在第一个CLK脉冲的上升沿Q0=Q0，Q1=Q2。Q3=Q0。其后，第二个数据D1加到串行输入端，在第二个CLK脉冲到达时，Q0=Q1，Q1=Q0，Q2=Q3=0。以此类推，当第四个CLK来到之后，各输出端分别是Q0=Q3，Q1=Q2，Q2=Q1，Q3=Q0。输出数据可用串行的形式取出，也可用并行开式取出。
3．计数器
计数器也是由若干个触发器组成的寄存器，它的特点是能够把存款在其中的数据加1或减1。计数器的种类也很多，有行波计数器、同步计数器等，下面我们就以行波计数器向大家作个介绍。
下图就是一个由J-K触发器组成的行波计数器的工作原理图。这种计数器的特点是：第一个时钟脉冲促使其最低有效位加1，使其由0变1；第二个时钟脉冲促使最低有效位由1变0。同时推动第二位，使其由0变1；同理，第二位由1变0时又去推动第三位，使其由0变1，这样有如水波前进一样逐位进位下去。
上图中各位的J、K输入端都是悬浮的，这相当于J、K输入端都是置1淖刺锤魑欢即τ谧急阜淖刺Ｖ灰敝勇龀灞哐匾坏剑钣冶叩拇シ⑵骶突岱碤由0
转为1或由1转为0。
上图中的这个计数器是4位的，因此可以计0~15的数。如果要计更多的数，需要增加位数，如8位计数器可计0~255的数，16位则可计0~65535的数。
4．三态门（三态缓冲器）
为减少信息传输线的数目，大多数计算机中的信息传输线均采用总线形式，即凡要传输的同类信息都走同一组传输线，且信息是分时传送的。在计算机中一般有三组总线，即数据总线、地址总线和控制总线。为防止信息相互干扰，要求凡挂在总线上的寄存器或内存等，它的传输端不仅能呈现0、1两个信息状态，而且还应能呈现第三种状态——高阻抗状态（又称高阻状态），即此时好像它们的输出被断开，对总线状态不起作用，此时总线可由其它器件占用。三态门即可实现上述的功能，它除具有输入输出端之外，还有一控制端，请看下图。
当控制端E=1时，输出=输入，此时总线由该器件驱动，总线上的数据由输入数据决定；
当控制端E=0时，输出端呈高阻抗状态，该器件对总线不起作用。当寄存器输出端接至三态门，再由三态门输出端与总线连接起来，就构成三态输出的级冲寄存器。如下图所示就是一个4位的三态输出缓冲寄存器。由于这里采用的是单向三态门，所以数据只能从寄存器输出到数据总线。如果要实现双向传送，则要用双向三态门。
在这里有个问题问下大家，前面我们已把触发器，寄存器的概念跟大家讲解了一下，那么触发器、寄存器、内存，这三者之间是一个什么样的关系呢？答：通过前面的学习，我们知道触发器是计算机记忆装置的基本单元，一个触发器能储存一位二进制代码。寄存器是由触发器组成的。一个触发器就职一个一位的寄存器，多个触发器就可以组成一个多位的寄存器。内存是由大量寄存器组成的，其中每一个寄存器就称为一个存储单元。它可以存放一个有独立意义的二进
制代码。
第六章几种常用的组合逻辑电路 一、填空题 1、（8-1易）组合逻辑电路的特点是：电路在任一时刻输出信号稳态值由决定（a、该时刻电路输入信号；b、信号输入前电路原状态），与无关（a、该时刻电路输入信号；b、信号输入前电路原状态），属于（a、有；b、非）记忆逻辑电路。 2、（8-2易）在数字系统中，将具有某些信息的符号变换成若干位进制代码表示，并赋予每一组代码特定的含义，这个过程叫做，能实现这种 功能的电路称为编码器。一般编码器有n个输入端，m个输出端，若输入低电平有效，则在任意时刻，只有个输入端为0，个输入端为1。对于优先编码器，当输入有多个低电平时，则。 3、（8-3易，中）译码是的逆过程，它将转换成。译码器有多个输入和多个输出端，每输入一组二进制代码，只有个输出端有效。n 个输入端最多可有个输出端。 4、（8-2易）74LS148是一个典型的优先编码器，该电路有个输入端和个输出端，因此，又称为优先编码器。 5、（8-4中）使用共阴接法的LED数码管时，“共”端应接，a~g应接输出有效的显示译码器；使用共阳接法的LED数码管时，“共”端应接，a~g应接输出有效的显示译码器，这样才能显示0~9十个数字。 6、（8-4中）译码显示电路由显示译码器、和组成。 7.（8-4易）译码器分成___________和___________两大类。 8.（8-4中）常用数字显示器有_________,_________________,____________等。 9.（8-4中）荧光数码管工作电压_______，驱动电流______，体积_____，字形清晰美观，稳定可靠，但电源功率消耗______，且机械强度_____。 10．（8-4中）辉光数码管管内充满了_________，当它们被______时，管子就发出辉光。 11.（8-4易）半导体发光二极管数码管（LED）可分成_______，_______两种接法。 12.（8-4中）发光二极管正向工作电压一般为__________。为了防止二极管过电流而损坏，使用时在每个二极管支路中应______________。 13.（8-3中）单片机系统中，片内存储容量不足需要外接存储器芯片时，可用_________作高位地址码。 14.（8-3中）数字系统中要求有一个输入端，多个数据输出端，可用_________输入端作为
组合逻辑电路基本概念复习题 填空 1．消除或减弱组合电路中的竞争冒险，常用的方法是发现并消掉互补变量，增加__________，并在输出端并联 。冗余项、电容器 2．要扩展得到1个16-4线编码器，需要 片74LS148。2 3．在组合逻辑电路中，当一个输入信号经过多条路径传递后到达某一逻辑门的输入端时，会有时间先后，这一现象称为_________，由此而产生输出干扰脉冲的现象称为 。 竞争、冒险 4．所谓组合逻辑电路是指：在任何时刻，逻辑电路的输出状态只取决于电路各 的组合，而与电路的 无关。输入状态、原来的状态 5．组合逻辑电路由逻辑门电路组成，不包含任何 ，没有 能力。 记忆元件、记忆 6．常见的中规模组合逻辑器件有 和 等。 编码器、译码器、数据选择器、数值比较器、加法器任选二个。 7．加法器是一种最基本的算术运算电路，其中的半加器是只考虑本位两个二进制数进行相加不考虑 的加法器。低位向本位的进位 8．全半加器既要考虑本位两个二进制数进行相加，还要考虑 的加法器。 低位向本位的进位 9．用全加器组成多位二进制数加法器时，加法器的进位方式通常有、 、 2种。 串行进位、并行进位 10．基本译码器电路除了完成译码功能外，还能实现 和 功能。 逻辑函数发生、多路分配 11．多路分配器可以直接用 来实现。译码器 12．与4位串行进位加法器比较，使用超前进位全加器的目的是 。 提高运算速度 13．在分析门电路组成的组合逻辑电路时，一般需要先根据 写出逻辑表达式。 逻辑电路图 14．数据选择器的功能相当于多个输入的数据数据开关，是指经过选择，把 通道的数据传送到 的公共数据通道上去。多个、唯一 15．数据分配器的功能相当于一个多输出的数据开关，是将 数据源来的数据根据需要，送到 不同的通道上去。经过选择，把通道的数据传送到的公共数据通道上去。 一个、多个 16．加法器的超前进位级联方式，高位的运算不必等低位运算的结果，故提高了 ，但结构比较 。运算速度、复杂 17．加法器串行进位的级联方式由于结构 ，主要用在 数字设备中。 简单、低速 选择 1．比较两个一位二进制数A 和B ，当B A >时输出1=F ，则F 的表达式是（C ）。 A 、A B F = B 、B A F = C 、A F = D 、A F = 2．设计加法器的超前进位是为了（B ）。 A ． 电路简单 B ．每一级运算不需等待进位 C ． 连接方便 D ．使进位运算由低位到高位逐位进行
12- 1 第十章第一节 常见的组合逻辑电路 共4页 《脉冲与数字电路》课程教案 第一节 常见的组合逻辑电路 掌握简单组合逻辑门电路符号和输入/输出关系； 理解加法器、比较器、编码器和译码 器的输入/输出关系。 与非、或非、与或非及异或门电路符号及对应的逻辑函数关系 其它组合逻辑电路的分析 方法 课 型：讲解 教学方法：用图示法表现组合逻辑门电路同基本逻辑门电路之间的联系；用真值表说明 组合逻辑电路 的功能。 教 具：组合逻辑电路教学挂图 时间分配：导入5分，组合逻辑门电路 30分，其它组合逻辑电路 50分（其中，加法器 10分，比较器15分，编码器10分，译码器15分），小结与作业布置 5分。 教学进程： V 导入〉复习： （提问）1、什么是门电路？常用的基本逻辑门电路有哪几种？ 2 、什么是正逻辑和负逻辑？ （引言）用门电路可以组成各种复杂的逻辑电路来模拟不同的逻辑函数关系，这些逻辑电 路分成两大类：组合逻辑电路和时序逻辑电路。 概述：什么是组合逻辑电路？ 电路的输出只与该时刻的输入信号有关，而与电路原来的状态无关； 组合逻辑电路由逻辑门电路组成，且不含任何形式的信号回授（即反馈） 基本逻辑门电路就是最基本的组合逻辑电路。 第一节 常见的组合逻辑电路 一、简单组合逻辑门电路 概述：有与非门、或非门、与或非门和异或门等。 1. 与非门电路 电路符号： 逻辑函数：F = AB 真值表：（略） 2. 或非门电路 序号：12 教学内容: 第十章组合逻辑电路 V 正课＞ 第十章组合逻辑电路 目的与要求: 重点与难点: 1 F A B
电路符号： 逻辑函数：F= A + B 真值表：（略） 3.与或非门电路A B 电路符号: 逻辑函数：F= AB + CD 4.异或门电路 电路符号： A 逻辑函数：F= AB + AB = A ? B （推导逻辑关系）真值表：（略，强调其异或的含义） 二、其它组合逻辑电路 1?加法器 加法器的基础是一位加法器，一位加法器有半加和全加两种。 （1）半加器只实现本位相加（不计算低位向本位的进位，高位进位） 由真值表可知，异或门就能完成半加器功能。 （2）全加器实现本位和低位进位三者相加，并向高位进位（即有 三个输入端，两个输出端） 全加器真值表： 全加器本位和Si和进位G的逻辑表达式： S i = C i-1 ①（A j ① B j） C i = A i B i + C i-1（A i ? B i） 电路实现：S i由两个异或门组成，C i由一个异或门、一个与或非门和一个非门组成。（学生练习）半加器真值表 也不向0 1 1 0 1 1 1 1 全加器的逻辑符号: C i-1 Ai - B i- FA C i C i-1 A i B i S i C i 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 全加器真值表 2.比较器 （1）一位同比较器只判断两个一位二进制数是否相等的逻辑电路, 它是多位比较器的
1.（8-5中）设一位二进制半加器的被加数为A，加数为B，本位之和为S， 向高位进位为C，试根据真值表 1）.写出逻辑表达式 2）.画出其逻辑图。 真值表： 2.（8-5难）设一位二进制全加器的被加数为A i，加数为B i，本位之和为 S i，向高位进位为C i，来自低位的进位为C i-1，根据真值表 1）.写出逻辑表达式 2）.画出其逻辑图。 真值表：
3.（8-1难）分析图示逻辑电路： 1）.列真值表 2）.写出逻辑表达式 3）.说明其逻辑功能。 =++，根据给出的4．（8-3难*）用一个74LS138译码器实现逻辑函数Y ABC ABC ABC 部分逻辑图完成逻辑图的连接。
6.（8-1难）试用2输入与非门和反向器设计一个3输入（I0、I1、I2）、3输出（L0、L1、L2）的信号排队电路。它的功能是：当输入I0为1时，无论I1和I2为1还是0，输出L0为1，L1和L2为0；当I0为0且I1为1，无论I2为1还是0，输出L1为1，其余两个输出为0；当I2为1且I0和I1均为0时，输出L2为1，其余两个输出为0。如I0、I1、I2均为0，则L0、L1、L2也均为0。 1).列真值表 2).写出逻辑表达式 3）.将表达式化成与非式 4）.根据与非式画出逻辑图 7.（8-1难）某个车间有红、黄两个故障指示灯，用来表示3台设备的工作情况。如一台设备出现故障，则黄灯亮；如两台设备出现故障，则红灯亮；如三态设备同时出现故障，则红灯和黄灯都亮。试用与非门和异或门设计一个能实现此要求的逻辑电路。 1).列真值表
2).写出逻辑表达式 3）.根据表达式特点将其化成与非式，或者是异或式 4）.根据化成的表达式画出逻辑图 9.（8-3难）请用3-8线译码器译码器和少量门器件实现逻辑函数 ()()∑=7630,,，，，m A B C F 。
第五章组合逻辑电路 内容提要 【熟悉】组合逻辑电路的特点(功能、结构) 【掌握】组合逻辑电路的一般分析方法和设计方法 【熟悉】常见的五种组合逻辑电路【掌握】中规模集成组合逻辑电路的应用(扩展与实现组合逻辑函数) 【了解】组合逻辑电路中的竞争和险象一．一．网上导学 二．二．本章小结 三．三．典型例题 四．四．习题答案 网上导学 一. 一. 组合逻辑电路的特点:p123 功能：输出仅取决于该时刻的输入而与电路原状态无关(无记忆功能)； 结构(无记忆元件,无反馈环路). 二. 二. 组合逻辑电路的一般分析方法(组合逻辑电路图→求解逻辑功能): 组合逻辑电路图→列出逻辑函数表达式(迭代法,由输入逐级向后推) →求标准表达式或简化的表达式(转换或化简) →列出相应的真值表→判断电路功能。例5.2.1(异或门) P124 分析图5.3.3逻辑电路 1.1. 迭代法求输出逻辑表达式,如图： 图中,C=,D=AB,用迭代法求出电路输出逻辑表达式 F= 2.列出真值表(表5.2.1, P125) 分析真值表可知该电路是一个异或门 例2. 试分析下面电路 1.由上图可知 E=AB，D=AC，G=BC，迭代法得 F=E+D+G=AB+AC+BC 2. 列出相应的真值表 由真值表可以看出,该逻辑电路是一个三人多数表决电路。
三. 三. 组合逻辑电路的一般设计方法： 根据设计要求(要实现的逻辑功能)→画出逻辑电路图. 设计要求→列出真值表(确定输入、输出变量及它们的逻辑关系) →化简写出简化的逻辑表达式(→或转换成逻辑器件所需的表达形式)→画出逻辑图。例5.3.1(多数表决器) P125。 举例：设计一个一位加法器(半加器)电路. 1.1. 该电路有两个输入An、Bn和二个输出Sn和 , 2. 由真值表写出逻辑表达式(化简或转换,本题无) Sn=, =An*Bn 3.3. 画出逻辑图 四.组合逻辑电路中的竞争和险象：P126~P129 竞争：因门电路的传输时延而造成多路信号由于经过不同路径产生的时差现象；险象：由竞争产生的错误输出；检查(产生条件：输入存在互补变化；消除：添加冗余项. 竞争(B=0) *消除方法：参考例5.4.3(P128) 四. 四. 常见的五种组合逻辑电路：p129-p141 着重于其功能和输出与输入的对应逻辑关系. 1.1. 编码：将输入信号转换成对应的数码信号； 编码器：互斥输入，方块图、逻辑图P130 功能表见表5.5.1(P129) 优先编码，方块图、逻辑图、功能表P131； 2.2. 译码：将输入的码组翻译变换成对应的输出信号,是编码的逆过 程； 译码器：二进制译码器, 方块图、逻辑图； 功能表见表5.5.3(P133) 数字显示译码器： 功能表见表5.5.5(P133) 七段显示十进制数字 十进制数字显示p133；十进制数码显示