下载文档原格式
逻辑门电路的逻辑关系、符号以及真值表一、与门电路1.1与逻辑关系图1.1中只有当2个开关都闭合时，灯泡才亮；只要有1个开关断开，灯泡就不亮。
这就是说，“当一件事情（灯亮）的几个条件（两个开关都闭合）全部具备之后，这件事情（灯亮）才能发生，否则不发生”。
这样的因果关系称为与逻辑关系。
图1.1 与逻辑关系电路图1.2与门电路能实现与逻辑功能的电路称为与门电路。
图7-5是具有2个输入端的二极管与门电路。
A，B为输入端，假定它们的低电平为0V，高电平为3V，Y为信号输出端。
图1.2与门电路(1) 当A，B都处于低电平0V时，二极管VD1，VD2同时导通，Y=0V，输出低电平。
（忽略二极管的正向压降，下同）。
(2) 当A=0V，B=3V时，VD1优先导通，Y被箝位在0V，VD2反偏而截止。
(3) 当A=3V，B=0V时，VD2优先导通，Y被箝位在0V，VD1反偏而截止。
(4) 当A，B都处在高电平3V时，VD1与VD2均截止，Y 端输出高电平（即3V）。
与逻辑关系的逻辑函数表达式为Y=A*B。
表1.1是与门真值表，从真值表可以看出，与门电路的逻辑功能是“有0出0，全1出1”。
与门的逻辑符号如图1.3所示。
表1.1 与门真值表图1.3与门的逻辑符二、或门电路2.1或逻辑关系图2.1中电路由2个开关和灯泡组成。
由图可知，在决定一件事情的各种条件中，至少具备一个条件，这件事情就会发生，这种因果关系称为或逻辑关系。
图2.1 或逻辑关系电路图2.2或门电路能实现或逻辑关系的电路称为或门电路。
图2.2所示为具有2个输入端的二极管或门电路。
图2.2 或门电路真值表见表2.1，从真值表可以看出，或门的逻辑功能为“有1出1，全0出0”。
或门的逻辑符号如图2.3所示。
表2.1 或门真值表图2.3 或门逻辑符号三、非门电路（反相器）3.1非逻辑关系如图3.1开关与灯泡并联，当开关断开时，灯亮；开关闭合时，灯不亮。
这就是说，“事情（灯亮）和条件（开关）总是呈相反状态”，这种关系称为非逻辑关系。
1、基本门电路逻辑符号：1与门（And）或门（OR）非门（not）与非门（nand）或非门（nor）与或非（xor）2、Quartus II是Altera公司新一代的EDA设计工具，由该公司早先的MAXPLUSII演变而来，3、Quartus II集成开发环境的设计流程设计输入约束输入综合布局布线时序分析仿真器件编程与配置4、可编程逻辑器件PLD：低密度可编程逻辑器件（LDPLD）高密度可编程逻辑器件（HDPLD）5、EDA中文意思：电子设计自动化，由Electronic、Design、Automation。
6、HDL中文意思：硬件描述语言，由Hardware、Description、Language。
7、一个电路的HDL模块定义由：关键字module+名字开始，以endmodule结束8、一个电路的HDL模块声明由：模块名字和模块输入输出端口列表。
9、模块的端口类型有：输入端口（input）、输出端口（output）、输入/输出双向端口（inout）。
10、变量类型：wire线网型、 reg寄存器型、 memory寄存器型。
11、由持续赋值语气Assign赋值的变量必须定义：Wire类型12、在Always过程语句中被赋值变量必须定义为：reg类型13、在模块的端口声明部分如何说明总线型多位信号的位宽。
Wire[7:0] data；//说明一个8位数据总线data为wire型；Wire[31:0]adder；//说明一个32位地址总线adder为wire型。
14、wire类型变量和reg类型变量差别是什么？除了表示组合逻辑电路中的连接线，reg型变量还可以在时序电路中对应具有状态保持作用电路元件，根本区别就在于：reg型变量在定义时默认的初始值为不定值x，在设计时要求放在always过程语句内部通过过程赋值语句赋予明确的值。
如果寄存器变量没有得到新的赋值，它将一直保持原有的值不变。
15、LED数码管中分为：共阴极和共阳极。
