《集成电路制造工艺原理》
课程教学
教案
山东大学信息科学与工程学院
电子科学与技术教研室(微电)
张新
2课程总体介绍：
1．课程性质及开课时间：本课程为电子科学与技术专业（微电
子技术方向和光电子技术方向）的专业选修课。本课程是半
导体集成电路、晶体管原理与设计和光集成电路等课程的前
修课程。本课程开课时间暂定在第五学期。
2．参考教材：《半导体器件工艺原理》国防工业出版社
华中工学院、西北电讯工程学院合编
《半导体器件工艺原理》（上、下册）
国防工业出版社成都电讯工程学院编著
《半导体器件工艺原理》上海科技出版社
《半导体器件制造工艺》上海科技出版社《集成电路制造技术
-原理与实践》
电子工业出版社
《超大规模集成电路技术基础》电子工业出版社
《超大规模集成电路工艺原理-硅和砷化镓》
电子工业出版社3
．目前实际教学学时数：课内课时54学时
4．教学内容简介：本课程主要介绍了以硅外延平面工艺为基础
的，与微电子技术相关的器件（硅器件）、集成电路（硅集
成电路）的制造工艺原理和技术；介绍了与光电子技术相关
的器件（发光器件和激光器件）、集成电路（光集成电路）
的制造工艺原理，主要介绍了最典型的化合物半导体砷化镓
材料以及与光器件和光集成电路制造相关的工艺原理和技
术。
5．教学课时安排：
(按54学时) 课程介绍及绪论 2学时
第一章衬底材料及衬底制备 6学时
第二章外延工艺 8学时
第三章氧化工艺 7学时
第四章掺杂工艺 12学时
第五章光刻工艺 3学时
第六章制版工艺 3学时第七章隔离工艺 3学时
第八章表面钝化工艺 5学时
第九章表面内电极与互连 3学时
第十章器件组装 2学时
3课程教案
:
课程介绍及序论（ 2学时）内容：
课程介绍：
1 教学内容
1.1与微电子技术相关的器件、集成电路的制造工艺原理 1.2 与光电子技术相关的器件、集成电路的制造
1.3 参考教材 2 教学课时安排 3 学习要求序论：
课程内容： 1
半导体技术概况 1.1 半导体器件制造技术
1.1.1 半导体器件制造的工艺设计
1.1.2 工艺制造
1.1.3 工艺分析
1.1.4 质量控制
1.2 半导体器件制造的关键问题
1.2.1 工艺改革和新工艺的应用
1.2.2 环境条件改革和工艺条件优化
1.2.3 注重情报和产品结构的及时调整
1.2.4 工业化生产
2 典型硅外延平面器件管芯制造工艺流程及讨论
2.1 常规npn外延平面管管芯制造工艺流程
2.2 典型 pn隔离集成电路管芯制造工艺流程
2.3 两工艺流程的讨论
2.3.1 有关说明
2.3.2 两工艺流程的区别及原因
课程重点：介绍了与电子科学与技术中的两个专业方向（微电子技术方向和光电子技术方向）相关的制造业，指明该制造业是社会的基础工业、是现代化的基础工业，是国家远景规划中置于首位发展的工业。介绍了与微电子技术方向相关的分离器件（硅器件）、集成电路（硅集成电路）的制造工艺原理的内容，指明
微电子技术从某种意义上是指大规模集成电路和超大规模集成电路的制造技术。由于集成电路的制造技术是由分离器件的制造技术发展起来的，则从制造工艺上看，两种工艺流程中绝大多数制4造工艺是相通的，但集成电路制造技术中包含了分离器件制造所没有的特殊工艺。介绍了与光电子技术方向相关的分离器件、集成电路的制造工艺原理的内容。指明这些器件（发光器件和激光器件）和集成电路（光集成电路）多是由化合物半导体为基础材料的，最常用和最典型的是砷化镓材料，本课程简单介绍了砷化镓材料及其制造器件时相关的工艺技术与原理。在课程介绍中，指出了集成电路制造工艺原理的内容是随着半导体器件制造工艺技术发展而发展的、是随着电子行业对半导体器件性能不断提高的要求（小型化、微型化、集成化、以及高频特性、功率特性、放大特性的提高）而不断充实的。综观其发展历程，由四十年代末的合金工艺原理到五十年代初的合金扩散工艺原理，又由于硅平面工艺的出现而发展为硅平面工艺原理、继而发展为硅外延平面工艺原理，硅外延平面工艺是集成电路制造的基础工艺；在制造分离器件和集成电路时，为提高器件和集成电路的可靠性、稳定性，引入了若干有实效的保护器件表面的工艺，则加入了表面钝化工艺原理的内容；在制造集成电路时，为实现集成电路中各元器件间的电性隔离，引入了隔离墙的制造，则又加入了隔离工艺原理的内容。因此，集成电路工艺原理=硅外延平面工艺原理
+表面钝化工艺原理+隔离工艺原理，而大规模至甚大规模集成
电路的制造工艺，只不过是在掺杂技术、光刻技术（制版技术）、电极制造技术方面进行了技术改进而已。
介绍了半导体技术概况，指出半导体技术是由工艺设计、工艺制造、工艺分析和质量控制四部分构成。工艺设计包含工艺参数设计、工艺流程设计和工艺条件设计三部分内容，其设计过程是：由器件的电学参数（分离器件电学参数和集成电路功能参数）参照工艺水平进行结构参数的设计；然后进行理论验算（结构参数能否达到器件的电学参数的要求）；验算合格，依据工艺原理和
原有工艺数据进行工艺设计。工艺制造包含工艺程序实施、工艺设备、工艺改革三部分内容。工艺分析包含原始材料分析、外延片质量分析、各工序片子参数分析和工艺条件分析等四部分内容，工艺分析的目的是为了工艺改进。质量控制包含分离器件和集成电路的失效机理研究、可靠性分析和工艺参数控制自动化三部分内容。在介绍、讨论、分析的基础上，指明了半导体器件制
造中要注意的几个关键问题。介绍了以典型硅外延平面工艺为基础的常规npn外延平面管管芯制造工艺流程和典型 pn隔离集成电路管芯制造工艺流程，并分析了两种工艺的共同处和不同处。
5 课程难点：半导体器件制造的工艺设计所涉及的三部分内容中工艺参数设计所包含的具体内容；工艺流程设计包含的具体内容；工艺条件设计包含的具体内内容。工艺制造涉及的具体内容，工艺线流程与各工序操作流程的区别。半导体器件制造的
工艺分析所涉及的四部分内容，进行原始材料分析、外延片质
量分析、各工序片子参数分析、工艺条件分析的意义何在；如
何对应器件的不合格性能参数，通过上述四项分析进行工艺改进，从而得到合格性能参数。半导体器件制造的质量控制须做
哪些工作，为什么说通过质量控制，器件生产厂家可提高经济
效益、可提高自身产品的竞争能力、可提高产品的信誉度。什
么是工艺改革和新工艺的应用？什么是环境条件改革和工艺条
件优化？为什么要注重情报和及时调整产品结构？什么是工业
化大生产？这些问题为什么会成为半导体器件制造中的关键问题？为什么说半导体器件制造有冗长的工艺流程？十几步的分
离器件制造工艺流程与二十几步的集成电路制造工艺流程有什
么区别？集成电路制造比分离器件制造多出了隔离制作和埋层
制作，各自有哪几步工艺构成？各起到什么作用？
基本概念：
1 半导体器件-由半导体材料制成的分离器件和半导体集成电
路。 2
半导体分离器件-各种晶体三极管；各种晶体二极管；各种晶
体可控硅。 3
半导体集成电路-以半导体（硅）单晶为基片，以外延平面工
艺为基础工艺，将构成电路的各元器件制作于同一基片上，布
线连接构成的功能电路。
4 晶体三极管的电学参数-指放大倍数、结的击穿电压、管子的
工作电压、工作频率、工作功率、噪声系数等。 5
晶体三极管的结构参数-包括所用材料、电性区各层结构参
数、器件芯片尺寸、外延层结构参数和工艺片厚度等。 6
硅平面工艺-指由热氧化工艺、光刻工艺和扩散工艺为基础工
艺构成的近平面加工工艺。
7硅外延平面工艺-外延工艺+硅平面工艺构成的器件制造工
艺。
基本要求：要求学生了解本课程的性质，知道学好集成电路制造工艺原理对学习专业课的重要性。掌握半导体器件制造技术中所涉及的四部分内容。了解工艺设计所涉及的三部分内容中工艺参数设计所包含的具体内容；工艺流程设计包含的具体内容；工艺6条件设计包含的具体内内容。了解工艺制造涉及的具体内容，知道工艺线流程与各工序操作流程的区别是什么。了解半导体器件制造的工艺分析所涉及的四个分析内容，知道进行原始材料分
析、外延片质量分析、各工序片子参数分析、工艺条件分析的指
导意义；能够对应器件的不合格性能参数，通过上述四项分析进
行工艺改进，从而得到合格性能参数。知道半导体器件制造的质
量控制须做哪些工作，能清楚知道通过质量控制，器件生产厂家
可提高经济效益、可提高自身产品的竞争能力、可提高产品的信
誉度的原因。知道什么是工艺改革和新工艺的应用？什么是环境
条件改革和工艺条件优化？为什么要注重情报和及时调整产品结
构？什么是工业化大生产？清楚这些问题为什么会成为半导体器
件制造中的关键问题？了解半导体器件制造有冗长的工艺流程，
分离器件制造工艺至少有十几步的工艺流程，集成电路制造工艺
至少有二十几步的制造工艺流程。知道集成电路制造比分离器件
制造多出了隔离制作和埋层制作两大部分，知道制作隔离区的目
的何在？制作埋层区的目的何在？清楚隔离制作有哪几步工艺构
成？知道隔离氧化、隔离光刻和隔离扩散工艺各自达到什目的；
清楚埋层制作有哪几步工艺构成？知道埋层氧化、埋层光刻和埋
层扩散工艺各自达到什目的。
绪论作业：思考题：2个
第一章衬底材料及衬底制备 (6学时)
§
1.1 衬底半导体材料 3学时
课程内容：
1 常用半导体材料及其特点
1.1 常用半导体材料
1.1.1元素半导体材料
1.1.2化合物半导体材料
1.2 硅材料的特点
1.2.1价格低、纯度高
1.2.2 制成的器件能工作在较高温度下
1.2.3 电阻率选择范围宽
1.2.4 其特有的硅外延平面工艺
1.3 砷化镓材料的特点
1.3.1 载流子的低场迁移率高
1.3.2 禁带宽度更大
71.3.3
能带结构更接近跃迁型
2 硅、砷化镓的晶体结构及单晶硅体
2.1 硅的晶体结构及特点
2.1.1 硅的金刚石型晶胞结构
2.1.2 硅原子沿〈111〉向的排列规律
2.2 砷化镓的晶体结构及特点
2.2.1 砷化镓的闪锌矿型晶胞结构
2.2.2 砷化镓的〈111〉向六棱柱晶胞
2.2.3 砷化镓的〈111〉向特点
2.3 硅、砷化镓晶体的制备方法
2.3.1 硅单晶体的制备方法
2.3.2 砷化镓晶体的制备方法
2.4 单晶硅体
2.4.1 单晶硅体呈圆柱状
2.4.2 单晶硅体上具有生长晶棱
3 硅衬底材料的选择
3.1 硅衬底材料的结构参数
3.1.1 结晶质量
3.1.2 生长晶向
3.1.3 缺陷密度
3.2 硅衬底材料的物理参数
3.2.1 电阻率
3.2.2 少数载流子寿命
3.2.3 杂质（载流子）补偿度
3.3 硅衬底材料的电性参数
3.4 其它要注意的问题
3.4.1 电阻率不均匀性问题
3.4.2 重金属杂质和氧、碳含量问题
课程重点: 本节主要介绍了半导体器件（半导体分离器件和半导体集成电路）制造中常用的半导体材料。在硅、锗元素半导体材料中，普遍应用的是硅半导体材料；在锑化铟、磷化镓、磷化铟、砷化镓等化合物半导体材料中，最常应用的是砷化镓半导体材料。分别介绍了硅半导体材料和砷化镓半导体材料各自的特点，相应的应用场合。讨论了硅半导体材料和砷化镓半导体材料的晶体结构，从中可知，虽然硅晶体具有金刚石型晶胞结构，而砷化镓晶体具有闪锌矿型晶胞结构，但从晶胞的构成和某些性质有相似的地方，但应注意其性质上的根本区
8别。由硅原子沿〈
111〉向的排列规律可知，在一个硅晶体的
六棱柱晶胞中有七个相互平行的{111}面；而七个面构成的六个面间有两种面间距，其中一个体现面间距大的特点，另一个体现面间距小的特点；每一个{111}晶面具有相同的原子面密度；原子平面间是靠共价键连接的，而六个面间有两种面间共价键密度，在三个面间每个原子均为三键连接-体现面间价键密度大的特点，在另三个面间每个原子均为单键连接-体现面间价键密度小的特点。从结构中可知，面间价键密度小的面间同时面间距大，而面间价键密度大的面间同时面间距小，由此引入两个结论：面间价键密度小而同时面间距大的面间，极易被分割，称为硅晶体的解理面；面间价键密度大同时面间距小的面间，面间作用力极强，则被看作是不可分割的双层原子面，即当一个面看待。砷化镓晶体中原子沿〈111〉向的排列规律与硅晶体的相似，只不过砷面和镓面交替排列（四个砷面
夹着三个镓面或四个镓面夹着三个砷面）而已。还讨论了硅晶
体和砷化镓晶体的制备，硅单晶体通常采用直拉法或悬浮区熔
法进行生长；砷化镓晶体通常采用梯度凝固生长法或液封式直
拉法制备。本节还对半导体器件制造最常用的单晶硅体进行了
讨论，可知单晶硅体呈圆柱状，但在单晶硅体上存在与单晶生
长晶向相关的生长晶棱；因为与硅原子沿生长晶向排列有关，
沿不同晶向生长的单晶硅体上晶棱数目不同，晶棱对称程度也
不同。最后讨论了硅单晶的质量参数（硅衬底材料的选择），
这对了解硅单晶材料的性能并进而在器件的生产中正确的选择
硅衬底材料是至关重要的。
课程难点：硅单晶的晶体结构及结构分析；砷化镓晶体的晶体结构及结构分析。硅单晶的两种制备工艺及其工艺分析、工艺
过程讨论；砷化镓晶体的两种制备工艺及其工艺分析、工艺过
程讨论。硅单晶体的外部特征，导致硅单晶体外部特征与硅单
晶体内部结构（原子排列规律）的对应关系分析讨论。硅单晶
体的结构参数要求；物理参数要求和电性参数要求。
基本概念：
1 元素半导体材料-完全由一种元素构成的，具有半导体性质的材料。
2化合物半导体材料-由两种或两种以上的元素构成的，具有半导体性质的材料。
3面间共价键密度-在相邻原子面间任取一平行平面，单位面积的共价键露头数。
9 4
少子寿命-少数载流子寿命，它反映了少数载流子保持其电性
的时间长短，记为τ。它与单晶体中的缺陷和重金属杂质的多
少有关。
5补偿度-载流子补偿度（杂质补偿度），记为M。由于半导体
中的杂质全部电离，则其反映了半导体材料中反型杂质的多
少。
基本要求：了解用于半导体器件制造的半导体材料的类型，了解元素半导体材料的类型及构成，了解化合物半导体材料的类
型及构成。知道半导体器件制造中最常用的硅半导体材料的特
点，知道半导体光学器件制造中最常用的砷化镓半导体材料的
特点。清楚硅半导体晶体和砷化镓半导体晶体的晶体结构，以
及它们的结构特点；知道它们在结构上的相似处和不同处；知
道由硅半导体晶体结构分析引入的两个结论，并清楚它们对半
导体器件制造的指导意义。了解硅半导体单晶体是如何制备
的，清楚其不同的制备工艺；知道砷化镓半导体晶体是如何制
备的，及其了解各种制备工艺。清楚知道硅半导体单晶体的外
部特征，知道这些外部特征与晶体内部结构之间的密切联系。
知道如何进行硅衬底材料的选择，知道在硅单晶的质量参数中
结构参数包括哪一些、物理参数包括哪一些、电性参数是指什
么；对高要求和高性能的集成电路制造，还应注意哪些材料的
质量参数。
§ 1.2 硅单晶的定向2学时
课程内容：
1 定向的方法
1.1 根据晶体生长的各向异性定向
1.2 根据晶体解理的各向异性定向
1.3 根据晶体腐蚀的各向异性定向
1.4 光图定向
1.5 x光衍射定向
2 光图定向的方法与原理
2.1 显示晶面解理坑
2.2 晶面解理坑的结构与分布
2.3 光向与晶向
2.4 光图定向仪
2.5 光图定向
3.
光图定向器件生产中的应用
103.1
定向切割 3.2 定向划片及定位面的制造
课程重点：本节介绍了常规集成电路制造中硅单晶体定向。粗
略的可根据晶体生长的各向异性定向、根据晶体解理的各向异
性定向、根据晶体腐蚀的各向异性定向；较精确的可进行光图
定向；更精确的可进行x光衍射定向。本节主要介绍了常规集
成电路制造中最常用的光图定向，根据光图定向的三个必备条
件，进行了显示晶面解理坑的讨论；晶面解理坑的结构与分布
的讨论；平行光照射晶面解理坑后，得到的反射光象与晶体晶
向关系的讨论；讨论了常见的光图定向仪；并对光图定向的设
备要求和光图定向步骤进行了讨论。最后，讨论了光图定向在
常规集成电路制造中两种常见的应用，定向切割是在一定生长
晶向的硅单晶棒上切出所需晶面的硅单晶片；而定位面的制造
是为了适应器件生产中的定向划片，指出定向划片可以获得大
量完整的管芯，定位面为定向划片提供了划片的参考平面。
课程难点：为什么可根据晶体生长的各向异性、晶体解理的各
向异性、晶体腐蚀的各向异性进行定向，与晶体结构的关系如
何。在光图定向中，显示晶面解理坑采用了电化学腐蚀，腐蚀
前为什么要进行金刚砂研磨？在电化学腐蚀液中，晶格畸变区
和晶格完整区各具有不同的性质，进行了什么不同的化学反
应，其反应机理是什么。当在低指数晶面的晶片上制备晶面解
理坑时，获得的是以平行该低指数晶面的面为底、以{111}面
为侧面围成的平底锥坑，此类结构的形成机理及与晶体结构的
关系。光图定向中光象与晶向之间的一一对应关系。考虑定位
面划片时就能减少管芯的碎裂的理论依据。
基本概念：
1 光图定向-用平行光照射单晶体上的晶面解理坑，根据反射光
象判定、调正晶向的方法。
2晶面解理坑-以低指数晶面围成的、与晶面（晶向）有一定对
应关系的晶面腐蚀坑。其侧面为解理面。
3 晶格畸变区-指晶格有损伤的或不完整的区域，该区域存在较
大的晶格内应力，内能大。
4晶格完整区-指晶格结构完整或完美的区域，该区域晶格内应
力低，内能小。
5
反射光象-用平行光照射晶面解理坑，晶面解理坑某组平面对
光的反射而得到的光图（光象）。
6定向切割-光图定向+垂直切割。
11 7
定向划片-按规定沿解理向进行划片的方法。
基本要求：了解硅单晶体定向的目的、可采用的方法、定向原
理。知道几种粗略定向方法的理论依据，较精确定向方法间的
比较。清楚光图定向的方法和原理，能通过合适方法得到晶面
解理坑、能通过一定手段得到反射光象、能由反射光象与晶体
晶向的关系分析判定晶向、当晶向有偏离时能通过调整光图调
正晶向。知道光图定向是如何在半导体器件制造中得到应用
的，知道光图定向在定向切割中所起的作用、知道光图定向如
何参与定位面的制作和定位面是如何在定向划片中起到作用
的。
§1.3 硅衬底制备工艺简介 1学时课程内容：
1 硅单晶的切割
1.1 工艺作用
1.2 切割原理
1.3 切割设备
1.4 切割方法
1.5 切割要求
1.5.1 硅片厚度
1.5.2 硅片两面平行度
1.5.3 硅片厚度公差
1.6 注意事项
2 研磨工艺
2.1 研磨的作用
2.2 研磨的方法
2.2.1 单面研磨
2.2.2 双面研磨
2.3 研磨要求
2.4 影响研磨的因素
2.4.1 磨料的影响
2.4.2 磨盘压力的影响
3 抛光工艺
3.1 抛光的作用
3.2 抛光的要求
3.3 抛光的方法
3.3.1 机械抛光工艺
12 3.3.1.1
方法及原理
3.3.1.2 优缺点
3.3.1.3 适用范围
3.3.2 化学抛光工艺
3.3.2.1 原理
3.3.2.2 方法
3.3.2.3优缺点
3.3.2.4适用范围
3.3.3 化学机械抛光工艺
3.3.3.1 方法及原理
3.3.3.2化学机械抛光种类
3.3.3.3 抛光过程分析
课程重点：本节简单介绍了衬底制备中切片、磨片和抛光三个工艺的基本情况。关于硅单晶体的切割，讨论了该工艺的四个
作用：即决定了所切出的硅单晶片的晶向、晶片厚度、晶片平
行度和晶片翘度；讨论了切割原理：实际上是利用了刀片上的
金刚砂刀刃对硅单晶棒进行脆性磨削，由于切割刀片的高速旋
转和缓慢进刀，而使硅单晶棒变成了一片一片的硅单晶片；介
绍了两种切割设备，一种是多用于硅单晶片的切割的内圆切割机，另一种是用于定位面切割的外圆切割机；最后还给出了硅
单晶体的切割的要求和注意事项。关于硅单晶片的研磨，讨论
了该工艺的四个作用：即去除切片造成的刀痕、调节硅单晶片
的厚度、提高硅单晶片的平行度和改善硅单晶片的平整度；讨
论了硅单晶片研磨的方法，根据设备的不同分为硅单晶片的单
面研磨和硅单晶片的双面研磨，其研磨机理是相同的；讨论了
影响硅单晶片研磨的因素，研磨质量主要取决于磨料的质量和
磨盘压力的大小。关于硅单晶片的抛光，讨论了该工艺的作
用，主要是去除磨片造成的与磨料粒度相当的损伤层，以获得
高洁净的、无损伤的、平整光滑的硅单晶片的镜面表面；讨论
了抛光工艺的三种抛光方法，即机械抛光、化学抛光和化学机
械抛光方法。机械抛光是采用更细的磨料在盖有抛光布的磨盘
上进行细磨，由于其工艺过程中无化学反应，则该工艺适用于
化合物半导体晶片的表面抛光；化学抛光是利用化学腐蚀的方
法对晶片表面进行抛光，它对待研磨片平整度要求较高，化学
抛光可分为液相抛光和气相抛光两种抛光方式，由于该抛光工
艺抛光速度快、效率高，则该工艺更适用于高硬度衬底表面的
抛光（如蓝宝石、尖晶石等）；化学机械抛光是硅单晶片抛光
13的常用工艺，该工艺综合了机械抛光、化学抛光两种方法的各
自的优点，从方法上看，是采用了机械抛光设备而加入了化学
抛光剂，化机抛光的种类可分为酸性抛光液抛光和碱性抛光液
抛光两种，酸性抛光液抛光有铬离子抛光和铜离子抛光两种方
式，碱性抛光液抛光为二氧化硅抛光、也分为胶体二氧化硅抛
光和悬浮二氧化硅抛光两种方式。
课程难点：硅单晶切割的方法与原理；硅单晶切割的要求和注
意事项。硅单晶片研磨的方法和原理；硅单晶片单面研磨方式
和双面研磨方式的区别；注意磨料质量和磨盘压力是如何影响
研磨质量的。硅单晶片的三种抛光方法各自的抛光原理与抛光
工艺；三种抛光方法各自的应用特点和应用范围。
基本概念：
1 晶片的平行度-指某晶片的厚度不均匀的状况。
2晶片的厚度公差-晶片与晶片之间厚度的差别。
3晶片的单面研磨 -晶片的单面研磨指将晶片用石蜡粘在压块
上，在磨盘上加压对空面进行研磨的方法。
4 晶片的双面研磨–指将晶片置于行星托片中，在上、下磨盘
中加压进行双面研磨的方法。
5 机械抛光-采用极细的磨料、在盖有细密抛光布的抛光盘上
对衬底表面进行细磨的工艺过程。
6化学抛光-利用化学腐蚀的方法对衬底表面进行去损伤层处理
的过程。
7 化学机械抛光-采用机械抛光设备、加入化学抛光剂对衬底表
面损伤层进行处理的过程。
基本要求：熟知半导体集成电路制造对衬底片的要求，了解衬
底制备工艺是如何一步步达到以上要求的。清楚知道晶片切割
工艺的方法与原理，了解晶片切割工艺过程，知道晶片切割的
工艺要求和注意事项。清楚知道晶片研磨的工艺方法和工艺原
理，熟悉两种研磨方法，知道研磨工艺达到的目的和要求，能
分析影响研磨质量的各种因素。清楚知道晶片抛光的各种工艺
方法和工艺原理，能根据不同的待抛光衬底的实际状况选择合
适的抛光方式，合适的抛光方法。
第一章衬底材料及衬底制备作业
思考题3题+习题3题
第二章：外延工艺原理（8学时）14
§ 2.1 外延技术概述1.5学时
课程内容：
1 外延分类
1.1 由外延材料的名称不同分类
1.2 由外延层材料与衬底材料相同否分类
1.2.1 同质外延
1.2.2 异质外延
1.3 由器件作在外延层上还是衬底上分类
1.3.1 正外延
1.3.2 负外延（反外延）
1.4 由外延生长状态分类
1.4.1 液相外延 1.4.2
气相外延
1.4.3 分子束外延
1.5 由外延生长机构分类
1.5.1 直接外延
1.5.2 间接外延
2 外延技术简介
2.1 定义
2.1.1 外延技术
2.1.2 外延层
2.2 外延新技术
2.2.1 低温外延
2.2.2 变温外延
2.2.3 分步外延
2.2.4 分子束外延
3 集成电路制造中常见的外延工艺
3.1 硅外延工艺
3.1.1 典型外延装置
3.1.2硅外延可进行的化学反应
3.2 砷化镓外延工艺
3.2.1 气相外延工艺
3.2.2 液相外延工艺
课程重点：本节介绍了什么是外延？外延技术解决了哪些器件制造中的难题。介绍了外延技术的分类，由外延材料的不同可
分为硅外延、砷化镓外延等等；由外延层与衬底材料相同否可
15分为同质外延和异质外延；由在外延层上还是在衬底上制造器件可分为正外延和负外延（反外延）；由外延的生长环境状态
可分为液相外延、气相外延和分子束外延；由外延过程中的
生长机构可分为直接外延和间接外延。对外延技术做了简单的
介绍，给出了外延技术和外延层的定义；介绍了低温外延、变
温外延、分步外延和分子束外延几种较新的外延技术。对在集
成电路制造中常见的外延工艺做了概述。对硅外延工艺，介绍
了其典型外延装置，包括了卧式外延反应器装置、立式外延反
应器装置和桶式外延反应器装置；以氢气还原四氯化硅的典型
卧式外延反应器装置为例进行了设备介绍，该设备包含了气体
控制装置（气体纯化装置、硅化物源〈纯硅化物源和含杂硅化
物源〉、控制管道及装置等）、高（射）频加热装置（高
〈射〉频感应信号炉、可通冷却水的铜感应线圈、靠产生涡流加热的石墨基座）、测温装置及石英管构成的反应器；对硅外延可进行的化学反应进行了讨论，包括氢气还原法中的四氯化硅氢气还原法、三氯氢硅氢气还原法以及热分解法中的二氯氢硅热分解法、硅烷热分解法。对砷化镓外延工艺，主要介绍了三类外延方法中常见的气相外延工艺和液相外延工艺，在气相外延工艺中，讨论了卤化物外延工艺和氢化物外延工艺；在液相外延工艺中，介绍了液相外延应注意的几个问题、介绍了液相外延生长系统（水平生长系统和垂直生长系统），由于水平生长系统较为常用，所以重点介绍了各种水平液相生长系统。
课程难点：外延的定义、外延技术的定义、外延层的定义。在外延分类中，按外延材料不同分类时所包含的种类及其定义；按器件制作的层次不同分类时所包含的种类及其定义；按外延外延层与衬底材料相同或不同分类时所包含的种类及其定义；按外延生长环境状态不同分类时所包含的种类及其定义；按外延生长机构不同分类时所包含的种类及其定义。外延技术解决了半导体集成电路制造中哪些难题？是如何解决的。对于半导体集成电路制造中常见的外延技术，关于硅外延技术的典型生长装置、装置中的主要组成部分、外延中区别两类方式（氢气还原方式、热分解方式）可进行的化学反应；关于砷化镓外延技术的两种外延类型、气相外延工艺中的两种外延方法（卤化物外延工艺、氢化物外延工艺）各自的工艺过程和化学反应状况、液相外延工艺中应注意的问题和几种实际外延系统的外延原理。
16基本概念：
1 外延-在一定条件下，通过一定方法获得所需原子，并使这些原子有规则地排列在衬底上；在排列时控制有关工艺条件，使排列的结果形成具有一定导电类型、一定电阻率、一定厚度。晶格完美的新单晶层的过程。
2 硅外延-生长硅外延层的外延生长过程。
3砷化镓外延-生长砷化镓外延层的外延生长过程。
4 同质外延-生长的外延层材料与衬底材料结构相同的外延生长过程。
5 异质外延-生长的外延层材料与衬底材料结构不同的外延生长过程。
6 正外延-在（外延/衬底）结构上制造器件时器件制造在外延层上的前期外延生长过程。
7负外延（反外延）-在（外延/衬底）结构上制造器件时器件制造在衬底上的前期外延生长过程。
8液相外延-衬底片的待生长面浸入外延生长的液体环境中生长外延层的外延生长过程。
9气相外延-在含有外延生长所需原子的化合物的气相环境中，
通过一定方法获取外延生长所需原子，使其按规定要求排列而
生成外延层的外延生长过程。
10 分子束外延-在高真空中，外延生长所需原子（无中间化学
反应过程）由源直接转移到待生长表面上，按规定要求排列生
成外延层的外延生长过程。
11 直接外延-整个外延层生长中无中间化学反应过程的外延生
长过程。
12间接外延-外延所需的原子由含其基元的化合物经化学反应
得到，然后淀积、加接形成外延层的外延生长过程。
13 外延层-由原始衬底表面起始，沿其结晶轴向（垂直于衬底
表面的方向）平行向外延伸所生成的新单晶层。
14外延技术-生长外延层的技术。基本要求：了解外延技术解决了半导体分离器件和集成电路制
造中存在的哪些难题？为什么说外延技术解决了器件参数对材
料要求的矛盾、是什么矛盾、如何解决的？为什么说外延技术
提供了集成电路隔离的一种方法、什么方法？为什么说外延技
术为发光器件、光学器件的异质结形成提供了途径？要求知道
外延技术是如何分类的、各种分类中的外延是如何定义的？要
求能大致了解较新的外延技术。要求清楚的知道在集成电路制
17造中常用的硅外延工艺的典型外延装置和外延过程中的所有可
能的化学反应；要求清楚的知道在集成电路制造中常用于砷化
镓外延工艺中的液相外延的注意事项及液相外延反应系统、气
相外延的两种外延工艺及其外延过程中的所有化学反应。
§2.2 四氯化硅氢气还原法外延原理 4.5学时课程内容：
§2.2.1 四氯化硅的氢气还原法外延生长过程
1 化学原理
1.1 四氯化硅的氢气还原机理
1.1.1 为吸热反应
1.1.2 伴有有害副反应
1.1.3 整个反应过程分两步进行
1.2 反应步骤分析
1.2.1 四氯化硅质量转移到生长层表面
1.2.2 四氯化硅在生长层表面被吸附
1.2.3 在生长层表面上四氯化硅与氢气反应
1.2.4 副产物的排除
1.2.5 硅原子在生长层表面的加接
2 {111}面硅外延生长的结晶学原理
2.1 晶核的形成
2.1.1 结晶学核化理论
2.1.2 共价键理论
2.2 结晶体的形成
2.2.1 晶核沿六个[110]向和六个[112]向扩展
2.2.2 （111）面上的结晶体是六棱形的
2.2.3 （111）面上的六棱形结晶体是非对称的
2.3 生长面的平坦扩展
§2.2.2 外延系统及外延生长速率
1 外延系统的形态
1.1 外延系统的流体形态
1.1.1 流体的连续性
1.1.2 流体的粘滞性
1.2 流体的两种流动形态 1.
2.1
流体的紊流态
1.2.2 流体的层流态
18 1.3
流体形态判据及外延系统中的流体流形
1.3.1平板雷诺数
1.3.2 流体流形判定
1.3.3 外延系统中的流体形态
2 外延系统中的附面层概念
2.1 速度附面层
2.1.1 实际外延系统近似
2.1.2 速度附面层定义
2.1.3 速度附面层的厚度表达式
2.2 质量附面层
2.2.1 质量附面层定义
2.2.2 质量附面的厚度表达式
3 外延生长速率
3.1 外延生长模型的建立
3.2 外延生长速率
3.2.1 外延生长速率的表达式
3.2.2 两种极限条件下的外延生长速率
4 影响外延生长速率的诸因素
4.1 与温度的关系
4.1.1 化学反应速率常数与温度的关系
4.1.2 气相质量转移系数与温度的关系
4.1.3 实际外延温度的选择
4.2 与反应剂浓度的关系
4.3 与气体流量的关系
4.4 与衬底片位置量的关系
5 改善外延生长前后不均匀的工艺措施
5.1 适当增大混合气体的流量
5.2 使基座相对气流倾斜一小角度
课程重点：本节以四氯化硅的氢气还原法外延生长作为重点，讨论了在{111}面上进行硅外延的所有化学反应机理和结晶生长原理。根据分析可知：整个外延过程实际上是外延生长的化学反
应过程与外延生长的结晶过程的连续地、不断地、重复进行的综
合过程。本节讨论了外延生长的化学反应原理。由化学反应方程
式分析可知：四氯化硅的氢气还原反应是一个吸热反应，只有当
外延生长温度大于一千度时，才有明显的化学反应速率，才不影
响外延生长的进行；四氯化硅的氢气还原反应伴有若干副反应，
这些副反应是指反应剂四氯化硅和反应副产物氯化氢对生长层
19（衬底）的腐蚀反应，副反应的存在和加强显然会影响和严重影响外延生长速率，本节介绍了这些影响、并对保正外延向正方向
进行提出了调控措施；由对化学反应模式分析可知：外延生长的
化学反应过程是由两步完成的，其基于化学反应的分子碰撞理
论。本节对化学反应的反应步骤进行了分析，它包含了反应剂四
氯化硅由气相向生长层表面的质量转移、反应剂四氯化硅在生长
层表面被吸附、在生长层表面反应剂四氯化硅与还原剂氢气反
应、反应生成的副产物的排出和反应生成的高能、游离态硅原子
的淀积、加接等若干过程，而高能、游离态硅原子的如何淀积、
加接是外延生长的结晶学原理。本节介绍了外延生长的结晶学过
程和结晶学原理，其结晶学过程是由化学反应获得的高能、游离
态硅原子→淀积于衬底表面上→在表面上移动希望按衬底晶格加
接→首先形成若干分立的（具有原子〈双层原子面-不可分割〉
厚度的）晶核→随其它硅原子在晶核上加接、晶核扩大→形成若
干分立（非对称六棱形的）结晶体→随其它硅原子在结晶体上加接、结晶体扩大→若干分立的结晶体连成一片→形成一层（具有
原子厚度的）新单晶层→再在新单晶层形成若干分立的（具有原
子厚度的）晶核→再晶核扩大→…→形成一定厚度的外延新单晶层；基于上述外延生长的结晶学过程本节就为什么首先形成晶
核、形成的晶核为什么是分立的、形成晶核的理论、如何由晶核
形成结晶体、结晶体形成受到的结晶学上的限制、为什么在{111} 面上的结晶体是非对称六棱形的等等结晶学问题和原理进行了讨论。本节还对外延系统及外延生长速率进行了介绍和讨论。关
于外延生长系统，对典型的卧式外延生长反应器系统进行了形态
讨论，指出外延生长反应系统是一个流体系统、介绍了流体的两
个性质、给出了流体的两种流动形态、流体形态判据和判定、以
及对实际外延系统中的流体形态进行了讨论，在本部分讨论中涉
及了部分流体力学的内容。为了更好的讨论外延生长速率，本节
还给出了附面层的概念，由于流体的粘滞性而导致外延基座上方
的流体流速存在变速的区域，由此引入了速度附面层的概念，同
时给出了速度附面层的厚度表达式；由于速度附面层的存在，导
致外延基座上方的极小区域内存在反应剂浓度的变化，由此引入
了质量附面层的概念，同时给出了质量附面层的厚度表达式。在
外延生长速率的讨论中，建立了外延生长模型、由模型讨论得到
了外延生长速率的表达式、对外延生长速率的表达式进行了极限
分析；讨论了影响外延生长速率的温度因素、反应剂浓度因素、
混合气体流量因素、以及在外延生长系统中，衬底片位置量的变20化外延生长速率的影响；为了改善外延生长前后不均匀的现象，
本节给出了两个工艺措施。
课程难点：首先要对外延生长过程有一个整体的概念。在{111} 面上进行四氯化硅的氢气还原外延生长的化学反应原理，其反应过程、反应中的状态、反应中的步骤、化学反应的正反应和副反应（包含逆反应）。四氯化硅的氢气还原外延生长的结晶学原
理，其外延生长的结晶过程、结晶学的成核理论（结晶学理论和共价键理论）、晶核扩展理论、结晶体的形成、结晶体扩展理
论、以及外延层的厚度长成和平坦扩展理论。实际卧式外延反应系统的分析，为流体系统、具有流体的两个特性、流体的两种流动形态、流体流形的判据和判定、实际外延系统的流体流形。外延生长系统中两个附面层的定义、表达式及对外延生长的指导意义。外延模型的建立、理解和分析；外延模型对推导外延生长速率的指导意义；应用外延生长速率简化表达式的极限条件分析；影响外延生长速率的各种因素讨论及分析。
基本概念：
1 外延生长过程-外延化学反应过程与外延结晶过程的连续、不断、重复进行的全过程。
2歧化特性-指一种物质在同一个反应中既起氧化剂的作用又起还原剂作用的性质。
3 歧化反应-符合歧化特性的化学反应。
4表面吸附-指固体表面对气相物质的吸引、固定。
5 流体的粘滞性-当流体饶流固体表面时，由于分子（原子）间的作用力（吸引力），使原来等速流进的流体在固体表面上方
出现非等速流进的的现象，称为粘滞现象；流体的这种性质称
为粘滞性。
6流体的连续性-指流体是由无数连续运动的微团构成，在自然界无间断点的性质。
7流体的紊流态-指流体中连续运动的微团运动处于杂乱无章的状态，也称湍流态。
8流体的层流态-指流体中连续运动的微团运动有序，形成彼此互不干扰的流线（流层）的状态。
9速度附面层-由于流体的粘滞作用，而使外延平板基座上方流体流速分布受到干扰的区域。由于该区域中的流体流速滞慢于
层外，也称为滞流层。
10质量附面层-外延平板基座上方、速度附面层内，反应剂浓度（质量）有较大变化的区域。
21 11
反应剂的气相质量转移系数-单位时间内，由气相到达单位
面积表面的反应剂粒子数。
12 自掺杂效应——指在外延过程中，气氛对衬底表面的腐蚀而使主气流中杂质浓度起变化，从而造成前、后硅片的掺杂浓度
不同的现象。
基本要求：熟知外延生长过程的定义，知道外延生长过程是由外延化学反应过程与外延结晶过程的连续、不断、重复进行构
成的。知道在{111}面上进行四氯化硅的氢气还原外延生长的
化学反应原理，其反应过程、反应中的状态、反应中的步骤、
化学反应的正反应和副反应（包含逆反应）；知道化学反应的
副反应（包含逆反应）对外延生长的不利影响，以及是如何影
响的；清楚为什么该外延生长的化学反应不能一步进行，而两
步进行的可能性更大；清楚最可能的第二步反应是歧化反应，
歧化反应是如何定义的；清楚的知道外延生长的化学反应步
骤，知道每一步的具体内容；清楚副产物不能及时排出系统对
外延带来得弊端。知道四氯化硅的氢气还原外延生长的结晶学
原理，了解其外延生长的结晶过程，是如何由化学反应得到的
高能、游离态硅原子通过加接而形成一层外延层完美表面的，
而一定厚度的外延层是如何获得的；知道结晶学的成核理论，
从结晶学理论是如何根据原子团半径来决定成核条件的、从共
价键理论又是如何表明单原子直接加接和双原子同时加接不能
形成稳定晶核的，而形成稳定晶核至少需要三个或三个以上的
原子同时加接；清楚晶核扩展理论，知道为什么在晶核上单原
子直接加接和双原子同时加接均能形成稳定的加接，而使晶核
得到扩展；知道结晶体的形成、结晶体扩展理论，清楚为什么
由于原子在晶核上加接、沿六个[110]向和六个[112]向扩展的
结果是形成六棱结晶体，而且该六棱结晶体还是非对称的；知
道外延层的平坦扩展理论和厚度长成理论，即知道为什么不会
在没长平的外延层表面上形成新的晶核，知道外延生长结晶过
程重复不断进行即可获得所要求厚度的外延层。知道外延生长
的动力学原理，即由此进行外延系统分析和外延模型的建立、
分析，从而得到外延生长速率表达式。关于外延系统分析，知
道为什么实际外延生长系统是一个流体系统，流体具有的粘滞
性和连续性的具体含义及对外延过程的指导意义；知道流体可
能存在的两种流动形态，清楚哪一种流动形态是外延工艺所希
望的，而实际外延系统中的流动形态是怎样的；关于外延系统
中的附面层概念，知道为什么要引入速度附面层概念，速度附
22面层是如何定义的，速度附面层的厚度表达式；知道为什么要
引入质量附面层概念，质量附面层是如何定义的，为什么说是
质量附面层是由于速度附面层的存在而出现的，质量附面层的
厚度表达式，为什么说是质量附面层厚度是速度附面层厚度的
函数。关于外延模型的建立、分析和外延生长速率，能够根据
实际外延生长系统建立可用的外延生长模型，其中有可分析的
外延层次关系，能够通过分析讨论得到外延生长速率表达式；
清楚在什么极限条件下可采用不同的简化外延生长速率表达
式；知道影响外延生长速率的各种工艺因素，以及它们是如何
对外延生长速率造成影响的；对外延生长的前后不均匀性，能
够采取适当工艺措施克服之。
§ 2.3 外延辅助工艺1学时
课程内容：
1 氯化氢抛光工艺
1.1 抛光目的
1.2 氯化氢抛光工艺
1.2.1氯化氢抛光方法
1.2.2 氯化氢抛光步骤
1.3 腐蚀反应和腐蚀速率
1.3.1 腐蚀反应
1.3.2有关腐蚀速率
1.4 讨论
1.4.1 腐蚀速率与氯化氢气体分压有关
1.4.2 腐蚀速率与温度关系不明显
1.4.3 在一定温度下，应用氯化氢气体分压有最大值限制
1.4.4 有关其它抛光工艺
2 外延掺杂工艺
2.1 掺杂工艺原理
2.1.1外延掺杂是与外延同时进行的
2.1.2掺杂动力学原理
2.2 外延层中的掺杂浓度
2.3 掺杂方法
2.3.1 液相掺杂
2.3.2 气相掺杂
课程重点：本节介绍了外延辅助工艺，包括外延生长前的对衬底表面常用的氯化氢抛光工艺和为了保证外延层所要求的电性
23能而进行的外延掺杂工艺。关于氯化氢抛光工艺，主要介绍了对衬底表面进行抛光处理的必要性以及抛光达到的目的；重点
讨论了工艺，其中涉及了氯化氢抛光的方法和氯化氢抛光的工
艺步骤；对氯化氢抛光的腐蚀反应和腐蚀速率进行了较详细的
分析；最后，对氯化氢抛光的腐蚀速率与各种因素的关系进行
了讨论；还强调指出氯化氢抛光工艺是一种气相化学抛光，除
了氯化氢气氛外，其它如溴化氢、碘化氢、三氯乙烯、六氟化
硫及溴气等也可以作为抛光气氛-这就形成了其它抛光工艺。
关于外延掺杂工艺，首先介绍了半导体集成电路制造对外延层
的电性要求；介绍了外延掺杂原理；重点讨论了外延层中的掺
杂浓度，讨论中，首先建立了掺杂模型，根据对模型的分析，
得到了与反应剂气体分压和掺杂剂气体分压有关的掺杂浓度表
达式；介绍了液相掺杂和气相掺杂两种掺杂方法，并指出了它
们各自的控制掺杂手段。
课程难点：氯化氢抛光工艺中，通过抛光是如何可以达到高洁净的、无损伤的、新鲜的待生长表面的；氯化氢抛光步骤中各
步的工艺控制条件；化学气相抛光的温度控制特点；抛光腐蚀
速率表达式用外延生长速率表达式表达时，式中各因子的含义
发生了什么变化；腐蚀速率在低蚀率和高蚀率时的极限分析及
在中等蚀率时的表达式分析；实际工艺中，氯化氢气体分压的
选择。在外延掺杂工艺中，注意其掺杂原理与一般的合金掺杂
和扩散掺杂有不同处，杂质是在外延过程中加入到外延层晶格
点阵上的；由于掺杂与外延同时进行，则掺杂动力学原理与外
延动力学原理极其相似，只不过杂质在加入到外延层晶格点阵
上后，有一个离化的事实；外延掺杂模型的建立和分析，注意
单位时间内，由于掺杂而导致的掺杂剂粒子流密度的消耗既与
外延层中的掺杂浓度有关、又与外延生长速率有关；有关液相
掺杂和气相掺杂两种掺杂方法的对比、各自对掺杂浓度工艺控
制等。
基本要求：了解由抛光工艺和外延掺杂工艺构成的外延辅助工
艺。对氯化氢抛光工艺，要求清楚的知道采用抛光工艺的目
的；氯化氢抛光工艺的工艺方法，掌握氯化氢抛光的工艺步
骤，知道氯化氢抛光工艺与外延工艺是在一个反应系统中、并
且氯化氢抛光工艺与外延生长工艺可连续不间断进行；了解氯
化氢抛光是化学气相抛光，掌握其腐蚀反应控制条件；应知道
氯化氢抛光工艺中的化学反应实际上是外延生长反应的逆反
应，因此，抛光腐蚀速率表达式可用外延生长速率表达式描
24述，但应清楚同一个式子表达的意思是完全不同的；了解在低
蚀率和高蚀率时的极限条件下，抛光腐蚀速率与氯化氢气体分
压的不同关系；应掌握实际氯化氢抛光工艺的氯化氢气体分压
的选择。对于外延掺杂工艺，应知道半导体集成电路制造对外
延层的电性要求，即具有准确的导电类型、具有精确的电阻
率；知道如何选择外延掺杂的掺杂剂；清楚外延掺杂原理，从
动力学原理能分析掺杂与外延的相同处和不同处；能建立起外
延掺杂模型，并对该模型进行正确的分析讨论，从而得到外延
掺杂浓度表达式；能清楚的知道液相掺杂和气相掺杂两种掺杂
方法各自的特点，当使用它们掺杂时，各自对掺杂浓度的工艺
控制。
§2.4 外延层质量参数及检测简介 0.5学时课程内容：
1 外延层质量参数
1.1 外延层电阻率ρepi
1.2 外延层的杂质浓度分布
1.3 外延层厚度
1.4 少数载流子寿命
1.5 外延层中的缺陷
1.5.1 表面缺陷
1.5.2 体内缺陷
2 外延层质量参数的检验
2.1 ρepi的检验
2.1.1 三探针法测ρepi-
对（外延层/衬底）导电类型相同者
集成电路制造工艺流程之详细解答 1.晶圆制造( 晶体生长-切片-边缘研磨-抛光-包裹-运输 ) 晶体生长(Crystal Growth) 晶体生长需要高精度的自动化拉晶系统。 将石英矿石经由电弧炉提炼，盐酸氯化，并经蒸馏后，制成了高纯度的多晶硅，其纯度高达0.99999999999。 采用精炼石英矿而获得的多晶硅，加入少量的电活性“掺杂剂”，如砷、硼、磷或锑，一同放入位于高温炉中融解。 多晶硅块及掺杂剂融化以后，用一根长晶线缆作为籽晶，插入到融化的多晶硅中直至底部。然后，旋转线缆并慢慢拉出，最后，再将其冷却结晶，就形成圆柱状的单晶硅晶棒，即硅棒。 此过程称为“长晶”。 硅棒一般长3英尺，直径有6英寸、8英寸、12英寸等不同尺寸。 硅晶棒再经过研磨、抛光和切片后，即成为制造集成电路的基本原料——晶圆。 切片(Slicing) /边缘研磨(Edge Grinding)/抛光(Surface Polishing) 切片是利用特殊的内圆刀片，将硅棒切成具有精确几何尺寸的薄晶圆。 然后，对晶圆表面和边缘进行抛光、研磨并清洗，将刚切割的晶圆的锐利边缘整成圆弧形，去除粗糙的划痕和杂质，就获得近乎完美的硅晶圆。 包裹(Wrapping)/运输(Shipping) 晶圆制造完成以后，还需要专业的设备对这些近乎完美的硅晶圆进行包裹和运输。 晶圆输送载体可为半导体制造商提供快速一致和可靠的晶圆取放，并提高生产力。 2.沉积 外延沉积 Epitaxial Deposition 在晶圆使用过程中，外延层是在半导体晶圆上沉积的第一层。 现代大多数外延生长沉积是在硅底层上利用低压化学气相沉积(LPCVD)方法生长硅薄膜。外延层由超纯硅形成，是作为缓冲层阻止有害杂质进入硅衬底的。 过去一般是双极工艺需要使用外延层，CMOS技术不使用。 由于外延层可能会使有少量缺陷的晶圆能够被使用，所以今后可能会在300mm晶圆上更多
电子科技大学成都学院二零一零至二零一一学年第二学期 集成电路工艺原理课程考试题A卷（120分钟）一张A4纸开卷教师：邓小川 一二三四五六七八九十总分评卷教师 1、名词解释：(7分) 答：Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。 特征尺寸：集成电路中半导体器件能够加工的最小尺寸。 Fabless：IC 设计公司，只设计不生产。 SOI：绝缘体上硅。 RTA：快速热退火。 微电子：微型电子电路。 IDM：集成器件制造商。 Chipless：既不生产也不设计芯片，设计IP内核，授权给半导体公司使用。 LOCOS：局部氧化工艺。 STI：浅槽隔离工艺。 2、现在国际上批量生产IC所用的最小线宽大致是多少，是何家企业生产？请 举出三个以上在这种工艺中所采用的新技术（与亚微米工艺相比）？(7分) 答：国际上批量生产IC所用的最小线宽是Intel公司的32nm。 在这种工艺中所采用的新技术有：铜互联；Low-K材料；金属栅；High-K材料；应变硅技术。 3、集成电路制造工艺中，主要有哪两种隔离工艺？目前的主流深亚微米隔离工 艺是哪种器件隔离工艺，为什么？(7分) 答：集成电路制造工艺中，主要有局部氧化工艺－LOCOS；浅槽隔离技术－STI两种隔离工艺。 主流深亚微米隔离工艺是：STI。STI与LOCOS工艺相比，具有以下优点：更有效的器件隔离；显著减小器件表面积；超强的闩锁保护能力；对沟道无 侵蚀；与CMP兼容。 4、在集成电路制造工艺中，轻掺杂漏（LDD）注入工艺是如何减少结和沟道区间的电场，从而防止热载流子的产生？(7分) 答：如果没有LDD形成，在晶体管正常工作时会在结和沟道区之间形成高
集成电路制造工艺流程 1.晶圆制造( 晶体生长-切片-边缘研磨-抛光-包裹-运输 ) 晶体生长(Crystal Growth) 晶体生长需要高精度的自动化拉晶系统。 将石英矿石经由电弧炉提炼，盐酸氯化，并经蒸馏后，制成了高纯度的多晶硅，其纯度高达0.。 采用精炼石英矿而获得的多晶硅，加入少量的电活性“掺杂剂”，如砷、硼、磷或锑，一同放入位于高温炉中融解。 多晶硅块及掺杂剂融化以后，用一根长晶线缆作为籽晶，插入到融化的多晶硅中直至底部。然后，旋转线缆并慢慢拉出，最后，再将其冷却结晶，就形成圆柱状的单晶硅晶棒，即硅棒。 此过程称为“长晶”。 硅棒一般长3英尺，直径有6英寸、8英寸、12英寸等不同尺寸。 硅晶棒再经过研磨、抛光和切片后，即成为制造集成电路的基本原料——晶圆。 切片(Slicing) /边缘研磨(Edge Grinding)/抛光(Surface Polishing) 切片是利用特殊的内圆刀片，将硅棒切成具有精确几何尺寸的薄晶圆。 然后，对晶圆表面和边缘进行抛光、研磨并清洗，将刚切割的晶圆的锐利边缘整成圆弧形，去除粗糙的划痕和杂质，就获得近乎完美的硅晶圆。 包裹(Wrapping)/运输(Shipping) 晶圆制造完成以后，还需要专业的设备对这些近乎完美的硅晶圆进行包裹和运输。 晶圆输送载体可为半导体制造商提供快速一致和可靠的晶圆取放，并提高生产力。 2.沉积 外延沉积 Epitaxial Deposition 在晶圆使用过程中，外延层是在半导体晶圆上沉积的第一层。 现代大多数外延生长沉积是在硅底层上利用低压化学气相沉积(LPCVD)方法生长硅薄膜。外延层由超纯硅形成，是作为缓冲层阻止有害杂质进入硅衬底的。 过去一般是双极工艺需要使用外延层，CMOS技术不使用。 由于外延层可能会使有少量缺陷的晶圆能够被使用，所以今后可能会在300mm晶圆上更多
C M O S集成电路制造工艺 流程 Company number：【0089WT-8898YT-W8CCB-BUUT-202108】
陕西国防工业职业技术学院课程报告 课程微电子产品开发与应用 论文题目CMOS集成电路制造工艺流程 班级电子3141 姓名及学号王京（24#） 任课教师张喜凤 目录
CMOS集成电路制造工艺流程 摘要：本文介绍了CMOS集成电路的制造工艺流程，主要制造工艺及各工艺步骤中的核心要素，及CMOS器件的应用。 引言：集成电路的设计与测试是当代计算机技术研究的主要问题之一。硅双极工艺面世后约3年时间，于1962年又开发出硅平面MOS工艺技术，并制成了MOS集成电路。与双极集成电路相比，MOS集成电路的功耗低、结构简单、集成度和成品率高，但工作速度较慢。由于它们各具优劣势，且各自有适合的应用场合，双极集成工艺和MOS集成工艺便齐头平行发展。 关键词：工艺技术，CMOS制造工艺流程 1.CMOS器件 CMOS器件，是NMOS和PMOS晶体管形成的互补结构，电流小，功耗低，早期的CMOS电路速度较慢，后来不断得到改进，现已大大提高了速度。 分类 CMOS器件也有不同的结构，如铝栅和硅栅CMOS、以及p阱、n阱和双阱CMOS。铝栅CMOS和硅栅CMOS的主要差别，是器件的栅极结构所用材料的不同。P阱CMOS，则是在n型硅衬底上制造p沟管，在p阱中制造n沟管，其阱可采用外延法、扩散法或离子注入方法形成。该工艺应用得最早，也是应用得最广的工艺，适用于标准CMOS电路及CMOS与双极npn兼容的电路。N阱CMOS，是在p型硅衬底上制造n沟晶体管，在n阱中制造p沟晶体管，其阱一般采用离子注入方法形成。该工艺可使NMOS晶体管的性能最优化，适用于制造以NMOS为主的CMOS以及E/D－NMOS和p沟MOS兼容的CMOS电路。双阱CMOS，是在低阻n＋衬底上再外延一层中高阻n――硅层，然后在外延层中制造n 阱和p阱，并分别在n、p阱中制造p沟和n沟晶体管，从而使PMOS和NMOS晶体管都在高阻、低浓度的阱中形成，有利于降低寄生电容，增加跨导，增强p沟和n沟晶体管的平衡性，适用于高性能电路的制造。
目录 一、填空题（每空1分，共24分） (1) 二、判断题（每小题1.5分，共9分） (1) 三、简答题（每小题4分，共28分） (2) 四、计算题（每小题5分，共10分） (4) 五、综合题（共9分） (5) 一、填空题（每空1分，共24分） 1.制作电阻分压器共需要三次光刻，分别是电阻薄膜层光刻、高层绝缘层光刻和互连金属层光刻。 2.集成电路制作工艺大体上可以分成三类，包括图形转化技术、薄膜制备技术、掺杂技术。 3.晶体中的缺陷包括点缺陷、线缺陷、面缺陷、体缺陷等四种。 4.高纯硅制备过程为氧化硅→粗硅→ 低纯四氯化硅→ 高纯四氯化硅→ 高纯硅。 5.直拉法单晶生长过程包括下种、收颈、放肩、等径生长、收尾等步骤。 6.提拉出合格的单晶硅棒后，还要经过切片、研磨、抛光等工序过程方可制备出符合集成电路制造要求的硅衬底 片。 7.常规的硅材料抛光方式有：机械抛光，化学抛光，机械化学抛光等。 8.热氧化制备SiO2的方法可分为四种，包括干氧氧化、水蒸汽氧化、湿氧氧化、氢氧合成氧化。 9.硅平面工艺中高温氧化生成的非本征无定性二氧化硅对硼、磷、砷（As）、锑（Sb）等元素具有掩蔽作用。 10.在SiO2内和Si- SiO2界面存在有可动离子电荷、氧化层固定电荷、界面陷阱电荷、氧化层陷阱等电荷。 11.制备SiO2的方法有溅射法、真空蒸发法、阳极氧化法、热氧化法、热分解淀积法等。 12.常规平面工艺扩散工序中的恒定表面源扩散过程中，杂质在体内满足余误差函数分布。常规平面工艺扩散工序中的有限表 面源扩散过程中，杂质在体内满足高斯分布函数分布。 13.离子注入在衬底中产生的损伤主要有点缺陷、非晶区、非晶层等三种。 14.离子注入系统结构一般包括离子源、磁分析器、加速管、聚焦和扫描系统、靶室等部分。 15.真空蒸发的蒸发源有电阻加热源、电子束加热源、激光加热源、高频感应加热蒸发源等。 16.真空蒸发设备由三大部分组成，分别是真空系统、蒸发系统、基板及加热系统。 17.自持放电的形式有辉光放电、弧光放电、电晕放电、火花放电。 18.离子对物体表面轰击时可能发生的物理过程有反射、产生二次电子、溅射、注入。 19.溅射镀膜方法有直流溅射、射频溅射、偏压溅射、磁控溅射（反应溅射、离子束溅射）等。 20.常用的溅射镀膜气体是氩气（Ar）,射频溅射镀膜的射频频率是13.56MHz。 21.CVD过程中化学反应所需的激活能来源有？热能、等离子体、光能等。 22.根据向衬底输送原子的方式可以把外延分为：气相外延、液相外延、固相外延。 23.硅气相外延的硅源有四氯化硅（SiCl4）、三氯硅烷（SiHCl3）、二氯硅烷（SiH2Cl2）、硅烷（SiH4）等。 24.特大规模集成电路（ULIC）对光刻的基本要求包括高分辨率、高灵敏度的光刻胶、低缺陷、精密的套刻对准、对大尺寸硅片 的加工等五个方面。 25.常规硅集成电路平面制造工艺中光刻工序包括的步骤有涂胶、前烘、曝光、显影、坚膜、腐蚀、 去胶等。 26.光刻中影响甩胶后光刻胶膜厚的因素有溶解度、温度、甩胶时间、转速。 27.控制湿法腐蚀的主要参数有腐蚀液浓度、腐蚀时间、腐蚀液温度、溶液的搅拌方式等。 28.湿法腐蚀Si所用溶液有硝酸-氢氟酸-醋酸（或水）混合液、KOH溶液等，腐蚀SiO2常用的腐蚀剂是HF溶液，腐蚀 Si3N4常用的腐蚀剂是磷酸。 29.湿法腐蚀的特点是选择比高、工艺简单、各向同性、线条宽度难以控制。 30.常规集成电路平面制造工艺主要由光刻、氧化、扩散、刻蚀、离子注入（外延、CVD、PVD）等工 艺手段组成。 31.设计与生产一种最简单的硅双极型PN结隔离结构的集成电路，需要埋层光刻、隔离光刻、基区光刻、发射区光刻、引线区 光刻、反刻铝电极等六次光刻。 32.集成电路中隔离技术有哪些类？ 二、判断题（每小题1.5分，共9分） 1.连续固溶体可以是替位式固溶体，也可以是间隙式固溶体（×） 2.管芯在芯片表面上的位置安排应考虑材料的解理方向，而解理向的确定应根据定向切割硅锭时制作出的定位面为依据。（√） 3.当位错线与滑移矢量垂直时，这样的位错称为刃位错，如果位错线与滑移矢量平行，称为螺位错（√） 4.热氧化过程中是硅向二氧化硅外表面运动，在二氧化硅表面与氧化剂反应生成二氧化硅。（×） 5.热氧化生长的SiO2都是四面体结构，有桥键氧、非桥键氧，桥键氧越多结构越致密，SiO2中有离子键成份，氧空位表现为带正
超大规模集成电路及其生产工艺流程 现今世界上超大规模集成电路厂（Integrated Circuit, 简称IC，台湾称之为晶圆厂）主要集中分布于美国、日本、西欧、新加坡及台湾等少数发达国家和地区，其中台湾地区占有举足轻重的地位。但由于近年来台湾地区历经地震、金融危机、政府更迭等一系列事件影响，使得本来就存在资源匮乏、市场狭小、人心浮动的台湾岛更加动荡不安，于是就引发了一场晶圆厂外迁的风潮。而具有幅员辽阔、资源充足、巨大潜在市场、充沛的人力资源供给等方面优势的祖国大陆当然顺理成章地成为了其首选的迁往地。 晶圆厂所生产的产品实际上包括两大部分：晶圆切片（也简称为晶圆）和超大规模集成电路芯片（可简称为芯片）。前者只是一片像镜子一样的光滑圆形薄片，从严格的意义上来讲，并没有什么实际应用价值，只不过是供其后芯片生产工序深加工的原材料。而后者才是直接应用在应在计算机、电子、通讯等许多行业上的最终产品，它可以包括CPU、内存单元和其它各种专业应用芯片。 一、晶圆 所谓晶圆实际上就是我国以往习惯上所称的单晶硅，在六、七十年代我国就已研制出了单晶硅，并被列为当年的十天新闻之一。但由于其后续的集成电路制造工序繁多（从原料开始融炼到最终产品包装大约需400多道工序）、工艺复杂且技术难度非常高，以后多年我国一直末能完全掌握其一系列关键技术。所以至今仅能很小规模地生产其部分产品，不能形成规模经济生产，在质量和数量上与一些已形成完整晶圆制造业的发达国家和地区相比存在着巨大的差距。 二、晶圆的生产工艺流程： 从大的方面来讲，晶圆生产包括晶棒制造和晶片制造两面大步骤，它又可细分为以下几道主要工序（其中晶棒制造只包括下面的第一道工序，其余的全部属晶片制造，所以有时又统称它们为晶柱切片后处理工序）： 多晶硅——单晶硅——晶棒成长——晶棒裁切与检测——外径研磨——切片——圆边——表层研磨——蚀刻——去疵——抛光—（外延——蚀刻——去疵）—清洗——检验——包装 1、晶棒成长工序：它又可细分为： 1）、融化（Melt Down）：将块状的高纯度多晶硅置石英坩锅内，加热到其熔点1420℃以上，使其完全融化。2）、颈部成长（Neck Growth）：待硅融浆的温度稳定之后，将，〈1.0.0〉方向的晶种慢慢插入其中，接着将晶种慢慢往上提升，使其直径缩小到一定尺寸（一般约6mm左右），维持此真径并拉长100---200mm，以消除晶种内的晶粒排列取向差异。 3）、晶冠成长（Crown Growth）：颈部成长完成后，慢慢降低提升速度和温度，使颈直径逐渐加响应到所需尺寸（如5、6、8、12时等）。 4）、晶体成长（Body Growth）：不断调整提升速度和融炼温度，维持固定的晶棒直径，只到晶棒长度达到预定值。 5、）尾部成长（Tail Growth）：当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度，使晶棒直径逐渐变小，以避免因热应力造成排差和滑移等现象产生，最终使晶棒与液面完全分离。到此即得到一根完整的晶棒。 2、晶棒裁切与检测（Cutting & Inspection）：将长成的晶棒去掉直径偏小的头、尾部分，并对尺寸进行检测，以决定下步加工的工艺参数。 3、外径研磨（Surface Grinding & Shaping）：由于在晶棒成长过程中，其外径尺寸和圆度均有一定偏差，其外园柱面也凹凸不平，所以必须对外径进行修整、研磨，使其尺寸、形状误差均小于允许偏差。 4、切片（Wire Saw Slicing）：由于硅的硬度非常大，所以在本序里，采用环状、其内径边缘嵌有钻石颗粒的薄锯片将晶棒切割成一片片薄片。 5、圆边（Edge profiling）：由于刚切下来的晶片外边缘很锋利，单晶硅又是脆性材料，为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒，必须用专用的电脑控制设备自动修整晶片边缘形状和外径尺寸。 6、研磨（Lapping）：研磨的目的在于去掉切割时在晶片表面产生的锯痕和破损，使晶片表面达到所要求的光洁度。
第一章 1、何为集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、 电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如Si、GaAs）上，封装在一个内，执行特定电路或系统功能。 关键尺寸：集成电路中半导体器件能够加工的最小尺寸。 2、它是衡量集成电路设计和制造水平的重要尺度，越小，芯片的集成度越高，速度越 快，性能越好 3、摩尔定律：、芯片上所集成的晶体管的数目，每隔18个月就翻一番。 4、High-K材料：高介电常数，取代SiO2作栅介质，降低漏电。 Low-K 材料：低介电常数，减少铜互连导线间的电容，提高信号速度 5、功能多样化的“More Than Moore”指的是用各种方法给最终用户提供附加价值，不 一定要缩小特征尺寸，如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。 6、IC企业的分类：通用电路生产厂；集成器件制造；Foundry厂；Fabless：IC 设计公 司；Chipless；Fablite 第二章：硅和硅片的制备 7、单晶硅结构：晶胞重复的单晶结构能够制作工艺和器件特性所要求的电学和机械性 能 8、CZ法生长单晶硅把熔化的半导体级硅液体变成有正确晶向并且被掺杂成n或p型 的固体硅锭； 9、直拉法目的：实现均匀掺杂和复制籽晶结构，得到合适的硅锭直径，限制杂质引入； 关键参数：拉伸速率和晶体旋转速度 10、CMOS （100）电阻率：10~50Ω?cm BJT（111）原因是什么？ 11、区熔法？纯度高，含氧低；晶圆直径小。 第三章集成电路制造工艺概况 12、亚微米CMOS IC 制造厂典型的硅片流程模型 第四章氧化；氧化物 12、热生长：在高温环境里，通过外部供给高纯氧气使之与硅衬底反应，得到一层热生长的SiO2 。 13、淀积：通过外部供给的氧气和硅源，使它们在腔体中方应，从而在硅片表面形成一层薄膜。 14、干氧：Si（固）＋O2（气）－> SiO2(固)：氧化速度慢，氧化层干燥、致密，均匀性、重复性好，与光刻胶的粘附性好. 水汽氧化：Si （固）＋H2O （水汽）－>SiO2（固）+ H2 （气）：氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差。 湿氧：氧气携带水汽，故既有Si与氧气反应，又有与水汽反应。氧化速度氧化质量介于以上两种方法之间。
第1章 集成电路的基本制造工艺 1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么? 答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。 第2章 集成电路中的晶体管及其寄生效应 复 习 思 考 题 2.2 利用截锥体电阻公式，计算TTL “与非”门输出管的CS r ，其图形如图题2.2 所示。 提示：先求截锥体的高度 up BL epi mc jc epi T x x T T -----= 然后利用公式： b a a b WL T r c -? = /ln 1ρ ， 2 1 2?? =--BL C E BL S C W L R r b a a b WL T r c -? = /ln 3ρ 321C C C CS r r r r ++= 注意：在计算W 、L 时, 应考虑横向扩散。 2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大? 答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。 2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下 ，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版图。给出设计条件如下： 答： 解题思路 ⑴由0I 、α求有效发射区周长Eeff L ； ⑵由设计条件画图 ①先画发射区引线孔； ②由孔四边各距A D 画出发射区扩散孔； ③由A D 先画出基区扩散孔的三边； ④由B E D -画出基区引线孔； ⑤由A D 画出基区扩散孔的另一边；
集成电路制造工艺原理 课程总体介绍： 1．课程性质及开课时间：本课程为电子科学与技术专业（微电子技术方向和光电子技术方向）的专业选修课。本课程是半导体集成电路、晶体管原理与设计和光集成电路等课程的前修课程。本课程开课时间暂定在第五学期。 2．参考教材：《半导体器件工艺原理》国防工业出版社 华中工学院、西北电讯工程学院合编《半导体器件工艺原理》（上、下册） 国防工业出版社成都电讯工程学院编著 《半导体器件工艺原理》上海科技出版社 《半导体器件制造工艺》上海科技出版社 《集成电路制造技术-原理与实践》 电子工业出版社 《超大规模集成电路技术基础》电子工业出版社 《超大规模集成电路工艺原理-硅和砷化镓》 电子工业出版社 3．目前实际教学学时数：课内课时54学时 4．教学内容简介：本课程主要介绍了以硅外延平面工艺为基础的，与微电子技术相关的器件（硅器件）、集成电路（硅集成电路）的制造工艺原理和技术；介绍了与光电子技术相关的器件（发光器件和激光器件）、集成电路（光集成电路）的制造工艺原理，主要介绍了最典型的化合物半导体砷化镓材料以及与光器件和光集成电路制造相关的工艺原理和技术。 5．教学课时安排：(按54学时) 课程介绍及绪论2学时第一章衬底材料及衬底制备6学时 第二章外延工艺8学时第三章氧化工艺7学时第四章掺杂工艺12学时第五章光刻工艺3学时第六章制版工艺3学时第七章隔离工艺3
学时 第八章表面钝化工艺5学时 第九章表面内电极与互连3学时 第十章器件组装2学时 课程教案: 课程介绍及序论 （2学时） 内容： 课程介绍： 1 教学内容 1.1与微电子技术相关的器件、集成电路的制造工艺原理 1.2 与光电子技术相关的器件、集成电路的制造 1.3 参考教材 2教学课时安排 3学习要求 序论： 课程内容： 1半导体技术概况 1.1 半导体器件制造技术 1.1.1 半导体器件制造的工艺设计 1.1.2 工艺制造 1.1.3 工艺分析 1.1.4 质量控制 1.2 半导体器件制造的关键问题 1.2.1 工艺改革和新工艺的应用 1.2.2 环境条件改革和工艺条件优化 1.2.3 注重情报和产品结构的及时调整 1.2.4 工业化生产 2典型硅外延平面器件管芯制造工艺流程及讨论 2.1 常规npn外延平面管管芯制造工艺流程 2.2 典型pn隔离集成电路管芯制造工艺流程 2.3 两工艺流程的讨论 2.3.1 有关说明 2.3.2 两工艺流程的区别及原因 课程重点：介绍了与电子科学与技术中的两个专业方向（微电子技术方向和光电子技术方向）相关的制造业，指明该制造业是社会的基础工业、是现代化的基础工业，是国家远景规划中置于首位发展的工业。介绍了与微电子技术方向相关的分离器件（硅器件）、集成电路（硅集成电路）的制造工艺原理的内容，指明微电子技术从某种意义上是指大规模集成电路和超大规模集成电路的制造技术。由于集成电路的制造技术是由分离器件的制造技术发展起来的，则从制造工艺上看，两种工艺流程中绝大多数制造工艺是相通
摘要 集成电路广泛应用于生活生产中，对其深入了解很有必要，在此完论文中整的阐述集成电路原理及其制造工艺本报告从集成电路的最初设计制造开始讲起全面讲述了集成电路的整个发展过程制造工艺以及集成电路未来的发展前途。集成电路广泛应用于生活的各个领域，特别是超大规模集成电路应用之后，使我们的生活方式有了翻天覆地的变化。各种电器小型化智能化给我们生活带来了各种方便。所以对于电子专业了解集成电路的是发展及其制造非常有必要的。关键词集成电路半导体晶体管激光蚀刻 集成电路的前世今生 说起集成电路就必须要提到它的组成最小单位晶体管。1947 年在美国的贝尔实验室威廉·邵克雷、约翰·巴顿和沃特·布拉顿成功地制造出第一个晶体管。晶体管的出现使电子元件由原来的电子管慢慢地向晶体管转变，是电器小型化低功耗化成为了可能。20 世纪最初的10 年，通信系统已开始应用半导体材料。开始出现了由半导体材料进行检波的矿石收音机。1945 年贝尔实验室布拉顿、巴丁等人组成的半导体研究小组经过一系列的实验和观察，逐步认识到半导体中电流放大效应产生的原因。布拉顿发现，在锗片的底面接上电极，在另一面插上细针并通上电流，然后让另一根细针尽量靠近它，并通上微弱的电流，这样就会使原来的电流产生很大的变化。微弱电流少量的变化，会对另外的电流产生很大的影响，这就是“放大”作用。第一次在实验室实际验证的半导体的电流放大作用。不久之后他们制造出了能把音频信号放大100 倍的晶体管。晶体管最终被用到了集成电路上面。晶体管相对于电子管着它本身固有的优点： 1.构件没有消耗：无论多么优良的电子管，都将因阴极原子的变化和慢性漏气而逐渐老化。由于技术上的原因，晶体管制作之初也存在同样的问题。随着材料制作上的进步以及多方面的改善，晶体管的寿命一般比电子管长100 到1000 倍。2.消耗电能极少：耗电量仅为电子管的几十分之一。它不像电子管那样需要加热灯丝以产生自由电子。一台晶体管的收音机只要几节干电池就可以半年。 3.不需预热：一开机就工作。用晶体管做的收音机一开就响，晶体管电视机一开就很快出现画面。电子管设备就做不到这一点。4.结实可靠：比电子管可靠100 倍，耐冲击、耐振动，这都是电子管所无法比拟的。晶体管的体积只有电子管的十分之一到百分之一，放热很少，可用于设计小型、复杂、可靠的电路。晶体管的制造工艺虽然精密，但工序简便，有利于提高元器件的安装密度。光有了晶体管还是不够，因为要把晶体管集成到一片半导体硅片上才能便于把电路集成把电子产品小型化。那怎么把晶体管集成呢，这便是后来出现的集成芯片。采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗和高可靠性化。集成电路经过30 多年的发展由开始的小规模集成电路到到大规模集成电路再到现在的超大规模乃至巨大规模的集成电路，集成电路有了飞跃式的发展集成度也越来越高，从微米级别到现在的纳米级别。模拟集成电路主要是指由电容、电阻、晶体管等组成的模拟电路集成在一起用来处理模拟信号的集成电路。有许多的模拟集成电路，如运算放大器、模拟乘法器、锁相环、电源管理芯片等。模拟集成电路的主要构成电路有：放大器、滤波器、反馈 电路、基准源电路、开关电容电路等。数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统。用来产生、放大和处理各种数字信号（指在时间上和幅度上离散取值的信号）。而集成电路的普及离不开因特尔公司。1968 年：罗伯特·诺
集成电路制造工艺概述
目录 集成电路制造工艺概述 (1) 一、集成电路制造工艺的概念 (1) 二、集成电路制造的发展历程 (1) 三、集成电路制造工艺的流程 (2) 1.晶圆制造 (2) 1.1晶体生长(Crystal Growth) (2) 1.2切片(Slicing) /边缘研磨(Edge Grinding)/抛光(Surface Polishing) (2) 1.3包裹(Wrapping)/运输(Shipping) (2) 2.沉积 (3) 2.1外延沉积 (Epitaxial Deposition) (3) 2、2化学气相沉积 (Chemical Vapor Deposition) (3) 2、3物理气相沉积 (Physical Vapor Deposition) (3) 3.光刻(Photolithography) (3) 4.刻蚀(Etching) (4) 5.离子注入 (Ion Implantation) (4) 6.热处理（Thermal Processing） (4) 7.化学机械研磨（CMP） (4) 8.晶圆检测（Wafer Metrology） (5) 9.晶圆检查Wafer Inspection (Particles) (5) 10.晶圆探针测试（Wafer Probe Test） (5) 11.封装（Assembly & Packaging） (6) 12.成品检测（Final Test） (6) 四、集成电路制造工艺的前景 (6) 五、小结 (6) 参考文献 (7)
集成电路制造工艺概述 电子信息学院电子3121班 摘要：集成电路对于我们工科学生来说并不陌生，我们与它打交道的机会数不胜数。计算机、电视机、手机、网站、取款机等等。集成电路在体积、重量、耗电、寿命、可靠性及电性能方面远远优于晶体管元件组成的电路，在当今这信息化的社会中集成电路已成为各行各业实现信息化、智能化的基础，目前为止已广泛应用于电子设备、仪器仪表及电视机、录像机等电子设备中。关键词：集成电路、制造工艺 一、集成电路制造工艺的概念 集成电路制造工艺是把电路所需要的晶体管、二极管、电阻器和电容器等元件用一定工艺方式制作在一小块硅片、玻璃或陶瓷衬底上，再用适当的工艺进行互连，然后封装在一个管壳内，使整个电路的体积大大缩小，引出线和焊接点的数目也大为减少。 二、集成电路制造的发展历程 早在1952年，英国的杜默(Geoffrey W. A. Dummer) 就提出集成电路的构想。1906年，第一个电子管诞生；1912年前后，电子管的制作日趋成熟引发了无线电技术的发展；1918年前后，逐步发现了半导体材料；1920年，发现半导体材料所具有的光敏特性；1932年前后，运用量子学说建立了能带理论研究半导体现象；1956年，硅台面晶体管问世；1960年12月，世界上第一块硅集成电路制造成功；1966年，美国贝尔实验室使用比较完善的硅外延平面工艺制造成第一块公认的大规模集成电路。1988年，16M DRAM问世，1平方厘米大小的硅片上集成有3500万个晶体管，标志着进入超大规模集成电路阶段的更高阶段。1997年，300MHz奔腾Ⅱ问世,采用0.25μｍ工艺，奔腾系列芯片的推出让计算机的发展如虎添翼，发展速度让人惊叹。2009年，intel酷睿i系列全新推出，创纪录采用了领先的32纳米工艺，并且下一代22纳米工艺正在研发。集成电路制作工艺的日益成熟和各集成电路厂商的不断竞争，使集成电路发挥了它更大的功能，更好的服务于社会。由此集成电路从产生到成熟大致经历了“电子管——晶
第一章衬底材料 1、三种单晶制备方法的特点和用途比较 直拉法（引晶，缩颈，放肩，等径生长，收晶） 基本原理：将多晶硅在真空或惰性气体保护下加热，使多晶硅熔化，然后利用籽晶来拉制单 -固相界面附近存在温度梯度(dT/dz)。 区熔法（悬浮区熔法：多晶硅棒和籽晶粘在一起后竖直固定在区溶炉上、下轴之间； 水平区熔法：多晶硅棒和籽晶粘在一起后水平固定在区溶炉左、右轴之间） 基本原理：将籽晶与多晶硅棒紧粘在一起，利用分段熔融多晶棒，在溶区由籽晶移向多晶硅棒另一端的过程中，使多晶硅转变成单晶硅。 中子嬗变掺杂法：利用热中子（即低能中子）对高阻单晶进行辐照，从而使其电阻率发生改变的方法。主要用来对高阻区熔单晶电阻率的均匀性进行调整。 三种单晶制备方法的比较 方法C、O含量直径电阻率大小电阻率均匀性用途 直拉法较高大低径向、轴向均匀性很差制作VLSI 区熔法较低较小高径向、轴向均匀性较差制作PowerDevice 中子嬗变法不变不变可调较好调整电阻率 2、硅中有害杂质的分类、存在形式及其影响 非金属主要有C、O、H原子。 重金属主要有Au、Cu、Fe、Ni原子。 金属主要有Na 、K、Ca、Al、Li、Mg、Ba 原子等。 分类种类存在形式主要影响 影响器件的特性参数(UT,β,Usat,fT)；影响硅单晶的力O 间隙位置学性质(降低其机械强度)；有源区外的氧有利于吸收附非金属近的重金属杂质,增强硅器件抗α粒子辐射的能力。 C 替位位置影响硅器件的电学性质(IR↑，UB↓)；会减小硅的晶 格常数，引起晶格畸变； 间隙90% 有多个能级和双重电活性(受主或施主)或复合重金属Au 替位10% 中心, 影响硅的电阻率(ρ)和寿命(τ)； 有效的复合中心影响较严重，除影响τ, ρ外，易在缺陷处形成杂Cu Fe 深能级质线和沉积微粒，使器件产生等离子击穿、 PN结漏电“管道”等现象 金属Na,K 间隙位置参与导电、影响器件的电学特性； Al Al会对N型材料的掺杂起补偿作用,使ρ↑ 3、硅中杂质吸除技术的分类，四种非本征杂质吸除方法的原理。 物理吸除（本征吸除，非本征吸除），化学吸除 物理吸除: 在高温过程中，将晶体缺陷和杂质沉积团解体，并以原子态溶于晶体中，然后使它们运动至有源区外，或被俘获或被挥发。 本征吸除: 用多步热处理方法在硅片内引入一些缺陷，以此吸除在表面附近的杂质和缺陷, (无外来加工) 。 非本征吸除: 对硅片施以外来加工进行析出的方法。 ①背面损伤吸除: 通过(喷砂、离子注入、激光辐照等)在晶片背面引入损伤层，经过处 理，损伤层在背面诱生大量位错缺陷，从而将体内有害杂质或微缺陷吸引至背面。 ②应力吸除：在晶片背面沉积氮化硅、多晶硅薄膜等引入弹性应力，在高温下，应力场
从电路设计到芯片完成离不开集成电路的制备工艺，本章主要介绍硅衬底上的CMOS 集成电路制造的工艺过程。有些CMOS 集成电路涉及到高压MOS 器件（例如平板显示驱动芯片、智能功率CMOS 集成电路等），因此高低压电路的兼容性就显得十分重要，在本章最后将重点说明高低压兼 容的CMOS 工艺流程。 1.1 基本的制备工艺过程 CMOS 集成电路的制备工艺是一个非常复杂而又精密的过程，它由若干单项制备工艺组合而成。下面将分别简要介绍这些单项制备工艺。 1.1.1 衬底材料的制备 任何集成电路的制造都离不开衬底材料——单晶硅。制备单晶硅有两种方法：悬浮区熔法和直拉法，这两种方法制成的单晶硅具有不同的性质和不同的集成电路用途。 1 悬浮区熔法 悬浮区熔法是在20世纪50年代提出并很快被应用到晶体制备技术中。在悬浮区熔法中，使圆柱形硅棒固定于垂直方向，用高频感应线圈在氩气气氛中加热，使棒的底部和在其下部靠近的同轴固定的单晶籽晶间形成熔滴，这两个棒朝相反方向旋转。然后将在多晶棒与籽晶间只靠表面张力形成的熔区沿棒长逐步向上移动，将其转换成单晶。 悬浮区熔法制备的单晶硅氧含量和杂质含量很低，经过多次区熔提炼，可得到低氧高阻的单晶硅。如果把这种单晶硅放入核反应堆，由中子嬗变掺杂法对这种单晶硅进行掺杂，那么杂质将分布得非常均匀。这种方法制备的单晶硅的电阻率非常高，特别适合制作电力电子器件。目前悬浮区熔法制备的单晶硅仅占有很小市场份额。 2 直拉法
随着超大规模集成电路的不断发展，不但要求单晶硅的尺寸不断增加，而且要求所有的杂质浓度能得到精密控制，而悬浮区熔法无法满足这些要求，因此直拉法制备的单晶越来越多地被人们所采用，目前市场上的单晶硅绝大部分采用直拉法制备得到的。 拉晶过程：首先将预处理好的多晶硅装入炉内石英坩埚中，抽真空或通入惰性气体后进行熔硅处理。熔硅阶段坩埚位置的调节很重要。开始阶段，坩埚位置很高，待下部多晶硅熔化后，坩埚逐渐下降至正常拉晶位置。熔硅时间不宜过长，否则掺入熔融硅中的会挥发，而且坩埚容易被熔蚀。待熔硅稳定后即可拉制单晶。所用掺杂剂可在拉制前一次性加入，也可在拉制过程中分批加入。拉制气氛由所要求的单晶性质及掺杂剂性质等因素确定。拉晶时，籽晶轴以一定速度绕轴旋转，同时坩埚反方向旋转，大直径单晶的收颈是为了抑制位错大量地从籽晶向颈部以下单晶延伸。收颈是靠增大提拉速度来实现的。在单晶生长过程中应保持熔硅液面在温度场中的位置不变，因此，坩埚必须自动跟踪熔硅液面下降而上升。同时，拉晶速度也应自动调节以保持等直生长。所有自动调节过程均由计算机控制系统或电子系统自动完成。 1.1.2 光刻 光刻是集成电路制造过程中最复杂和关键的工艺之一。光刻工艺利用光敏的抗蚀涂层（光刻胶）发生光化学反应，结合刻蚀的方法把掩模版图形复制到圆硅片上，为后序的掺杂、薄膜等工艺做好准备。在芯片的制造过程中，会多次反复使用光刻工艺。现在，为了制造电子器件要采用多达24次光刻和多于250次的单独工艺步骤，使得芯片生产时间长达一个月之久。目前光刻已占到总的制造成本的1/3以上，并且还在继续提高。 光刻的主要工艺步骤包括：光刻胶的涂覆，掩模与曝光，光刻胶显影，腐蚀和胶剥离。下面分别进行简要的介绍： 1 光刻胶涂覆
一、填空题（30分=1分*30）10题/章 晶圆制备 1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。2．单晶硅生长常用（CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。 3．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。 4．晶圆制备的九个工艺步骤分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。 5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111 ）。 6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有正确晶向的）并且（被掺杂成p型或n型）的固体硅锭。 7．CZ直拉法的目的是（实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中）。影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。 8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。 9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。 氧化 10．二氧化硅按结构可分为（）和（）或（）。 11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。 12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。 13．用于热工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。 14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（）、退火和合金。 17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。 18．热氧化的目标是按照（）要求生长（）、（）的二氧化硅薄膜。19．立式炉的工艺腔或炉管是对硅片加热的场所，它由垂直的（石英工艺腔）、（加热器）和（石英舟）组成。 淀积 20．目前常用的CVD系统有：（APCVD ）、（LPCVD ）和（PECVD ）。 21．淀积膜的过程有三个不同的阶段。第一步是（晶核形成），第二步是（聚焦成束），第三步是（汇聚成膜）。 22．缩略语PECVD、LPCVD、HDPCVD和APCVD的中文名称分别是（等离子体增强化学气相淀积）、（低压化学气相淀积）、高密度等离子体化学气相淀积、和（常压化学气相淀积）。 23．在外延工艺中，如果膜和衬底材料（相同），例如硅衬底上长硅膜，这样的膜生长称为（同质外延）；反之，膜和衬底材料不一致的情况，例如硅衬底上长氧化铝，则称为（异质外延）。
集成电路中双极性和CMOS工艺流程 摘要：本文首先介绍了集成电路的发展，对集成电路制作过程中的主要操作进行了简要讲述。双极性电路和MOS电路时集成电路发展的基础，双极型集成电路器件具有速度高、驱动能力强、模拟精度高的特点，但是随着集成电路发展到系统级的集成，其规模越来越大，却要求电路的功耗减少，而双极型器件在功耗和集成度方面无法满足这些方面的要求。CMOS电路具有功耗低、集成度高和抗干扰能力强的特点。文章主要介绍了双极性电路和CMOS电路的主要工艺流程，最后对集成电路发展过程中出现的新技术新工艺以及一些阻 碍集成电路发展的因素做了阐述。 关键词：集成电路，双极性工艺，CMOS工艺 ABSTRACT This paper first introduces the development of integrated circuits,mainly operating in the process of production for integrated circuits were briefly reviewed.Bipolar and MOS circuit Sas the basis for the development of integrated circuit.Bipolar integrated circuits with high speed, driving ability,simulated the characteristics of high precision,but with the development of integrated circuit to the system level integration,its scale is more and more big.So,reducing the power consumption of the circuit is in need,but bipolar devices in power consumption and integration can't meet these requirements.CMOS circuit with low power consumption,high integration and the characteristics of strong anti-interference ability.This paper mainly introduces the bipolar circuit and CMOS circuit the main technological process.finally,the integrated circuit appeared in the process of development of new technology and new technology as well as some factors hindering the development of the integrated circuit are done in this paper. KEY WORDS integrated circuit,Bipolar process,CMOS process
实验五图形化剥离工艺实验 樊敬尧1100012788 一、实验目的： 1、掌握图形化剥离工艺的基本原理 2、掌握图形化剥离工艺的工艺步骤 3、学习利用图形化剥离工艺制备实验样品 二、实验原理 剥离法是一种采用牺牲光刻胶的图形化工艺方法。它的优点是有效地避免了 干湿法刻蚀中衬底基片损伤和离子污染的问题，且工艺简单非常适合于金属图形 化。剥离工艺可以分为单层光刻胶剥离工艺和多层光刻胶剥离工艺，而多层光刻 胶剥离工艺必须采用多种光源的光刻胶，使用常规工艺和设备很难实现，因此， 通常减少使用。单层光刻胶剥离工艺是指在衬底基片表面涂上一层光刻胶，经过 涂胶、前烘、曝光、显影形成光刻掩模图形，要求在需要金属膜的区域没有光刻 胶，而在不需要金属膜的区域留有光刻胶，然后用镀膜的方法在其表面镀上一层 金属膜，这样金属膜只在需要的区域与衬底基片相接触。最后通过浸泡于制备的 剥离液中（要求剥离液不与金属层发生反应），随着光刻胶的溶解，其上的金属 也随之一起被剥落，从而留下我们所需要的金属图形。剥离工艺的简易示意图如 图所示。 剥离工艺技术的关键是使光刻胶与基底上的金属膜断开，从而易于剥离液渗 透进去溶解光刻胶，使光刻胶上面的金属薄膜浮起而被除去。如德国Allresist公 司生产的AR-U4030，通过软烘、掩膜曝光、反转烘烤、泛曝光等工艺过程可以 实现图形镜像反转，产生易于剥离的倒八字形侧壁。 为了获得良好的剥离效果，剥离掩膜层需要满足一下几点要求： （1）首先要让好的金属层沉积在光刻胶掩膜空白区域内，而掩膜上金属 层与掩膜断开区域内金属层相互是分离的。这就需要掩膜层厚度一 定要比形成图形的金属层厚。 （2）剥离掩膜需要易形成光刻掩膜版上图形，且有高的分辨率，在烘烤、 蒸发金属等环境下，掩膜材料的膨胀率要小，掩膜图形热稳定性要 高，形变小。为了能有效地形成剥离图形，所用光刻胶也需要能很 容易被剥离掉。