第三届全国原子分子光物理青年科学家论坛
高能量单阿秒脉冲光源产生、 高能量单阿秒脉冲光源产生 控制及应用
兰鹏飞
2013年10月27日
报告内容
1 2 3
个人简历 主要研究工作 总结与讨论
学 习 工 作 简 历
?2000-2004： 2000 2004 华中科技大学，物理学院，学士 华中科技大学 物理学院 学士 ?2004-2009： 华中科技大学，国家光电实验室(筹)，博士 ?2009-2012： 华中科技大学，国家光电实验室(筹)，留校工作 华中科技大学 国家光电实验室(筹) 留校工作 ?2009-2011： 日本RIKEN， 国际特别研究员 ?2011-2013： 日本RIKEN， 协力研究员 ?2013-至今： 华中科技大学物理学院，教授 日本RIKEN， 客座研究员
2
主要科研工作
阿秒脉冲量子控制新机制的研究 高能量单阿秒脉冲产生的实验研究
研究背景
Nobel Lecture: Passion for precision
Precision measurements have always appealed to me as one of the most beautiful aspects of physics. With better measuring tools, one can look where no one has looked before. More than once, seemingly minute differences between measurement and theory have led to major advances in f d fundamental t l knowThe k Th birth bi th of f modern d science i it lf is itself i intimately i ti t l linked li k d to t the art of accurate measurements.ledge.
——— Theodor W. H?nsch
zs
10-21s
as
10-18 s
fs
10-15 s
ps p
10-12 s
Femtochemistry: A.Zewail
目前飞秒激光驱动的高次谐波是从飞秒脉冲向阿秒(10-18秒)脉冲 转换 突破 秒 转换，突破阿秒界限的首要途径。 的首要途径
Driving pulse
High intensity femtosecond laser
Gas target
3
5
7
9
…… High harmonic generation
1.3 fs
ti time
单阿秒脉 冲产生的 量子调控
单阿秒脉冲量子调控新机制
双色场产生sub-100单阿秒脉冲
5fs/800+400
Pulse duration(fs)
12fs/800+1600
Year
谐波波次数
Time (optical cycle)
Log (Int.)
10
Lan et al PRA 76, 011402 (rapid communication)
Time (optical cycle)
分子高次谐波和阿秒脉冲产生及控制
大核间距分子 原子团簇 大核间距分子、原子团簇
异核复合 同核复合
极性分子
Attosecon nd pulse
Attosecon nd pulse
极性分子
非极性分子
Lan et al PRA 74, 063411;
PRA 76, 021801 (RC),
Opt. Lett. 32, 1186 (2007)
双色场产生高能量单阿秒脉冲的实验研究
红外双色场产生高能量单阿秒脉冲
Low power isolated attosecond pulse CEP stabilized few-cycle y pulse < 2 mJ p tightly focusing, shot gas jet (1mm), Phase-matching of high harmonics
High power IAP Requires： TW class driving laser (>20mJ)
红外双色场方案的优化：
λ0 =800 nm nm, λ1= 300 ~ 1800 nm E0cos(ω0t+φ0)+E1cos(ω1t+φ1) 有效半光周期 ω0/(ω0 -ω1) T0 有效半光周期： 800: 1.3 fs 800+1300: 6.7 6 7 fs
Lan, Takahashi, Midorikawa, PRA 82, 053413
Challenges: pulse p lse duration d ration (~30fs) ( 30fs)
CEP un-stabilized
5fs/800 30fs/800+1300
优化红外双色场机制的实验验证
Ti:S laser 800 nm 150 mJ/10 Hz, 30 fs
two‐color?HHG
trigger 10Hz
pump
switch
2 stages OPA 7 mJ J signal i l 3 mJ idler 40 fs / 10 Hz
signal idler
CEP measurement f-2f: P-SPM+ I-SHG
Spatial filter BS
Pump 2 mJ
OPA-1
(TOPAS-C)
seed: 0.3 mJ
OPA-2
Type-II BBO
DM
signal: 1.2~1.6 um Idl : 2.4 Idler 2 4 ~ 1.6 1 6 um
Pump 25 mJ
超连续高次谐波的产生
800 nm (30 fs) + 1300 nm (40 fs) I = 1.15x 1 15 1014 W/cm W/ 2 (IR : 15 %) Target gas : Ar
Two color One color
Experiment
Simulation
载波包络相位依赖特性
pump idl idler 1.8 um Type-I BBO delay 0.9 um
polarizer 0.8 um
Sapphire SPM
0.65—0.95 um
OCEAN?2000 spectrometer
filter
simulation
experiment
Lan, Takahashi, et al., PRA 82, 053413; Takahashi, Lan, et al., PRL 104, 233901（2010） Lan et al., PRA 81, 061802 （scaling law ）
千兆瓦级(GW)单阿秒脉冲产生
150 mJ, 800 nm 30fs Laser OPA 35 fs 1300 nm f=3.5 m
HHG splitter
4 mJ 11 mJ Gas cell Xe 10 cm
MCP CCD
f=4.5 m
E(t-Δ) BBO SHG delay
E(t)
Visible ~ MW/cm2 2-photon in XUV ~ TW/cm2
千兆瓦单阿秒脉冲脉宽的测量
800?nm
800 nm 800+1300
1.3fs
350±40as 800+1300(15‐23?eV)
6.7fs
800+1300(26‐35eV)
1.3 uJ, 2.6 GW
375±50as
500±50 as Nature Communication， 4， 2691 （2013）
Tow-color 20eV 30 eV, 500 as
3
总结与讨论
研究内容一：
阿秒泵浦-探测超快过程
30
strong-filed
15
?
Intensity ω<
0
low intensity high energy collision
1 2 Intern clear distance (A)
Lan et al PRA 86, 013418 (2012) F k Furukawa, …, Lan L et t al., l OL 37, 2922 (2012)
ω>>Ip, Up<< Ip Photon energy
研究内容二：
相干X射线超快衍射、全息成像
“Potential for biomolecular imaging with femtosecond x-ray pulse”, Neutze et al., Nature 406, 752 (2000)
设计题目：秒脉冲发生器的设计 设计小组：第三组
1 秒脉冲发生器整体设计方案 1.1秒脉冲发生设计方案概述 秒脉冲发生器是由100HZ时钟产生电路和分频电路两部分构成，其中100HZ时钟产生电路主要由555定时器组成的时钟电路，主要用来产生100HZ的脉冲信号；分频电路主要由74LS192组成的100进制计数器电路，主要用于将100HZ 脉冲信号分成1HZ脉冲信号。该方案通过了Multisim软件仿真，并得到了1HZ的脉冲信号，基本实现了工程训练的要求。
1.2 秒脉冲发生器整体设计电路设计图 图1 秒脉冲发生器整体设计电路设计图1.3 秒脉冲发生器整体设计电路仿真图 图2 秒脉冲发生器整体设计电路仿真图
2 各分电路的元件介绍及设计方案 2.1 100HZ时钟产生电路 图3 100HZ时钟产生电路 2.1.1元件介绍 555芯片引脚图及引脚描述： 555的8脚是集成电路工作电压输入端，电压为5～18V，以UCC表示；从分压器上看出，上比较器A1的５脚接在R1和R2之间，所以5脚的电压固定在2UCC/3上；下比较器A2接在R2与R3之间，A2的同相输入端电位被固定在UCC/3上。 1脚为地。2脚为触发输入端；3脚为输出端，输出的电平状态受触发器控制，而触发器受上比较器6脚和下比较器2脚的控制。 当触发器接受上比较器A1从R脚输入的高电平时，触发器被置于复位状态，3脚输出低电平； 2脚和6脚是互补的，2脚只对低电平起作用，高电平对它不起作用，即电压小于1Ucc/3，此时3脚输出高电平。6脚为阈值端，只对高电平起作用，低电平对它不起作用，即输入电压大于2 Ucc/3，称高触发端，3脚输出低电平，但有一个先决条件，即2脚电位必须大于1Ucc/3时才有效。3脚在高电位接近电源电压Ucc，输出电流最大可打200mA。 4脚是复位端，当4脚电位小于0.4V时，不管2、6脚状态如何，输出端3脚都输出低电平。 5脚是控制端。
脉冲边缘检测法： Reg[2:0] key_rst; //用来保存按键的值 Reg[2:0] key_rst_r; //用来保存key_rst的值 always @（posedge clk or negedge rst） begin if（！rst）key_rst<=3’b111; else key_rst<={key1,key2,key3};//将三个按键的值都赋给key_rst end always @ (posedge clk or negedge rst) begin if(!rst) key_rst_r<=3’b111; else key_rst_r<=key_rst; end wire[2:0] key_an; assign key_an=key_rst_r&(~key_rst);//实现了记录由低电平按下的目的到此就可以判断有按键按下或有抖动。这两个是那一个到此还不确定。 Reg[2:0] low_sw; Reg[2:0] low_sw_r; Reg[19:0] cnt; always @（posedge clk or negedge rst） begin if(!rst) cnt<=20’d0; else if(key_an) cnt<=20’d0; else cnt<=cnt+1’b1; end always @(posedge clk or negedge clk) begin if(!rst) low_sw<=3’b111; else if(cnt==20’hfffff) low_sw<={key1,key2,key3}; end always @(posedge clk or negedge rst) begin if(!rst) low_sw_r<=3’b111; else low_sw_r<=low_sw; end wire[2:0] led_ctrl assign led_ctrl=low_sw_r&(~low_sw); 到此就可以判断是按键按下还是抖动了，如果led_ctrl=1那就是按键按下了，如果led_ctrl=0，则是抖动。 注：开始时按键接的脚为高电平。当按键按下时按键对应的脚为低电平。
4 脉冲信号产生电路 4.1 实验目的 1．了解集成单稳态触发器的基本功能及主要应用。 2．掌握555定时器的基本工作原理及其性能。 3．掌握用555定时器构成多谐振荡器、单稳态触发器的工作原理、设计及调试方法。 4.2 实验原理 1．集成单稳态触发器及其应用 在数字电路的时序组合工作中，有时需要定时、延时电路产生定时、展宽延时等脉冲，专门用于完成这种功能的IC，就是“单稳延时多谐振荡器”，也称“单稳触发器”。其基本原理是利用电阻、电容的充放电延时特性以及电平比较器对充放电电压检测的功能，实现定时或延时，只需按需要灵活改变电阻、电容值大小，就可以取得在一定时间范围的延时或振荡脉冲输出。常用的器件有LS121/122、LS/HC123、LS/HC221、LS/HC423、HC/C4538及CC4528B等。 集成单稳态触发器在没有触发信号输入时，电路输出Q=0，电路处于稳态；当输入端输入触发信号时，电路由稳态转入暂稳态，使输出Q=1；待电路暂稳态结束，电路又自动返回到稳态Q=0。在这一过程中，电路输 出一个具有一定宽度的脉冲，其宽度与电路的外接定时元件C ext 和R ext 的数 值有关。 图4-1
集成单稳态触发器有非重触发和可重触发两种，74LS123是一种双可重触发的单稳态触发器。它的逻辑符号及功能表如图4-1、表4-1所示。 在表4-1中“正”为正脉冲，“负”为负脉冲。 LS/HC123的特点是，复位端CLR也具有上跳触发单稳态过程发生的功能。 在C ext >1000pF时，输出脉冲宽度t w ≈0.45R ext C ext 。 器件的可重触发功能是指在电路一旦被触发（即Q=1）后，只要Q还未恢复到0，电路可以被输入脉冲重复触发，Q=1将继续延长，直至重复触发的最后一个触发脉冲的到来后，再经过一个t w （该电路定时的脉冲宽度）时间，Q才变为0，如图4-2所示： 图4-2 74LS123的使用方法： （1）有A和B两个输入端，A为下降沿触发，B为上升沿触发，只有AB=1时电路才被触发。 （2）连接Q和A或Q与B，可使器件变为非重触发单稳态触发器。 （3）CLR=0时，使输出Q立即变为0，可用来控制脉冲宽度。 （4）按图4-3、3-5-4连接电路，可组成一个矩形波信号发生器，利用开关S瞬时接地，使电路起振。 图4-3 图4-4 2．555时基电路及其应用 555时基电路是一种将模拟功能和数字逻辑功能巧妙地结合在同一硅片上的新型集成电路，又称集成定时器，它的内部电路框图如图4-5所示。 图4-5 电路主要由两个高精度比较器C 1、C 2 以及一个RS触发器组成。比较器 的参考电压分别是2/3V CC 和1/3V CC ，利用触发器输入端TR输入一个小于 1/3V CC 信号，或者阈值输入端TH输入一个大于2/3V CC 的信号，可以使触发 器状态发生变换。CT是控制输入端，可以外接输入电压，以改变比较器的参考电压值。在不接外加电压时，通常接0.01μF电容到地，DISC是放电输入端，当输出端的F=0时，DISC对地短路，当F=1时，DISC对地开路。 R D 是复位输入端，当R D =0时，输出端有F=0。 器件的电源电压V CC 可以是+5V~+15V，输出的最大电流可达200mA，当 电源电压为+5V时，电路输出与TTL电路兼容。555电路能够输出从微秒级到小时级时间范围很广的信号。 （1）组成单稳态触发器 555电路按图4-6连接，即构成一个单稳态触发器，其中R、C是外接定时元件。单稳态触发器的输出脉冲宽度t w ≈1.1RC。 图4-6 （2）组成自激多谐振荡器 图4-7 自激多谐振荡器电路 按图4-7连接，即连成一个自激多谐振荡器电路，此电路的工作过程
1. 讲废话 最近闲得蛋疼，翻阅了一下以前的项目笔记，想起去年折腾的一个小玩意儿。记得当时是由于项目需要，boss找到我，说主板上有一个单片机，会发出heartbeat信号（就是MCU等一些芯片的心跳信号，只要芯片活着，就会一直发送固定频率的脉冲出去，如果芯片挂了，heartbeat就一直为0或1），能不能用CPLD判断这个信号是否处于正常状态？（说白了，也就是判断单片机是否还活着）。于是着手研究了一下这个heartbeat信号，用示波器测了一下，是一个标准的脉冲，频率为1HZ，占空比为50%，捯饬了两个小时，给出的解决方案是：每3s钟，计算一次上升沿的个数，如果此数值等于0，则heartbeat信号异常（用0表示），否则heartbeat信号正常（用1表示）。 把这个问题和方案贴出来，一是觉得实用性比较强，以前也没有看到有人做过，二是此解决方案对于其他同类问题有启发作用，只要弄懂此个案，其他问题也会触类旁通，易于解决。 现在给出方案的verilog源码，供大家研究，代码已通过项目验证，可靠好用。 2. 晒干货 ps. 带★号处可根据需要进行修改. /*********************************************************************** ******************* Author: Bob Liu E-mail：shuangfeiyanworld@https://www.doczj.com/doc/3f6591579.html, Device: LCMX0256C-3T100C Tool: Diamond 1.1 Function:判断脉冲输入信号是否正常 Version: 2012-1-11 v1.0 ************************************************************************ ******************/ module pulse_in_status ( input CLK, // 基准时钟,50M input pulse_in, // 被测脉冲 output reg pulse_in_status // 指示被测脉冲正常与否，1表示正常,0异常 ); reg [1 :0] temp; // 电平值寄存器 reg [31:0] CNT,CNT2; reg [3 :0] pos_edge; // 上升沿个数 parameter delay = 50_000;
沈阳航空航天大学 课程设计 （说明书） 顺序脉冲产生电路设计 班级计算机1304 学号2013040101178 学生姓名万延正 指导教师孙克梅
沈阳航空航天大学 课程设计任务书 课程名称数字逻辑课程设计 课程设计题目顺序脉冲产生电路设计 课程设计的内容及要求： 一、设计说明与技术指标 要求设计一个顺序脉冲产生电路，能将预先设定的并行数据转换为串行脉冲输出，具体要求如下： ①电路具有16个按键用来设定输入16个并行数据的高低电平； ②具有启动按键，每按一次启动键，电路就串行输出预先设定的16个数据； ③输出完16个数据位后电路停止，输出恒为0； ④具有输出信号指示灯，表明输出信号的高低电平，灯亮表示1，不亮表示0； ⑤具有时钟信号指示灯，在每个式中信号周期内闪烁一次。 二、设计要求 1．在选择器件时，应考虑成本。 2．根据技术指标，通过分析计算确定电路和元器件参数。 3．画出电路原理图（元器件标准化，电路图规范化）。 三、实验要求 1．根据技术指标制定实验方案；验证所设计的电路，用软件仿真。 2．进行实验数据处理和分析。 四、推荐参考资料 1．阎石主编．数字电子技术基础．[M]北京：高等教育出版社，2006年 2．赵淑范，王宪伟主编．电子技术实验与课程设计．[M]北京：清华大学出版社，2006年 3．孙肖子、邓建国等主编. 电子设计指南. [M]北京：高等教育出版社，2006年 4．杨志忠主编. 电子技术课程设计. [M]北京：机械工业出版社，2008年 五、按照要求撰写课程设计报告
成绩评定表： 指导教师签字： 2015 年7 月19 日
一、概述 在数控装置和数字计算机中，往往需要机器按照人们事先规定的顺序进行运算和操作，这就要求控制电路不仅能正确的发出各种控制信号，而且要求这些控制信号在时间上有一定的先后顺序，能完成这样功能的电路称为顺序脉冲发生器。该顺序脉冲由555定时器产生，用16个开关设定输入16个并行数据的高低电平，每次按键，电路就会串行输出预先设定的16个数，输出完16个数据位后电路停止，输出恒为0。该电路具有输出信号指示灯，灯亮的次数表示输入高电平的个数。在每个周期内，时钟指示灯只闪烁一次。 一、方案论证 根据实验要求，我选取两片74LS165芯片将其串联，74LS165芯片是并行输入， 串行输出移位寄存器。从而实现电路具有16个按键用来设定输入16个并行数据的高低电平。电路主要由顺序脉冲产生电路，移位寄存电路，状态指示电路，电源电路组成。原理图如图1所示： 图1 总电路框架图 二、电路设计 1、时钟脉冲产生电路如图2所示。 图2 时钟脉冲产生电路
一、硬件电路设计 （1）复位电路 复位是使单片机处于某种确定的初始状态。单片机工作从复位开始。在单片机RST引脚引入高电平并保持2个机器周期，单片机就执行复位操作。复位操作有两种基本方式：一种是上电复位，另一种是上电与按键均有效的复位。如图1所示为复位电路： 图1复位电路 开机瞬间RST获得高电平，随着电解电容C3的充电，RST引脚的高电平将逐渐下降。若该高电平能保持足够2个机器周期，就可以实现复位操作。根据经典电路选择参数，选取C3=10μF，R1=10KΩ。 （2）晶振电路 单片机的时钟信号通常有两种产生方式：一是内部时钟方式，二是外部时钟方式。内部时钟方式是利用单片机内部的振荡电路产生时钟信号。外部时钟方式是把外部已有的时钟信号引入到单片机内。本次设计中，采用的是12MHz晶振，配上30pF的电容，构成谐振，这样有助于输出稳定的波形。图2所示为晶振电路： 图2晶振电路
在单片机的XTAL1和XTAL2引脚外接石英晶体（简称晶振），作为单片机内部振荡电路的负载，构成自激振荡器，可在单片机内部产生时钟脉冲信号。C1和C2的作用是稳定振荡频率和快速起振。根据经典电路选择参数，本电路选用晶振12 MHz，C1=C2=33PF。其中晶振周期（或外部时钟信号周期）为最小的时序单位。 (3)串口调试电路 二、程序设计 程序思路说明：只需要4个按键。关于频率和占空比的确定，对于12M晶振，输出频率为1KHZ,这样定时中断次数设定为 10，即10MS 中断一次，则TH0=FF,TL0=F6;由于设定中断时间为10ms，这样可以设 * *定占空比可从1-99%变化。即10ms*100=1s #include
脉冲电路脉冲电路的基本知识在数字电路中分别以高电平和低电平表示1状态和0状态。此时电信号的波形是非正弦波。通常，就把一切既非直流又非正弦交流的电压或电流统称为脉冲。图Z1601表示出几种常见的脉冲波形，它们既可有规律地重复出现，也可以偶尔出现一次。脉冲波形多种多样，表征它们特性的参数也不尽相同，这里，仅以图Z1602所示的矩形脉冲为例，介绍脉冲波形的主要参数。（1）脉冲幅度Vm--脉冲电压或电流的最大值。脉冲电压幅度的单位为V、mV，脉冲电流幅度的单位为A、mA。（2）脉冲前沿上升时间tr--脉冲前沿从0.1Vm上升到0．9Vm所需要的时间。单位为ms、μs、ns。（3）脉冲后沿下降时间tｆ--脉冲后沿从0.9Vm下降到0.1Vm所需要的时间。单位为：ms、μs、ns。（4）脉冲宽度tk--从脉冲前沿上升到0.5Vm处开始，到脉冲下降到0.5Vm处为止的一段时间。单位为：s、ms、μs或ns。（5）脉冲周期Ｔ--周期性重复的脉冲序列中，两相邻脉冲重复出现的间隔时间。单位为：s、ms、μs。（6）脉冲重复频率--脉冲周期的倒数，即f =1／T，表示单位时间内脉冲重复出现的次数，单位为Hz、kHz、MHz。（7）占空比tk／T--脉冲宽度与脉冲周期的比值，亦称占空系数。 对电路来说，有个阻抗匹配问题，只有当阻抗匹配时，输出效果才最好，否则，有可能导致负载力不足，导致一旦外加电路，就会把电压拉下了，建议后面加一级运放增大负载能力 交流电源的零交越脉冲电路设计 时间：2012-04-25 14:58:04 来源：作者：本设计中的电路可生成一个交流电源的零交越脉冲，并提供电气绝缘。输出脉冲的下降沿出现在零交越点前约200μs。使用这个电路可以安全地停止一个可控硅栅极的触发，使之有时间正常地关断。只有当主电压约为0V时，电路才产生短脉冲，因此在230V、50Hz输入下只耗电200mW。 电路为电容C1充电，直至达到22V齐纳二极管D3的上限(图1与参考文献1)。电阻R1和R5用于限制输入电流。当输入整流电压降至C1电压以下时，Q1开始导通，产生一个几百微秒长的脉冲。IC1的耦合使得Q1方波发生器作出响应。rms工作电压只需要R1和R5。SMD的1206型电阻一般能承受rms为200V的电压。本设计将R1和R5之间的输入电压一分为二，总额定电压为rms值400V。D3用于将桥的电压限制在22V，因此后面所有元件都有较低的额定电压。22V齐纳管可以箝位在30V，因此本设计使用了一只50V、470nF的陶瓷电容。陶瓷电容较电解电容或钽电容有更好的可靠性，尤其是在高温下。如果愿意使用更便宜更小的25V元件，可以将齐纳管的电压改为18V，仍保有不错的安全边际。R4用于限制LED上的峰值电流。对LED电流的主要限制是整流AC输入的斜率。缓慢的斜率使得C1释放储存的能量时，Q1不会产生电流尖峰。
实验8 脉冲信号产生电路 一、实验目的 1. 掌握用基本门电路构成多谐振荡器的方法。 2. 熟悉单稳态触发器的工作原理和参数选择。 3. 熟悉施密特触发器的脉冲整形和应用。 二、实验原理 脉冲信号产生电路是数字系统中必不可少的单元电路。如同步信号、时钟信号和时基信号等都由它产生。产生脉冲信号的电路通常称为多谐振荡器。它不需信号源，只要加上直流电源，就可以自动产生信号。脉冲的整形通常应用单稳态触发器或施密特触发器实现。 脉冲信号的产生与整形可以用基本门电路来实现。现在已经有集成单稳态触发器、集成施密特触发器。另外用555 定时器也可以产生脉冲或实现脉冲整形。本实验主要研究用基本门电路组成的脉冲产生和整形电路。 1. 多谐振荡器 (1) TTL 门电路构成的多谐振荡器 由于 TTL 门电路 速度快，它 适宜于产生 中频段脉冲 源，图2.8.1 是由TTL 反向器构成的全对称多谐振荡器，若取C1= C2 = C，R1= R2= R，则电路完全对称，电容充放电时间相等，其振荡周期近似为Ｔ=1.4 RC。一般R1、R2的取值不超过1K，若取R1= R2 = 500Ω ，C1= C2=100pF~100μF，则其振荡频率的范围为几十赫到几十兆赫。 (2) 环形多谐振荡器 图 2.8.2 是用TTL 与非门构成的环形多谐振荡器，图中取R1=100Ω ，R W在2kΩ ~50kΩ之间变化，可调电容C的变化范围是100pF 到50μF，则振荡频率可从数千赫变到数兆赫。电路的振荡周期为Ｔ= 2.2 RC，其中R = R1+R W。
(3) 晶体振荡器 用TTL 或CMOS 门电路构成的振荡器幅度稳定性较好，但频率稳定性较差，一般只能达到10-2~10-3数量级。在对频率的稳定度、精度要求高的场合，选用石英晶体组成的振荡器较为适合。其频率稳定度可达10-5以上。图2.8.3 是用CMOS 芯片CD4069 和 晶体构成的多谐振荡器，C o一般取20pF。C S取10~30pF，其输出频率取决于晶体的固有振荡频率。 2. 单稳态触发器 稳态触发器的特点是它只有一个稳定状态，在外来脉冲的作用下，能够由稳定状态翻转到暂稳态。暂稳态维持一段时间ＴW 以后，将自动返回到稳定状态。ＴW大小与触发脉冲无关，仅取决于电路本身的参数。单稳态触发器一般用于定时、整形及延时等。单片集成的单稳态触发器有74LS122，CC4098 等。 图 2.8.4 是用与非门构成的微分型单稳态触发器，其输出脉冲宽度为：Ｔw= 0.8RC。 3. 施密特触发器 施密特触发器的特点是：电路有两个稳定状态，电路状态的翻转依靠外触发电平来维持。一旦外触发电平下降到一定电平 后，电路 立即恢复 到初始稳 态。其工
在时序逻辑电路中，少不了“沿”。always块敏感信号中可以通过关键字posedge和negedge来提取信号的上升沿和下降沿。但是如果在程序块内部需要某个信号的上升沿或者下降沿、或者对于按钮触发的模块，由于按钮按下的持续时间很长，相当于一个电平信号，而不是脉冲信号，这时就需要边沿检测电路将其处理成单时钟周期宽度的脉冲信号。下面介绍几种基于verilog的边沿检测电路。（软件平台为quartus11.1，ModelSim-Altera 10.0） 方法1： ①Verilog源码 module detecEdge (clk,rst_n,din,pos_clk,neg_clk,doub_clk); input clk,rst_n,din; output pos_clk,neg_clk,doub_clk; reg ctl_this, ctl_last; always @(posedge clk or negedge rst_n) //同步复位(注意与异步复位的区别) begin if(!rst_n) //低有效 begin ctl_this <= 0; ctl_last <= 0; end else begin //注意非阻塞赋值的作用 ctl_this <= din; //din的当前时钟值 ctl_last <= ctl_this; //din的前一个时钟值 end end //assign pos_clk = (ctl_last == 0 && ctl_this == 1)? 1:0; //上升沿检测 //assign neg_clk = (ctl_last == 1 && ctl_this == 0)? 1:0; //下降沿检测 assign pos_clk = ctl_this & (!ctl_last); //上升沿检测 assign neg_clk = ctl_last & (!ctl_this); //下降沿检测 assign doub_clk = ctl_last ^ ctl_this; //双边沿检测 endmodule ②RTL综合图
高压脉冲产生电路图 如图所示是由7位二进制计数器／分频器CD4024、四2与非门集成电路CD4011、六反相器CD4069、12位二进制计数器／分频器集成电路CD4040以及模拟开关CD4066等组成的高压脉冲产生电路图，该电路主要应用于脉冲点火器及治疗仪中。高压脉冲产生电路该电路由电源电路、脉宽控制电路、多谐振荡器、倒相电路、脉冲群间隔控制电路、输出驱动电路和输出控制电路等组成。（1）电源电路是由熔断器FU1及FU2、电源开关K1、电源变压器 如图所示是由7位二进制计数器／分频器CD4024、四2与非门集成电路 CD4011、六反相器CD4069、12位二进制计数器／分频器集成电路CD4040以及模拟开关CD4066等组成的高压脉冲产生电路图，该电路主要应用于脉冲点火器及治疗仪中。 高压脉冲产生电路 该电路由电源电路、脉宽控制电路、多谐振荡器、倒相电路、脉冲群间隔控制电路、输出驱动电路和输出控制电路等组成。 （1）电源电路是由熔断器FU1及FU2、电源开关K1、电源变压器T1、整流桥堆UR、滤波电容器C8及C7、限流电阻器R8、电源指示发光二极管VL1和三端集成稳压器LM7805等组成。 （2）多谐振荡器是由CD4011内部的两个与非门电路A10及A7、石英晶振BC、电容器C6和电阻器R16组成。 （3）倒相电路是由CD4069内部的非门电路A1～A5组成。
（4）脉冲控制电路是由CD4040和D2内部的两个与非门电路A8及A9组成。 （5）脉冲群间隔控制电路是由CD4024、选择开关V和六非门集成电路D5内部的非门电路A6组成。 （6）输出控制电路是由CD4066、按钮K3、电阻器R11及R10和电容器C1等组成。 （7）输出驱动电路是由晶体管V1～V4、脉冲升压变压器T2及T3、电位器RP1及RP2、电容器C2及C3、电阻器R1及V和发光二极管VL2及VL3组成。 电源开关K1接通后，220V交流电压通过T1降压、UR整流及C8滤波后，产生9V直流电压，该电压一路经D1稳压为+5V，作为D2～D6的工作电压，一路直接供给输出驱动电路。其中+5V电压还经R8限流后将VL1点亮。 多谐振荡器振荡工作后，从D2的3脚输出低频振荡信号，此信号加至脉宽控制电路中D3的/C/P端进行分频处理。经D3分频处理后的脉冲信号分为两路：一路脉冲信号从D3的Q9端输出，经脉冲群间隔控制电路中的D4再次分频后，从D4的3脚、4脚和5脚分别输出不同频率的脉冲信号；另一路从D3的3脚和5脚输出，经D2内部的与非门电路A9和A8选通处理成窄脉冲信号后，加至D6的10脚。由选择开关0从D4的3～5脚输出的三种信号中选择出某一种频率的脉冲信号，再经D5内部的非门电路缓冲整形及倒相处理后，产生两路相位相反的脉冲群间隔控制信号，分别加至D6的6脚和12脚。D6内部的模拟开关S1和S3在D5的8脚和6脚脉冲信号的控制下，间断地接通与关闭。D6的8脚和11脚外接的两路输出驱动电路在模拟开关S1和S3的控制下，工作在开关状态。脉冲升压变压器交替产生高压脉冲串。
1．P W M信号概述 脉冲宽度调制（PWM）信号广泛使用在电力变流技术中，以其作为控制信号可完成DC-DC 变换（开关电源）、DC-AC变换（逆变电源）、AC-AC变换（斩控调压）和AC-DC变换（功率因数校正）。 产生PWM信号的方法有多种，现分别论述如下： 1）普通电子元件构成PWM发生器电路 基本原理是由三角波或锯齿波发生器产生高频调制波，经比较器产生PWM信号。三角波或锯齿波与可调直流电压比较，产生可调占空比PWM信号；与正弦基波比较，产生占空比按正弦规律变化的SPWM信号。 此方法优点是成本低、各环节波形和电压值可观测、易于扩展应用电路等。缺点是电路集成度低，不利于产品化。 2）单片机自动生成PWM信号 基本原理是由单片机内部集成PWM发生器模块在程序控制下产生PWM信号。 优点是电路简单、便于程序控制。缺点是不利于学生观测PWM产生过程，闭环控制复杂和使用时受单片机性能制约。 3）可编程逻辑器件编程产生PWM信号 基本原理是以复杂可编程逻辑器件（CPLD）或现场可编程门阵列器件（FPGA）为硬件基础，设计专用程序产生PWM信号。 优点是电路简单、PWM频率和占空比定量准确。缺点是闭环控制复杂，产生SPWM信号难度大。 4）专用芯片产生PWM信号 是生产厂家设计、生产的特定功能芯片。 优点是使用方便、安全，便于应用到产品设计中。缺点是不利于学生观测PWM产生过程和灵活调节各项参数。 2．电子元件构成PWM发生器电路 图1电子元件构成PWM发生器电路 3．集成芯片SG3525构成PWM发生器电路 一、PWM信号发生电路说明 实验电路中，驱动开关管的PWM信号由专用PWM控制集成芯片SG3525产生（美国
CD4060秒脉冲产生电路 一摘要 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。诸如按时自动打铃，时间程序自动控制，定时启闭路灯，定时开关烘箱，通断动力设备，甚至各种定时电气的的自动启用等。这些都是以数字时钟作为时钟源的。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。 经过了数字电路设计这门课程的系统学习，特别经过了关于组合逻辑电路与时序逻辑电路部分的学习，我们已经具备了设计小规模集成电路的能力，借由本次设计的机会，充分将所学的知识运用到实际中去。 二主要技术指标 1.设计一个有时、分、秒（23小时59分59秒）显示的电子钟 2.该电子钟具有手动校时功能 三方案论证与选择 要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号的频率较高，因此，需要进行分频，使高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1HZ）。经过分频器输出的秒脉冲信号到计数器中进行计数。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。此时需要分别设计60进制，24进制计数器，各计数器输出信号经译码器到数字显示器，使“时”、“分”、“秒”得以数字显示出来。 值得注意的是：任何计时装置都有误差，因此应考虑校准时间电路。校时电路一般采用手动调整。手动调整可利用手动的节拍调准显示时间。 CD4060由一振荡器和14级二进制串行计数 器位组成，振荡器的结构可以是RC或晶振电路，CR为高电平时，计数器清零且振荡器使用无效。所有的计数器位均为主从触发器。在CP1(和CP0)的下降沿计数器以二进制进行计数。在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。 CD4060引脚图:
秒信号发生器电路图两个 秒信号发生器： 下面介绍的秒信号发生器可用在LED数字钟中，为数字钟提供秒基准信号。字串7 附图1电路由14位二进制串行计数器/分频器和振荡器 CD4060、BCD同步加法计数器CD4518构成的秒信号发生器。 电路中利用CD4060组成两部分电路。一部分是14级分频器，其最高分频数为16384；另一部分是由外接电子表用石英晶体、电阻及电容构成振荡频率为32768Hz的振荡器。震荡器输出经14级分频后在输出端Q14上得到1/2秒脉冲并送入由1/2 CD4518构成的二分频器，分频后在输出断Q1上得到秒基准脉冲。 检验电路是否工作，可测量CD4060的9脚有无振荡信号输出。调整微调电容可校准振荡频率。 附图2是另一款秒信号发生器电路。它由双BCD同步加计数器CD4518、四输入端与非门CD4011和四2输入端或非门CD4001等构成。 电路中利用CD4060组成两部分电路。一部分是14级分频器，
其最高分频数为16384；另一部分是由外接电子表用石英晶体、电阻及电容构成振荡频率为32768Hz的振荡器。震荡器输出经14级分频后在输出端Q14上得到1/2秒脉冲并送入由1/2 CD4518构成的二分频器，分频后在输出断Q1上得到秒基准脉冲。 检验电路是否工作，可测量CD4060的9脚有无振荡信号输出。调整微调电容可校准振荡频率。 电路中，由CD4011门I构成晶体振荡电路产生的1MHz脉冲信号，经反相器门II送至由CD4518构成的多级计数分频器。其中第一级10分频后输出为100KHz，第二级输出为10KHz，第三级输出为1000Hz，第四级输出为100Hz、第6级输出为1Hz。 由CD4011的门III、IV构成R-S触发器和CD4001的一个门组成了秒信号控制门。单允许工作开关K3置“开”位置时，允许输出秒信号；置“关”位置时，禁止输出秒信号。走时、校准开关K2置“走时”位置时，输出秒信号；置“校准”位置时，输出校准信号。若秒信号与标准时间相差较大，把K1置“快校”位置，送出10KHz信号；若接近标准时间，则置“慢校”位置，送出100Hz信号。
脉冲发生器工作原理 泥浆流动引起叶轮在其外部旋转。叶轮和脉冲发生器内部的主轴含有强力磁铁。叶轮与主轴之间的磁耦合运动产生两者间的磁力吸引。当叶轮在脉冲发生器外部旋转时，主轴则由于磁耦合作用在脉冲发生器内部旋转。 这是叶轮，这是主轴。把主轴伸入到叶轮里，来讲述这种磁耦合的强度。当试图转动主轴时，而主轴依然粘附在叶轮上。想转到主轴是非常困难的，磁耦合作用是相当强的。 脉冲发生器是一个充满油的密封单元。任何外部压力，象静水压力，可以通过这种活动的橡胶皮囊传递到脉冲发生器内部，或者对于没有橡胶皮囊的脉冲发生器，它是通过这个壳体里的活塞传递的。脉冲发生器内部与外部的压力是平衡的。由于脉冲发生器总与它周围的环境处于压力相等的状态，这样它不易损坏。压力平衡是由脉冲发生器的小直径促成的。脉冲发生器的壁较薄，能够承受足够的机械载荷，由于内外压力平衡，不必承受外部压力。 脉冲发生器内含有一个液压泵，液压泵是由六个柱塞和液缸组成。这六个柱塞随着其下端旋转斜盘的转动，在液缸内交替上下运动。通过六个柱塞的交替运动，把泵下端腔里的油，通过一组单流阀泵入到提升阀活塞液缸里。 这是活塞。在产生脉冲过程中，活塞被向上推入液缸里，使提升阀轴伸出。当活塞向上运动时，打开了液缸壁上的一组小孔，使液流回到液缸里，因此起到限制活塞继续运动和降低内部压力。 在主轴的下端是电磁发电机。它是由六个固定的线圈和八个磁极构成，当主轴旋转时，带动其下端的磁极相对线圈转动，线圈内磁场的变化从而产生电流。 主轴的旋转速度控制液压和产生电量的大小。主轴转动越快，产生电量越大。通常主轴的转速为2800rpm~3500rpm。 现在讲解更复杂的部件。我们怎样控制提升阀轴的运动？ 首先，当提升阀轴向下回缩时，让我们描述其液压油流的流动方向。(驱动活塞向上运动时)油从泵下面的腔中直接进入泵里，并通过泵和其出孔进入到活塞缸里。然而回缩活塞时(提升阀向下运动)，油顺着中心管向下流入到主阀里。 主阀内部有一个带小孔的活塞，允许一部分油直接流过主阀。流过主阀的油通过中心管向下继续流动，最终流过一个电磁控制阀，然后进入到电磁控制阀下
如何看懂脉冲电路 2010-06-2215:28:07作者:来源：21IC电子网 脉冲电路是专门用来产生电脉冲和对电脉冲进行放大、变换和整形的电路。家用电器中的定时器、报警器、电子开关、电子钟表、电子玩具以及电子医疗器具等，都要用到脉冲电路。 在电子电路中，电源、放大、振荡和调制电路被称为模拟电子电路，因为它们加工和处理的是连续变化的模拟信号。电子电路中另一大类电路的数字电子电路。它加工和处理的对象是不连续变化的数字信号。数字电子电路又可分成脉冲电路和数字逻辑电路，它们处理的都是不连续的脉冲信号。 电脉冲有各式各样的形状，有矩形、三角形、锯齿形、钟形、阶梯形和尖顶形的，最具有代表性的是矩形脉冲。要说明一个矩形脉冲的特性可以用脉冲幅度Um、脉冲周期T或频率f、脉冲前沿t r、脉冲后沿t f和脉冲宽度t k来表示。如果一个脉冲的宽度t k=1／2T，它就是一个方波。 脉冲电路和放大振荡电路最大的不同点，或者说脉冲电路的特点是：脉冲电路中的晶体管是工作在开关状态的。大多数情况下，晶体管是工作在特性曲线的饱和区或截止区的，所以脉冲电路有时也叫开关电路。从所用的晶体管也可以看出来，在工作频率较高时都采用专用的开关管，如2AK、2CK、DK、3AK 型管，只有在工作频率较低时才使用一般的晶体管。 就拿脉冲电路中最常用的反相器电路（图1）来说，从电路形式上看，它和放大电路中的共发射极电路很相似。在放大电路中，基极电阻R b2是接到正电源上以取得基极偏压；而这个电路中，为了保证电路可靠地截止，R b2是接到一个负电源上的，而且R b1和R b2的数值是按晶体管能可靠地进入饱和区或止区的要求计算出来的。不仅如此，为了使晶体管开关速度更快，在基极上还加有加速电容C，在脉前沿产生正向尖脉冲可使晶体管快速进入导通并饱和；在脉冲后沿产生负向尖脉冲使晶体管快速进入截止状态。除了射极输出器是个特例，脉冲电路中的晶体管都是工作在开关状态的，这是一个特点。
脉冲发生器 要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号的频率较高，因此，需要进行分频，使高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1HZ）。经过分频器输出的秒脉冲信号到计数器中进行计数。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。此时需要分别设计60进制，24进制计数器，各计数器输出信号经译码器到数字显示器，使“时”、“分”、“秒”得以数字显示出来。 值得注意的是：任何计时装置都有误差，因此应考虑校准时间电路。校时电路一般采用手动调整。手动调整可利用手动的节拍调准显示时间。 C D4060由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC或晶振电路，CR为高电平时，计数器清零且振荡器使用无效。所有的计数器位均为主从触发器。在CP1(和CP0)的下降沿计数器以二进制进行计数。在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。 CD4060引角图
CD4060内部方框图 CD4060B典型振荡器连接 上图-RC振荡器下图-晶体振荡器RC振荡器中T=2.2R1C，R2=2*R1~10*R1
脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。如晶振为32768 Hz，通过15次二分频后可获得1Hz的脉冲输出 CD4060秒脉冲发生器电路
脉冲波形发生电路设计一．实验目的 1.学习脉冲波形发生电路的设计方法和调试方法。 2.学习按模块划分电路的设计与调试的方法。二．555内部结构图和芯片引脚图 555内部结构图： 555引脚图：
三．红外发射管和光电三极管的工作原理 1.红外发射管： 红外光发射管具有单向导电性。只有当外加的正向电压使得正向电流足够大时才发射红外光，正向电流越大发光越强，其工作原理图参见图2（a）。此次实验中的R1 建议选取1k?。 2.光电三极管： 光电三极管依据光照强度来控制集电极电流的大小，其功能可等效为一只二极管与一只晶体管相连，并仅引出集电极和发射极，如图3（a）所示。其符号如图3（b）所示，常见外形如图3（c）所示。 有光照射时，光电三极管的集电极电流约在几十微安到几毫安之间，为保证光电三极管的输出电压Vo 可以正确驱动后面的数字IC，合理选取接收电路中R2 的阻值。其应用参考电路参见图2（b）。
四．实验任务及电路图 1.电路原理图 VCC VCC 2.设计思路 首先将555接成单稳态触发器，输出接发光二极管。 然后考虑输入。为了能在物体挡住光超过2秒以上电路仍然能够正常
运行，在输入端接入一个微分电路，保证输入脉宽不超过2秒。 同时因为前方光电三极管的输出电压在有光时为低电平，无光时为高电平，而电路要实现的功能是遮挡时发光二极管，所以在无光时应输入低电平，所以在光电三极管的输出与后方的输入间加了一个反相器。 最后考虑选作任务，首先要让发光三极管在被挡住时，LED一直亮，这个只需去掉微分电路就可以了。但是这样在光线重新照射时LED会马上灭掉，这是因为在遮挡时，555中的三极管是不导通的，所以C2两端是有压差的，即（见555内部结构图），这样在光线重新照射时，输入会跳为高电平，所以=1，Q=0，=0，内部三极管导通，=1，保持0，所以LED就会灭掉。而且是我们不希望出现的情况，因为上述分析是基于门电路的均较长的情况下分析的，实际上这些跳变都是瞬间完成的，所以之后电路的情况并不是能准确预测的。 解决这个问题的思路就是希望能在时，保持1，这样跳变为1之后就有，LED保持亮着，而且经过1~2秒后熄灭。 实现这个功能只需在那一个三极管的c、e端与C2并联，b端接输入即可。 为了在输入为低时三极管导通，选用PNP三极管。 3.参数计算 （1）R2阻值的选取： 为保证在有光时vo输出的是低电平，则R2上的压降应接近5V，以10微安计算，则R2应取100 k?左右。 （2）R3和C3的选取
河北理工大学轻工学院信息科学技术部 课程设计说明书 设计题目脉冲边沿检测器 班级 姓名 学号 指导教师 年月日
时间地点电工电子实验中心 课程设计内容 一、课程设计题目 脉冲边沿检测器。 二、课程设计要求 1开关A为复位键。 2开关B为单脉冲输入端，可先输入负脉冲，也可先输入正脉冲。 3由红灯来表示正脉冲，绿灯表示负脉冲，且复位前指示灯一直亮。 4复位后，可重新检测。 三、课程设计目的 1通过实验了解掌握脉冲边沿检测电路的工作原理以及设计方法。 2熟悉TTL集成JK触发器74LS73和集成或非门74LS02的使用方法。 四、课程设计任务分析 根据课程设计要求，检测输入脉冲为正脉冲或负脉冲。脉冲指电子电路中的电平状态突变，既可以是突然升高（脉冲的上升沿），也可以是突然降低（脉冲的下降沿）．即正脉冲就是脉冲的上降沿；负脉冲就是脉冲的下降沿。由此可知课程设计任务为检测脉冲跳变情况。并用发光二极管表示出来。 五、课程设计方案论证 1.通过任务分析，确定课程设计所需器件为 74LS73 双JK触发器 74LS02 四-2输入或非门 红、绿发光二极管 适当的电阻 2考虑到经济适用原则，设计出下列既简单又实用的设计结果。（电路图见课程设计内容）该设计结果可以识别脉冲的第一个跳变沿究竟是上升沿还是下降沿（既确定是正脉冲或负脉冲），并能将结果显示出来。该电路所能检测的TTL脉冲信号的最小宽度可达50ns，由于电路中只用了两片集成电路，在校验和调试数字电路时，可以很方便地装在一个探头里。该电路选用单刀双掷开关来代替单脉冲发生器，使电路更加
简单，容易操作。 所以确定该课程设计为最优结果。 六、单元电路设计与元器件选择 1、单脉冲产生电路 用74LS00四2输入与非门组成的RS触发器制作一个单脉冲产生电路，用于产生测试脉冲。电路图如下 74LS00管脚图 单脉冲产生电路 2、74LS73双JK触发器引脚图如下