计算机组成原理试题及答案
一、选择题（每题3分，共36分）
1、下列数中最小的数是（）。B
A （1010010）2
B （00101000）BCD
C （512）8D（235）16
2、某机字长16位，采用定点整数表示，符号位为1位，尾数为15位，则可表示的最大正整数为（），最小负整数为（）。 A
A +（215-1），-(215-1)
B +(215-1),-（216-1）
C +（214-1），-(215-1)
D +(215-1), -(1-215)
3、运算器虽由许多部件组成，但核心部分是（） B
A 数据总线
B 算术逻辑运算单元
C 多路开关
D 累加寄存器
4、在定点运算器中，无论采用双符号位还是采用单符号位，都必须要有溢出判断电路，它一般用（）来实现 C
A 与非门
B 或非门
C 异或门
D 与或非门
5、立即寻址是指（） B
A 指令中直接给出操作数地址
B 指令中直接给出操作数
C 指令中间接给出操作数
D 指令中间接给出操作数地址
6、输入输出指令的功能是（） C
A 进行算术运算和逻辑运算
B 进行主存与CPU之间的数据传送
C 进行CPU与I/O设备之间的数据传送
D 改变程序执行的顺序
7、微程序控制器中，机器指令与微指令的关系是（） D
A 一段机器指令组成的程序可由一条微指令来执行
B 一条微指令由若干条机器指令组成
C 每一条机器指令由一条微指令来执行
D 每一条机器指令由一段用微指令编成的微程序来解释执行
8、相对指令流水线方案和多指令周期方案，单指令周期方案的资源利用率和性价比（）A
A 最低
B 居中
C 最高
D 都差不多
9、某一RAM芯片，其容量为1024×8位，除电源端和接地端外，连同片选和读/写信号该芯片引出腿的最小数目为（） B
A 23
B 20
C 17
D 19
10、在主存和CPU之间增加Cache的目的是（）。 C
A 扩大主存的容量
B 增加CPU中通用寄存器的数量
C 解决CPU和主存之间的速度匹配
D 代替CPU中寄存器工作
11、计算机系统的输入输出接口是（）之间的交接界面。 B
A CPU与存储器
B 主机与外围设备
C 存储器与外围设备
D CPU与系统总线
12、在采用DMA方式的I/O系统中，其基本思想是在（）之间建立直接的数据通路。B
A CPU与存储器
B 主机与外围设备
C 外设与外设
D CPU与主存
二、判断题（每题3分，共15分）
1、两个补码相加，只有在最高位都是1时有可能产生溢出。（×）
2、相对寻址方式中，操作数的有效地址等于程序计数器内容与偏移量之和（√）
3、指令是程序设计人员与计算机系统沟通的媒介，微指令是计算机指令和硬件电路建立联系的媒介。（√）
4、半导体ROM是非易失性的，断电后仍然能保持记忆。（√）
5、在统一编址方式下，CPU访问I/O端口时必须使用专用的I/O命令。（√）
三、简答题（共29分）
1、简述浮点运算器的作用，它由哪几部分组成？（7分）
2、计算机指令中要用到的操作数一般可以来自哪些部件？（7分）
CPU内部的通用寄存器
外围设备中的一个寄存器
内存储器的一个存储单元
3、Cache有哪三种基本映像方式？直接映像方式的主要优缺点是什么？（7分）
4、简述总线的串行传送、并行传送、复用传送和数据包传送四种基本信息传输方式的特点。（8分）
四、计算题（每题10分，共20分）
1、写出X=10111101，Y=-00101011的原码和补码表示，并用补码计算两个数的和
2、将十进制数-0.288转换成二进制数，再写出它的原码、反码、补码表示（符号位和数值位共8位）
计算机组成原理试题及答案5
一、选择题（共20分，每题1分）
1．指令系统中采用不同寻址方式的目的主要是______。
A．可降低指令译码难度；B．缩短指令字长，扩大寻址空间，提高编程灵活性；
C．实现程序控制；D．寻找操作数。
2．计算机使用总线结构的主要优点是便于实现积木化，缺点是______。
A．地址信息、数据信息和控制信息不能同时出现；B．地址信息与数据信息不能同时出现；C．两种信息源的代码在总线中不能同时传送；D．地址信息与数据信息能同时出现。
3．一个16K×32位的存储器，其地址线和数据线的总和是______。
A．48；B．46； C．36；D．38。
4．下列叙述中______是正确的。
A．主存可由RAM和ROM组成；B．主存只能由ROM组成；
C．主存只能由RAM组成；D．主存只能由SRAM组成。
5．在三种集中式总线控制中，______方式响应时间最快。
A．链式查询；B．计数器定时查询；C．独立请求；D．以上都不是。
6．可编程的只读存储器______。
A．不一定是可改写的；B．一定是可改写的；
C．一定是不可改写的；D．以上都不对。
7．下述______种情况会提出中断请求。
A．产生存储周期“窃取”；B．在键盘输入过程中，每按一次键；
C．两数相加结果为零；D．结果溢出。
8．下列叙述中______是错误的。
A．采用微程序控制器的处理器称为微处理器；
B．在微指令编码中，编码效率最低的是直接编码方式；
C．在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短；
D．以上都是错的。
9．直接寻址的无条件转移指令功能是将指令中的地址码送入______。
A．PC；B．地址寄存器；C．累加器 D．ACC。
10．响应中断请求的条件是______。
A．外设提出中断；B．外设工作完成和系统允许时；
C．外设工作完成和中断标记触发器为“1”时。 D．CPU提出中断。
11．变址寻址和基址寻址的有效地址形成方式类似，但是______。
A．变址寄存器的内容在程序执行过程中是不可变的；
B．在程序执行过程中，变址寄存器和基址寄存器和内容都可变的；
C．在程序执行过程中，基址寄存器的内容不可变，变址寄存器中的内容可变；
D．变址寄存器的内容在程序执行过程中是可变的。
12．在原码加减交替除法中，符号位单独处理，参加操作的数是______。
A．原码；B．绝对值；C．绝对值的补码；D．补码。
13．DMA方式______。
A．既然能用于高速外围设备的信息传送，也就能代替中断方式；B．不能取代中断方式；C．也能向CPU请求中断处理数据传送；D．能取代中断方式。
14．设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是。
A．8MB；B．2M；C．4M；D．16M。
15．设变址寄存器为X，形式地址为D，某机具有先间址后变址的寻址方式，则这种寻址方式的有效地址为______。
A．EA = (X) +D；B．EA = (X) + (D)；C．EA = ((X) +D)；D．EA = X +D。
16．程序计数器PC属于______。
A．运算器；B．控制器；C．存储器；D．I/O设备。
17．计算机执行乘法指令时，由于其操作较复杂，需要更多的时间，通常采用______控制方式。A．延长机器周期内节拍数的；B．异步；C．中央与局部控制相结合的；D．同步。
18．目前在小型和微型计算机里最普遍采用的字母与字符编码是______。
A．BCD码；B．十六进制代码；C．ASCII码；D．海明码。
19．设寄存器内容为10000000，若它等于 -0，则为______。
A．原码；B．补码；C．反码；D．移码。
20．在下述有关不恢复余数法何时需恢复余数的说法中，______是正确的。
A．最后一次余数为正时，要恢复一次余数；B．最后一次余数为负时，要恢复一次余数；C．最后一次余数为0时，要恢复一次余数；D．任何时候都不恢复余数。
二、填空题（共20分，每空1分）
1．I/O与主机交换信息的方式中,A 和B都需通过程序实现数据传送，其中C 体现CPU与设备是串行工作的。
2．设 n = 8（不包括符号位），机器完成一次加和移位各需100ns，则原码一位乘最多需 A ns,补码Booth算法最多需 B ns。
3．对于一条隐含寻址的算术运算指令，其指令字中不明确给出 A ，其中一个操作数通常隐含在B中。
4．设浮点数阶码为4位（含1位阶符），用移码表示，尾数为16位（含1位数符），用补码规格化表示，则对应其最大正数的机器数形式为A，真值为 B （十进制表示）；对应其绝对值最小负数的机器数形式为C，真值为D （十进制表示）。
5．在总线的异步通信方式中，通信的双方可以通过A、B和 C 三种类型联络。6．磁表面存储器的记录方式总的可分为 A 和 B 两大类，前者的特点是C，后者的特点是D。
7．在微程序控制器中，一条机器指令对应一个A，若某机有38条机器指令，通常可对应 B 。
四、计算题（6分）
设机器A的主频为8MHz，机器周期含4个时钟周期，且该机的平均指令执行速度是0.4MIPS，试求该机的平均指令周期和机器周期。每个指令周期包含几个机器周期？如果机器B的主频为12MHz，且机器周期也含4个时钟周期，试问B机的平均指令执行速度为多少MIPS？
五、简答题（共20分）
1．说明微程序控制器中微指令的地址有几种形成方式。（6分）
2．什么是计算机的主频，主频和机器周期有什么关系？（4分）（CU 4）
4．某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备65种操作。操作码位数固定，且具有直接、间接、立即、相对、变址五种寻址方式。（5分）
（1）画出一地址指令格式并指出各字段的作用（2）该指令直接寻址的最大范围（十进制表示）；（3）一次间址的寻址范围（十进制表示）；（4）相对寻址的位移量（十进制表示）。
六、问答题（共15分）
1．按序写出完成一条加法指令SUB α(α为主存地址)两种控制器所发出的微操作命令及节拍安排。（8分）
2．假设磁盘采用DMA方式与主机交换信息，其传输速率为2MB/s，而且DMA的预处理需1000个时钟周期，DMA完成传送后处理中断需500个时钟周期。如果平均传输的数据长度为4KB，试问在硬盘工作时，50MHz的处理器需用多少时间比率进行DMA辅助操作（预处理和后处理）。
七、设计题（10分）
设CPU共有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读写控制信号（高电平为读，低电平为写）。现有下列芯片及各种门电路（门电路自定），如图所示。画出CPU与存储器的连接图，要求：
（1）存储芯片地址空间分配为：0～8191为系统程序区；8192～32767为用户程序区。
（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。
计算机组成原理试题5答案
一、选择题（共20分，每题1分）
1．C 2．C 3．C 4.A 5．C 6．A 7．B 8．A 9．A 10．B 11．C 12．C 13．B 14．B 15．B 16．B 17．C 18．C 19．A 20．B
二、填空题（共20分，每空1分）
1．A．程序查询方式B．中断方式C．程序查询方式2．A．1600 B．1700 3．A．操作数的地址B．累加器4．A．1,111;0.11……1（15个1） B．27ⅹ(1-2-15) C．0,000;1.01……1（14个1）D．-2-8ⅹ(2-1+2-15)
5．A．不互锁B．半互锁 C．全互锁6．A．归零制 B．不归零制
C．不论记录的代码是0或1，在记录下一个信息之前，记录电流要恢复到零电流
D．磁头线圈中始终有电流 7．A．微程序 B．41个微程序。
2．答：总线判优就是当总线上各个主设备同时要求占用总线时，通过总线控制器，按一定的优先等级顺序确定某个主设备可以占用总线。
3．答：所谓并行包含同时性和并发性两个方面。前者是指两个或多个事件在同一时刻发生，后者是指两个或多个事件在同一时间段发生。也就是说，在同一时刻或同一时间段内完成两种或两种以上性质相同或不同的功能，只要在时间上互相重叠，就存在并行性。
4．答：进位链是传递进位的逻辑电路。
5．答：间址需通过访存（若是多次间址还需多次访存）得到有效地址。
四、计算题（共5分）
答：根据机器A的主频为8MHz，得时钟周期为 = 0.125μs
（1）机器周期= 0.125×4 = 0.5μs（2）平均指令执行时间是 = 2.5μs
（3）每个指令周期含 = 5个机器周期
（4在机器周期所含时钟周期数相同的前提下，两机平均指令执行速度与它们的主频有关，即 = 则B机的平均指令执行速度= = 0.6MIPS
五、简答题（共20分）
1．（6分）答：（1）直接由微指令的下地址字段指出。（2）根据机器指令的操作码形成。（3）增量计数器法。（4）根据各种标志决定微指令分支转移的地址。
（5）通过测试网络形成。
（6）由硬件产生微程序入口地址。
2.答：一台机器时钟信号的频率即为主频，主频的倒数称作时钟周期，机器周期内包含若干个时钟周期。
4．（5分）答：（1）一地址指令格式为（1分）OP M A
OP 操作码字段，共7位，可反映65种操作；M 寻址方式特征字段，共3位，可反映5种寻址方式；A 形式地址字段，共16 – 7 – 3 = 6位（1分）
（2）直接寻址的最大范围为26 = 64 （1分）（3）由于存储字长为16位，故一次间址的寻址范围为216 = 65536 （1分）（4）相对寻址的位移量为– 32~ + 31 （1分）
六、问答题（共15分）
1．（8分）组合逻辑控制器完成SUB α指令的微操作命令及节拍安排为：
取指周期（2分）T0 PC→MAR，1→R T1 M(MAR) →MDR，(PC) + 1→PC
T2 MDR→IR，OP(IR) →ID
执行周期（2分）T0 Ad(IR) →MAR，1→R（即α→MAR）
T1 M(MAR) →MDR T2 (ACC) –(MDR)→ACC
微程序控制器完成ADD α指令的微操作命令及节拍安排为：
取指周期（2分）T0 PC→MAR，1→R T1 Ad(CMDR) →CM AR
T2 M(MAR) →MDR，(PC) + 1→PC T3 Ad(CMDR) →CMAR T4 MDR→IR
T5 OP(IR) →微地址形成部件→CMAR
执行周期（2分）T0 Ad(IR) →MAR，1→R（即α→MAR） T1 Ad(CMDR) →CMAR
T2 M(MAR) →MDR T3 Ad(CMDR) →CMAR T4 (ACC) + (MDR) →ACC
T5 Ad(CMDR) →CMAR
2．（7分）DMA传送过程包括预处理、数据传送和后处理三个阶段。传送4KB的数据长度需4KB/2MB/s = 0.002 秒（2分）
如果磁盘不断进行传输，每秒所需DMA辅助操作的时钟周期数为(1000 + 500)/0.002 = 750000 故DMA辅助操作占用CPU的时间比率为[750000 /(50 × 106)] ×100% = 1.5 %（3分）七、设计题（10分）
（1）二进制地址码（2分）
A15 …A11 …A7 ……A0
0～8191 8K×8位ROM 1片 8192～32767 8K×8位RAM 3片
（2）0～8191为系统程序区，选用1片8K×8位ROM芯片；（1分）
8192～32767为用户程序区，选用3片8K×8位RAM芯片。（1分）
组成原理复习题型
一、单项选择题（在每小题的四个备选答案中，选出一个正确的答案，并将其号码填在括号内。每小题2分，共30分)
1．当采用双符号位时，发生溢出的特征是：双符号位为( C )
A) 00 C）10
B) 11 D）都不是
2．在下述存储器中，允许随机访问的存储器是( D )。
A) 磁带C）磁盘
A) 磁鼓D）半导体存储器
3．若二进制数为1010011.01，则相应的十进制数为( D )。
A) 191.5 C）93.675
B) 733.25 D）都不是
4．原码加法运算是指( A ).
A) 取操作数绝对值直接相加，符号位单独处理
B) 操作数用补码表示，连同符号位一起相加
C) 操作数用补码表示，根据符号位决定实际操作
D) 将操作数转化为原码后再相加
5．零地址指令采用( B )。
A) 立即寻址C）间接寻址
B) 堆栈寻址D）变址寻址
6．目前软盘中常用的磁记录方式是（ A ）。
B) M2F制C）不归零一1制
C) 调相制D）调频制
7．在（D ）条件下，规格化浮点数尾数的最高数位为1
所有浮点数C）浮点数为正
B) 浮点数为负）阶码以2为底的正数
8. 堆栈指针SP的内容是( D ).
C) 栈底单元内容C）栈底单元地址
D) 栈顶单元内容D）栈顶单元地址
二、判断改错题（先判断其描述有无错误。若有错误，将错误描述部分予以改正。每小题3分，共15分）
1．集中刷新方式在刷新时间内并不影响CPU的读写操作。
?2009-1-7 06:40
?回复
125.65.178.* 2楼
错误，异部刷新方式刷新时间内并不影响CPU的读写操作。
2．EPROM中的内容一旦写入，就不能再修改。
错误，EPROM中的内容一旦写入，能再修改。
三、名词解释（每小题4分，共20分）
1．总线：是一组可为多个功能部件共享都公共信息传送路线
2．随机存储器：存储器任何单元的内容可按其地址随机的读取或写入，而且存取时间与单元都物理位置无关。
四、某信息为“0110010”，请编制其海明校验码，并给出步骤。（8分）解： 1 2 3 4
5 6 7 8 9 10 11
P1 P2 0 P3 1 1 0 P4 0 1 0
四组P4=0 1 0=1
三组P3=1 1 0=0
二组P2=01010=0
一组P1=01000=1
则10001101010
五、Intel 8086指令：MOV AL，[BX+6] ，设BX的内容为2F0AH。
其中：BX为基址寻址方式，指令执行的功能为：AL←（BX+4）
请给出操作数寻址图，并且给出指令执行过程解释。（6分）
解：Disp=6,Rb=BX
六、某微机系统有16根地址线，8根数据线，地址空间安排为：8K系统程序存储区，用ROM芯片，安排在地址最低区；接着24K作为用户程序区，采用RAM芯片；其后的16K 空间为设备区。给定芯片如下：ROM和RAM芯片为16K×8，有R/W#控制线，CS＃片选信号线，M/IO#选择线，（其中＃表示低电平有效）。请给出各存储区的地址空间，并画出连线图。（11分）
解：
第一片：0000H到1FFFH
第二片：2000H到7FFFH
第三片：8000H到BFFFH
七、分析单总线结构的CPU中，指令ADD (R0)+，(R1)的指令流程。数据通路结构如下图所示。指令功能为：((R0))＋(( R1))→R1 （10分）
?解：解：指令功能：
?((R1))＋( R0)→R0
?指令流程如下：
?(1)(PC)→MAR，Read，(PC)＋1→Z
；送指令地址，读主存
?(2) (Z)→PC ；PC＋1→PC
?(3) M→MDR→IR ；取指令到IR
?(4)(R1)→MAR，Read ；送源操作数地址
?(5) M→MDR→Y ；取出源操作数到Y中
?(6)(Y)＋(R0)→Z ；执行加法运算，结果暂存Z
?(7)(Z)→R0 ；加法结果送回目标寄存器
一、选择题（每小题2分，共20分）
1．算术/逻辑运算单元74181ALU可完成______。
A．16种算术运算功能
B．16种逻辑运算功能
C．16种算术运算功能和16种逻辑运算功能
D．4位乘法运算和除法运算功能
2．假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是______。
A．11001011 B．11010110
C．11000001 D．1101100
3．四片74181ALU和一片74182CLA器件相配合，具有如下进位传送功能______。
A．行波进位
B．组内先行进位，组间先行进位
C．组内先行进位，组间行波进位
D．组内行波进位，组间先行进位
4．用于对某个寄存器中操作数的寻址方式称为______寻址。
A．直接B．间接C．寄存器直接D．寄存器间接
5．就微命令的编码方式而言，若微命令的个数已经确定，则______。
A．编码表示法与直接表示法的微指令字长大小关系不确定。
B．编码表示法与直接表示法的微指令字长相等
C．直接表示法比编码表示法的微指令字长短。
D．编码表示法比直接表示法的微指令字长短。
6．相联存贮器是按______进行寻址的存贮器。
A．地址指定方式B．堆栈存取方式
C．内容指定方式D．地址指定与堆栈
7．操作控制器的功能是______。
A．产生时序信号
B．从主存取出一条指令
C．完成指令操作的译码
D．从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令
8．采用串行接口进行七位ASCⅡ码传送，带有１位奇偶校验位、1位起始位和1位停止位，当波
特率为9600波特时，字符传送速率为______。
A．960 B．873 C．1371 D．480
9．发生中断请求的条件是______。
A．一条指令执行结束B．一次I/O操作结束
C．机器内部发生故障D．一次DMA操作结束
10．CRT的分辨率为1024*1024像素，像素的颜色数为64K，则刷新存储器的容量为
______。
A．512KB B．1MB C．256KB D．2MB
二、填空题（每空1分，共24分）
1. 对存储器的要求
是，，。为了解决这方面的矛盾，计算机采用多级
存储体系结构。
2. 主存与cache的地址映射有、、
三种方式。其中最后一种方式适度地兼顾了前二者的优点，又尽量避免其
缺点，从灵活性、命中率、硬件投资来说较为理想。
3. CPU中至少有如下六类寄存器：寄存器，计数器，
寄存器，缓冲寄存器，累加寄存器，状态条件寄存器。
4. CPU周期也称为；一个CPU周期包含若干个。任何一条指
令的指令周期至少需要______个CPU周期。
5. 若[X]补= 11001100，则数X的十进制数真值是。
6. 一位全加器本位和Si的逻辑表达式是,进位位Ci+1的逻辑表
达式是。
7. 微程序控制器主要由、和三大部分组成。
8. 中断处理过程可以进行。优先级的设备可以中断优先级比它
的设备的中断服务程序。
9. 动态存储器的刷新方式有以下三种，和。三．简答题(共23分)
1．（12分）冯·诺依曼型计算机的主要设计思想是什么？它的硬件系统包含哪些主要组成部分？各部分
功能是什么？
2．(5分)写出主机和外设的五种信息交换方式。
3．(6分)总线集中式仲裁有哪几种方式?并说明各自的优缺点.
四．应用题(共33分)
1. （9分）已知X= +0.10111，Y= +0.11011，求[X]补，[－X ]补，[Y]补，[－Y]补，然后用变形补码计算[X+Y]补，[X－Y]补,并讨论结果是否溢出。假设机器字长为8位。
2. （12分）下面是程序中断方式基本接口示意图，简要说明IM，IR，EI，RD，BS五个触发器及INTA信号的名称及作用。
3. （12分）用16K*4位的RAM芯片构成64K*8位的存储系统，问：
（1）计算一共需要多少个RAM芯片？分几组？（4分）
（2）整个存储系统需要多少根数据线？（1分）
（3）计算整个存储系统需要多少根地址线？其中要多少根作片选译码信号？（4分）
（4）画出该存储系统的组成框图。（3分）
一．选择题（每小题2分，共20分）
1～５：C D B C D 6～10：C D A A D
二．填空题（每空1分，共24分）
1．容量大，速度快，成本低
2．全相联映射，直接映射，组相联映射（第三个必须是“组相联映射”，其它２个位置可以互换）3．指令，程序，地址（第二个必须是“程序”，其它２个位置可以互换）
4．机器周期，时钟周期（或节拍脉冲或T周期），２（顺序不可换）
5．－52
6．Si=Ai⊕Bi⊕Ci，Ci+1=Ci（Ai⊕Bi）+AiBi（顺序不可换）
7．控制存储器（或微控存或微程序控制存储器），微指令寄存器，地址转移逻辑
8．嵌套，高，低（顺序不可换）
9．集中式刷新，分散式刷新，异步刷新
三．简答题（共２３分）
１、本小题一共1２分。主要思想占２分，５大部件名称各占１分，各部件功能各占１分
答：冯·诺依曼型计算机的主要设计思想是存储程序并按顺序执行。
各部分及其功能如下：存储器：存放程序和数据。运算器：进行算术逻辑运算。
控制器：发出各种命令，使计算机自动、协调地工作。
输入设备：将人们熟悉的信息形式转换成计算机能接收并识别的信息形式。
输出设备：将计算机处理的结果变换成人或其它机器设备能接收和识别的信息形式。
２、５种方式名称各占１分，共５分。
程序查询方式，程序中断方式，直接内存访问（DMA）方式，通道方式，外围处理机方式
３、本题共６分。其中３种方式名称各占１分共３分，其特点各占１分共３分。
链式查询方式：通过接口的优先级排队电路来决定设备的优先级。结构简单，易于扩充，但是对询问链的电路故障很敏感，而且优先级低的设备可能长期不能使用总线。
计数器定时查询方式：可以通过改变计数起始值来灵活改变设备的优先级，但需增加线数。
独立请求方式：响应时间快，对优先次序的控制相当灵活，但需增加线数。
四、应用题（共33分）
1. 解：[X]补= 00.101110 （1分）[－X]补=11.010010 （1分）
[ y ]补= 00.110110 （1分）[－y ]补=11.001010 （1分）
[X+Y]补=[X]补+[Y]补[X－Y]补= [X]补+ [－Y]补
[X]补 00.101110 [X]补 00.101110
+ [Y]补 00.110110 + [－Y]补 11.001010
[X+ Y]补 01.100100 [X－Y]补 11.111000
所以：[X+ Y]补=01.100100 ，因为符号位相异，为01，结果发生溢出。（1分）
[X－Y]补=11.111000 ，符号位相同，为11，结果为负。（1分）
2. 评分标准：共12分。五个触发器及INTA信号的名称及作用各占１分。
五个触发器的作用：
中断屏蔽触发器（IM）：CPU是否受理中断或批准中断的标志。Im标志为“0”时，CPU 可
受理外界中断请求。
中断请求触发器（IR）：暂存中断请求线上由设备发出的中断请求信号，IR标志为“1”时，
表示设备发出了中断请求。
允许中断触发器（EI）：用程序指令来置位，控制是否允许某设备发出中断请求。IE为“1”
时，某设备可以向CPU发出请求。
准备就绪的标志（RD）：一旦设备做好一次数据的接收或发送，便发出一个设备动作完毕
信号，使RS标志为“1”。
工作触发器（BS）：设备“忙”的标志。BS=1，表示启动设备工作。
中断响应信号（INTA）：CPU决定受理外设的中断请求时，就向外设发出该响应信号通知外设。
１、本题共12分。
（1）64K*8/16K*4=8片，64K/16K=4组；（共4分，每个2分）
（2）8 ；（1分）
（3）216=64K,所以要16根地址线，分4组，所以要2根地址线译出4个片选信号；
（共4分，每个2分）
（4）见下图（3分）
RAM1
RAM2
RAM3
RAM4
CPU
A13~A0
A15
A14
D3~D0
D7~D4
D15~D0
A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。
第一章计算机系统概论 计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU（中央处理器）。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。 计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 习题：4冯·诺依曼型计算机的主要设计思想是什么？它包括那些主要组成部分？ 主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备 5什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序 第二章运算方法和运算器 按 对阶操作。
直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章 内部存储器 CPU 能直接访问内存（cache 、主 存） 双端口存储器和多模块交叉存储器属于并行存储器结构。 cache 是一种高速缓冲存储器，是为了解决CPU 和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache 体系，指令cache 与数据cache 分设体 系。要求cache 的命中率接近于1 适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。 习题： 1设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K ×8位SRAM 芯片组成，需要多少片； （3）需要多少位地址做芯片选择？ (1)字节M 4832*220= (2)片84*28 *51232*1024==K K (3)1位地址作芯片选择 2 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问： （1） 若每个内存条16M ×64位，共需几个内存条？ （2）每个内存条共有多少DRAM 芯片？ （3）主存共需多少DRAM 芯片？CPU 如何选
第二章运算方法和运算器练习 一、填空题 1. 补码加减法中，（符号位）作为数的一部分参加运算，（符号位产生的进位）要丢掉。 2. 为判断溢出，可采用双符号位补码，此时正数的符号用（00）表示，负数的符号用（11）表示。 3. 采用双符号位的方法进行溢出检测时，若运算结果中两个符号位（不相同），则表明发生了溢出。若结果的符号位为（01），表示发生正溢出；若为（10），表示发生负溢出。 4. 采用单符号位进行溢出检测时，若加数与被加数符号相同，而运算结果的符号与操作数的符号（不一致），则表示溢出；当加数与被加数符号不同时，相加运算的结果（不会产生溢出）。 5. 利用数据的数值位最高位进位C和符号位进位Cf的状况来判断溢出，则其表达式为over=（C⊕Cf）。 6. 在减法运算中，正数减（负数）可能产生溢出，此时的溢出为（正）溢出；负数减（正数）可能产生溢出，此时的溢出为（负）溢出。 7. 补码一位乘法运算法则通过判断乘数最末位Yi和Yi-1的值决定下步操作，当 YiYi-1=（10）时，执行部分积加【-x】补，再右移一位；当YiYi-1=（01）时，执行部分积加 【x】补，再右移一位。 8. 浮点加减运算在（阶码运算溢出）情况下会发生溢出。 9. 原码一位乘法中，符号位与数值位（分开运算），运算结果的符号位等于（两操作数符号的异或值）。 10. 一个浮点数，当其补码尾数右移一位时，为使其值不变，阶码应该（加1）。 11. 左规的规则为：尾数（左移一位），阶码（减1）。 12. 右规的规则是：尾数（右移一位），阶码（加1）。 13. 影响进位加法器速度的关键因素是（进位信号的传递问题）。 14. 当运算结果的补码尾数部分不是（11.0×××××或00.1×××××）的形式时，则应进行规格化处理。当尾数符号位为（01）或（10）时，需要右规。 15. （进位信号的产生与传递逻辑）称为进位链。
湖南师范大学2012—2013学年第一学期信息与计算科学专业2011年级期末/ 补考/重修课程 计算机组成原理考核试题 出卷人：毛禄广 课程代码：考核方式: 考试时量：分钟试卷类型：A/B/C/D 一、单选题（30分，每题2分） 1. 算术逻辑单元的简称为（）B A、CPU。 B、ALU。 C、CU。 D、MAR。 2. EPROM是指（）D A.读写存储器 B.只读存储器 C.闪速存储器 D.可擦除可编程只读存储器 3. 异步通信的应答方式不包括（）D A、不互锁 B、半互锁 C、全互锁 D、以上都不包括 4. 三种集中式总线仲裁中，______方式对电路故障最敏感。A A、链式查询 B. 计数器定时查询 C. 独立请求D、以上都不正确 5. 下面说法正确的是：（）B A、存储系统层次结构主要体现在缓存-主存层次上； B、缓存-主存层次主要解决CPU和主存速度不匹配的问题； C、主存和缓存之间的数据调动对程序员也是不透明的； D、主存和辅存之间的数据调动由硬件单独完成。 6. 动态RAM的刷新不包括( ) D A、集中刷新 B、分散刷新 C、异步刷新 D、同步刷新 7. 关于程序查询方式、中断方式、DMA方式说法错误的是（）D A、程序查询方式使CPU和I/O设备处于串行工作状态，CPU工作效率不高； B、中断方式进一步提高了CPU的工作效率； C、三者中DMA方式中CPU的工作效率最高； D、以上都不正确。 第 1 页共5 页 8. 发生中断请求的条件不包括（）D A.一条指令执行结束 B.一次I/O操作结束 C.机器内部发生故障 D.一次DMA操作结束 9. DMA的数据传送过程不包括（）A A、初始化 B、预处理 C、数据传送 D、后处理 10. 下列数中最大的数为（）B A.（10010101）2 B.（227）8 C.（96）8 D.（143）5 11. 设32位浮点数中，符号位为1位，阶码为8位，尾数位为23位，则它所能表示的最大规．格化正数为（）B A +（2 – 2-23）×2+127B．[1+（1 – 2-23）]×2+127 C．+（2 – 223）×2+255D．2+127 -223 12. 定点运算中，现代计算机都采用_______做加减法运算。（）B A、原码 B、补码 C、反码 D、移码 13._________中乘积的符号位在运算过程中自然形成。（）C A、原码一位乘 B、原码两位乘 C、补码一位乘 D、以上都不是 14.设x为真值，x*为绝对值，则[-x*]补=[-x]补能否成立（）C A、一定成立 B、不一定成立 C、不能成立 D、以上都不正确 15. 最少可以用几位二进制数即可表示任一5位长的十进制整数。（）A A、17 B、16 C、15 D、18 二、填空题（共10分，每题1分） 1.总线控制分为判优控制和________。（通信控制） 2.总线通信常用四种方式________、异步通信、半同步通信、分离式通信。（同步通信） 3.按在计算机系统中的作用不同，存储器主要分为主存储器、辅助存储器、_________。（缓冲存 储器） 4.随机存取存储器按其存储信息的原理不同，可分为静态RAM和__________。（动态RAM） 5.I/O设备与主机交换信息的五种控制方式是程序查询方式、中断方式和、_________、I/O通道方 式和I/O处理机方式。（DMA方式） 6.程序查询方式中为了完成查询需要执行的三条指令分别为测试指令、________、转移指令。（传 送指令） 7.浮点数由阶码和________两部分组成。（尾数） 8.二进制数-0.1101的补码为__________。（10011） 9._______是补码一位乘中乘数符号为负时的方法。（校正法）
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B_____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____B_。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用___A___，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址
第5章习题参考答案 1．请在括号内填入适当答案。在CPU中： (1)保存当前正在执行的指令的寄存器是（ IR ）； (2)保存当前正在执行的指令地址的寄存器是（ AR ） (3)算术逻辑运算结果通常放在（ DR ）和（通用寄存器）。2．参见图5.15的数据通路。画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。标出各微操作信号序列。 解： STO R1, (R2)的指令流程图及微操作信号序列如下： 3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。 解： LAD R3, (R0)的指令流程图及为操作信号序列如下： 4．假设主脉冲源频率为10MHz，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。 解： 5．如果在一个CPU周期中要产生3个节拍脉冲；T l ＝200ns，T 2 =400ns， T 3 =200ns，试画出时序产生器逻辑图。 解：取节拍脉冲T l 、T 2 、T 3 的宽度为时钟周期或者是时钟周期的倍数即可。 所以取时钟源提供的时钟周期为200ns，即，其频率为5MHz.；由于要输
出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令 211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下： 6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储器容量。 解：80条指令，平均每条指令由4条微指令组成，其中有一条公用微指令，所以总微指令条数为80? (4-1)+1=241条微指令，每条微指令32位，所以控存容量为：241?32位 7．某ALU 器件是用模式控制码M S 3 S 2 S 1 C 来控制执行不同的算术运算和逻辑操作。下表列出各条指令所要求的模式控制码，其中y 为二进制变量，φ为0或l 任选。 试以指令码(A ，B ，H ，D ，E ，F ，G)为输入变量，写出控制参数M ，S 3，S 2，S l ，C 的逻辑表达式。 解：
1.数字电子计算机的主要特点是存储容量大、（运算速度快），（运算精度高）。 2.计算机各组成部件相互连接方式，从早期的以（存储器）为中心，发展到现在以（运算器）为中心。 3.指令寄存器寄存的是（C ） A、下一条要执行的指令 B、已执行完了的指令 C 、正在执行的指令D、要转移的指令 4.衡量计算机的性能指标主要有哪些（答主要的三项指标），并说明为什么？ 解：衡量计算机性能的指标主要有：计算速度、存储容量和通讯带宽等，计算机速度是反映CPU性能，也是反映计算机能力的主要指标之一。存储容量反映出计算机可以处理的数据量空间的大小。带宽反映出计算机处理信息的通讯能力。 5,决定指令执行顺序的寄存器是（PC）,而记录指令执行结果的状态的寄存器是（状态字寄存器） 6.最早提出“存储程序程序”概念的是（A ） A、Babbage B、V.Neumann C、Pascal D、Bell 7.如何理解计算机组成和计算机体系结构？ 8.第一台电子计算机（ENIAC）是于1946年交付使用。 9.单地址指令中为了实现两个数的算术运算，除地址码指明的一个操作数外，另一个采用（隐含）寻址方法。 10.假定指令系统有m条指令，指令操作码的位数为N位，则N至少应当等于（）。 11.用n+1位字长（含一位符号位）表示原码定点整数时，所能表示的数值范围是（0﹤﹦N ）；用n+1位字长（含一位符号位）表示原码定点小数时，所能表示的数值范围是（） 1. CPU包括（）两部分。 A、ALU和累加器 B、ALU和控制器 C、运算器和控制器 D、ALU和主存储器 C 2. 计算机运算速度的单位是（）。 A、MTBF B、MIPS C、MHZ D、MB B 3. 若十六进数微AC.B，则其十进制数为（）。 A、254.54 B、2763 C、172.6875 D、172.625 C 4. 若十进制数据为137.5则其八进制数为（）。 A、89.8 B、211.4 C、211.5 D、1011111.101
计算机组成原理试题 一、选择题 （ c ）1、在下列四句话中，最能准确反映计算机主要功能的是下面哪项。 A．计算机可以存储大量信息 B．计算机能代替人的脑力劳动 C．计算机是一种信息处理机 D．计算机可实现高速运算 （ c ）2、计算机硬件能直接执行的只能是下面哪项。 A．符号语言 B．汇编语言 C．机器语言 D．机器语言和汇编语言 （ c ）3、运算器的核心部件是下面哪项。 A．数据总线 B．数据选择器 C．算术逻辑运算部件 D．累加寄存器 （ c ）4、对于存储器主要作用，下面哪项说法正确。 A．存放程序 B．存放数据 C．存放程序和数据 D．存放微程序 （ c ）5、至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是下面哪项。 A．节约元件 B．运算速度快 C．物理器件性能决定 D．信息处理方便（ a ）6、CPU中有若干寄存器，其中存放存储器中数据的寄存器是下面哪项。 A．地址寄存器 B．程序计数器 C．数据寄存器 D．指令寄存器（d？）7、CPU中有若干寄存器，其中存放机器指令的寄存器是下面哪项。 A．地址寄存器 B．程序计数器 C．指令寄存器 D．数据寄存器 （ c ）8、CPU中有若干寄存器，存放CPU将要执行的下一条指令地址的寄存器是下面哪项。 A．地址寄存器 B．数据寄存器 C．程序计数器 D．指令寄存器 （c）9、CPU中程序状态寄存器中的各个状态标志位是依据下面哪项来置位的。 A．CPU已执行的指令 B．CPU将要执行的指令 C．算术逻辑部件上次的运算结果 D．累加器中的数据 （ b ）10、为协调计算机各部件的工作，需要下面哪项来提供统一的时钟。 A．总线缓冲器 B．时钟发生器 C．总线控制器 D．操作命令发生器 （ c ）11、下列各种数制的数中最小的数是下面哪项。 A．(101001)2 B．(52)8 C．（101001）BCD D．(233)H （ d ）12、下列各种数制的数中最大的数是下面哪项。 A．(1001011)2 B．75 C．(112)8 D．(4F)H （ b ）13、将十进制数15/2表示成二进制浮点规格化数（阶符1位，阶码2位，数符1位，尾数4位）是下面哪项。 A．01101110 B．01101111 C．01111111 D．11111111
计算机组成原理期末考试试题及答案 文稿归稿存档编号：[KKUY-KKIO69-OTM243-OLUI129-G00I-FDQS58-
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．______可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指______。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用______，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第______种说法是正确的。
A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相 同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是______。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是______。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对。 9．一个节拍信号的宽度是指______。 A．指令周期； B．机器周期； C．时钟周期； D．存储周期。 10．将微程序存储在EPROM中的控制器是______控制器。 A．静态微程序； B．毫微程序； C．动态微程序； D．微程序。 11．隐指令是指______。 A．操作数隐含在操作码中的指令； B．在一个机器周期里完成全部操作的指令； C．指令系统中已有的指令；
… 第一章计算机系统概论 什么是计算机系统、计算机硬件和计算机软件硬件和软件哪个更重要 计算机系统：计算机硬件、软件和数据通信设备的物理或逻辑的综合体 计算机硬件：计算机的物理实体 计算机软件：计算机运行所需的程序及相关资料 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要 如何理解计算机系统的层次结构 实际机器M1向上延伸构成了各级虚拟机器，机器M1内部也可向下延伸而形成下一级的微程序机器M0，硬件研究的主要对象归结为传统机器M1和微程序机器M0，软件研究对象主要是操作系统及以上的各级虚拟机 》 说明高级语言、汇编语言和机器语言的差别及其联系。 机器语言是可以直接在机器上执行的二进制语言 汇编语言用符号表示指令或数据所在存储单元的地址，使程序员可以不再使用繁杂而又易错的二进制代码来编写程序 高级语言对问题的描述十分接近人们的习惯，并且还具有较强的通用性 如何理解计算机组成和计算机体系结构 计算机体系结构是对程序员可见的计算机系统的属性 计算机组成对程序员透明，如何实现计算机体系结构所体现的属性 冯·诺依曼计算机的特点是什么 。 由运算器、控制器、存储器、输入设备、输出设备五大部件组成 指令和数据以同一形式（二进制形式）存于存储器中 指令由操作码、地址码两大部分组成 指令在存储器中顺序存放，通常自动顺序取出执行 以运算器为中心（原始冯氏机） 画出计算机硬件组成框图，说明各部件的作用及计算机硬件的主要技术指标。 计算机硬件各部件 运算器：ACC, MQ, ALU, X ' 控制器：CU, IR, PC 主存储器：M, MDR, MAR I/O设备：设备，接口 计算机技术指标： 机器字长：一次能处理数据的位数，与CPU的寄存器位数有关 存储容量：主存：存储单元个数×存储字长 运算速度：MIPS, CPI, FLOPS 解释概念 & 主机：计算机硬件的主体部分，由 CPU+MM（主存或内存）组成 CPU：中央处理器，是计算机硬件的核心部件，由运算器+控制器组成 主存：计算机中存放正在运行的程序和数据的存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成
计算机组成原理试题（A） 教学中心名称考点成绩 专业、班级姓名学号 一、填空题（每空1分，共10分） 1．计算机中的信息可分为两类，它们是信息和信息。 2．第二代电子数字计算机所用的基本器件是。 3．设X=－9/16，[X]补= 。 4．运算器中的核心部件是。 5．浮点表示法中，阶码决定浮点数的，尾数决定浮点数的。 6．CPU中PC的主要功能是。 7．按照信息的传送格式，接口可分为和两大类。 二、选择题（每小题2分，共20分） 1. 某主存储器按字节编址，地址线数目为16，这个存储器的容量为 . A 16K×16位B．32K×8位、C．64K ×8位 2．采用DMA方式传送数据时，每传送一个数据就要占用的时间。 A一个指令周期B．一个存储周期C．一个机器周期 3. Cache是。 A．主存的一部分 B.为扩大存储容量而设置的 C.为提高存储系统的速度而设置的 4．操作控制器的功能是。 A产生操作控制信号，以解释并执行指令 B、产生时序信号C．对指令泽码 5．中断响应时，保存PC并更新PC的内容，主要是为了. A．提高处理机的速度 B．能进入中断处理程字并能正确返回原程序 C．便于编制中断处理程序 6．计算机辅助设计是指。 A．CAD B．CAI C．CAT 7．某机字长32位，内存容量为4MW，若按字节编址，其寻址范围为. A．0～4M B。0～16M C．0～32M 8．在磁盘存储器中，与转速无关的技术指标是。 A.存储密度B．平均等待时间C．数据传输率 9．设指令中的形式地址为以相对寻址时，操作数的有效地址E＝. A.（D）B．（PC）＋D C．（R）＋D
10．计算机中，执行部件接控制部件的命令所作的不可再分的操作称为. A．微命令B．微操作C操作 三.判断改错题（每小题2分，共10分。正确，在括号内打√；错误，则打×并更正） 1．磁盘存储器是一种随机存取存储器。（） 2．零地址指令就是没有操作数的指令。（） 3．时序发生器是控制器的主要部件之一。（） 4．设X=10110110，采奇校验时，其校验位C=1。（） 5．中断处理过程中，保存现场必须在中断服务之后进行。（） 四.简答题（每小题10分，共40分） 1．CPU由哪些主要部件组成？说明各部件的作用。 2．试述高速缓冲存储器的基本设计思想和特点。 3．主机与外部设备间为什么要设置接口？ 4．为什么说取指令是公操作？在取指令阶段，CPU主要完成哪些操作？ 五.计算题（共10 分） 1．设X=0.0101,Y=－0.1101,用双符号补码计算X+Y=?和X－Y=?并判断其结果是否溢出。(5分) 2. 设X=8C3E(H)，Y=B6DF(H),Z=54D2（H）。求X∧Y⊕Z=? (5分) 七.设计题（10分） 某机字长16 位，主存按字编址，容量为8MW，请用如下RAM芯片为该机设计一个主存。 A A0 07 1．地址线和数据线各有多少根？ 2．共用多少这种芯片？ 3．画出其组成框图,并正确标出各信号线。
武汉大学计算机学院 2007-2008学年第一学期2006级《计算机组成原理》 期末考试试题A卷答案 __ 学号_______ 班级 ____ _____ 姓名__ _________ 成绩_____ ___ 1．（16分）一浮点数，阶码部分为q位，尾数部分为p位，各包含一位符号位，均用补码表示；该浮点数所能表示的最大正数、最小正数、最大负数和最小负数分别是多少？ 解： 2．在一个具有四体低位多体交叉的存储器中，如果处理器的访存地址为以下十进制。求该存储器比单体存储器的平均访问速率提高多少？（忽略初启时的延迟） （1）1、2、3、…… 32 （10分） （2）2、4、6、…… 32 （10分） 解：设存储器的访问周期为T。 （1）四体低位多体交叉的存储器访问的情况如下： 1、2、3 所需时间= T ； 4、5、6、7 所需时间= T ； 8、9、10、11 所需时间= T ； 12、13、14、15 所需时间= T ； 16、17、18、19 所需时间= T ； 20、21、22、23 所需时间= T ； 24、25、26、27 所需时间= T ； 28、29、30、31 所需时间= T ； 32 所需时间= T ； 四体低位多体交叉的存储器访问所需时间=9T; 单体存储器访问所需时间=32T； 所以平均访问速率提高：32/9倍
（2）四体低位多体交叉的存储器访问的情况如下： 2 所需时间= T ； 4、6 所需时间= T ； 8、10 所需时间= T ； 12、14 所需时间= T ； 16、18 所需时间= T ； 20、22 所需时间= T ； 24、26 所需时间= T ； 28、30 所需时间= T ； 32 所需时间= T ； 四体低位多体交叉的存储器访问所需时间= 9T; 单体存储器访问所需时间=16T； 所以平均访问速率提高：16/9倍 3．（20分）假定指令格式如下： 其中： D／I为直接／间接寻址标志，D／I＝0表示直接寻址，D／I＝1表示间接寻址。 Bit10＝1：变址寄存器I寻址； 设有关寄存器的内容为(I)=063215Q 试计算下列指令的有效地址。（Q表示八进制） (1) 152301Q (2) 140011Q 解： (1) 152301Q＝1 101 010 011 000 001 因为Bitl0(I)＝1，故为变址寄存器寻址，EA＝(I)+A＝063215+301＝063516Q。 (3) 140011Q＝1 100 000 000 001 001 因为D／I＝0，故为直接寻址，EA＝A＝011Q。 4. 已知某运算器的基本结构如图所示，它具有＋(加)、－(减)、和Ｍ(传送)三种操作。 (1) 写出图中1～12表示的运算器操作的微命令；（6分） (2) 设计适合此运算器的微指令格式；（6分） (3) 指令DDA的功能是计算R1、R2和R3三个寄存器的和，若进位C＝0，则R1＋R2→R2；若进位C＝1，则R1＋R2＋R3→R2，画出指令DDA的微程序流程图，并列出微操作序列（取指令流程不写，取指令微指令安排在0号单元中）；（6分） （4）设下址地址为5位，将微程序流程图安排在1～3号单元里；（6分）
1.刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为1024*768，颜色深度24位，帧频（刷新速度）为72Hz,求： 1）刷新存储器的容量是多少 2）刷新存储器的带宽是多少 1）刷新存储器的容量= 1024*768 * 24bit= 2）帧频（刷新速度）为72Hz指的是：每秒钟读72次， 所以，刷新存储器的带宽=1024*768 * 24bit *72 次/秒=162MB/s 2.试推导磁盘存储器读写一块信息所需要的总时间 读写一块总时间TB=平均找道时间Ts+平均等待时间Tw +读写传输时间Tt 读写一块总时间TB=平均找道时间+平均等待时间+读写传输时间=Ts+Tw+Tt 1）Tw 设磁盘每秒r转，每条磁道N个字，则数据传输率=rN个字/秒 转一周的时间=1/r,所以 Tw =1/2*(1/r)=1/(2r) 2）Tt 又设每块的字数是n,一旦读写头定位在该块，则Tt≈n/(rN)秒 所以TB=Ts+ 1/(2r)+ n/(rN) 秒 3.采用串行接口进行7位ASCII码传送，带有一位奇偶校验位、一位起始位和一位停止位，当波特9600波特时，字符传送率是 9600波特=9600bit/秒 =9600 bit*(1字符/10bit)/秒 =960字符/秒 4．某总线在一个总线周期中并行传送8个字节的信息，设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz,求总线带宽 Dr=8字节/T秒=8*70*10^6≈420MB/秒 5.某机器CPU中有16个寄存器，运行某中断处理程序时，仅用到其中的2个寄存器，请问响应中断而进入该中断处理程序时是否将通用寄存器内容保存到主存中去需保存几个寄存器 要将通用寄存器内容保存到主存中去。 只要保存中断处理程序用到的那2个寄存器的内容。 1.已知cache的存储周期是40ns,主存存储周期200ns, cache/主存系统平均50ns,求cache的命中率访问n个字，设命中率为H cache/主存系统的平均访问时间 =命中cache的时间+不命中cache的主存访问时间 =H*Tc+(1-H)*Tm =H*40+(1-H)*200 =50
第一章计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解：P3 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 5. 冯?诺依曼计算机的特点是什么？ 解：冯?诺依曼计算机的特点是：P8 ●计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； ●指令和数据以同同等地位存放于存储器内，并可以按地址访问； ●指令和数据均用二进制表示； ●指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操 作数在存储器中的位置； ●指令在存储器中顺序存放，通常自动顺序取出执行； ●机器以运算器为中心（原始冯?诺依曼机）。 7. 解释下列概念： 主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。 解：P9-10 主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。 CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。 主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。 存储单元：可存放一个机器字并具有特定存储地址的存储单位。 存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。 存储字：一个存储单元所存二进制代码的逻辑单位。 存储字长：一个存储单元所存二进制代码的位数。 存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。 机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。 指令字长：一条指令的二进制代码位数。 8. 解释下列英文缩写的中文含义： CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS 解：全面的回答应分英文全称、中文名、功能三部分。 CPU：Central Processing Unit，中央处理机（器），是计算机硬件的核心部件，主要由运算器和控制器组成。 PC：Program Counter，程序计数器，其功能是存放当前欲执行指令的地址，并可自动计数
一、选择题 1.假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校 验的字符码是______。 A 11001011 B 11010110 C 11000001 D 11001001 2.8位定点字长的字，采用2的补码表示时，一个字所能表示的整 数范围是______。 A .–128 ~ +127 B. –127 ~ +127 C. –129 ~ +128 D.-128 ~ +128 3.下面浮点运算器的描述中正确的句子是：______。 a)浮点运算器可用阶码部件和尾数部件实现 b)阶码部件可实现加、减、乘、除四种运算 c)阶码部件只进行阶码相加、相减和比较操作 d)尾数部件只进行乘法和减法运算 4.某计算机字长16位，它的存贮容量是64KB，若按字编址，那 么它的寻址范围是______ A. 64K B. 32K C. 64KB D. 32 KB 5.双端口存储器在______情况下会发生读/写冲突。 a)左端口与右端口的地址码不同 b)左端口与右端口的地址码相同 c)左端口与右端口的数据码不同 d)左端口与右端口的数据码相同
6.寄存器间接寻址方式中，操作数处在______。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 7.微程序控制器中，机器指令与微指令的关系是______。 a)每一条机器指令由一条微指令来执行 b)每一条机器指令由一段微指令编写的微程序来解释执行 c)每一条机器指令组成的程序可由一条微指令来执行 d)一条微指令由若干条机器指令组 8.按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是 ______。 a)全串行运算的乘法器 b)全并行运算的乘法器 c)串—并行运算的乘法器 d)并—串型运算的乘法器 9.由于CPU内部的操作速度较快，而CPU访问一次主存所花的 时间较长，因此机器周期通常用______来规定。 a)主存中读取一个指令字的最短时间 b)主存中读取一个数据字的最长时间 c)主存中写入一个数据字的平均时间 d)主存中读取一个数据字的平均时间 10.程序控制类指令的功能是______。 A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送
计算机组成原理期末考试试卷（1） 一．选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）1．假设下列字符码中最后一位为校验码，如果数据没有错误，则采用偶校验的字符码的是____。 A. 11001011 B. 11010110 C. 11000001 D. 11001001 2．在定点二进制运算器中，减法运算一般通过______ 来实现。 A. 补码运算的二进制加法器 B. 补码运算的二进制减法器 C. 补码运算的十进制加法器 D. 原码运算的二进制减法器 3．下列关于虚拟存储器的说法，正确的是____。 A. 提高了主存储器的存取速度 B. 扩大了主存储器的存储空间，并能进行自动管理和调度 C. 提高了外存储器的存取速度 D. 程序执行时，利用硬件完成地址映射 4．下列说法正确的是____。 A. 存储周期就是存储器读出或写入的时间 B. 双端口存储器采用了两套相互独立的读写电路，实现并行存取 C. 双端口存储器在左右端口地址码不同时会发生读/写冲突 D. 在cache中，任意主存块均可映射到cache中任意一行，该方法称为直接映射方式 5．单地址指令中，为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个操作数一般采用____寻址方式。 A. 堆栈 B. 立即 C. 隐含 D. 间接 6．指令系统中采用不同寻址方式的目的主要是______ 。 A．实现存储程序和程序控制 B．提供扩展操作码的可能并降低指令译码难度 C．可以直接访问外存 D．缩短指令长度，扩大寻址空间，提高编程灵活性7．下列说法中，不符合RISC指令系统特点的是____。 A. 指令长度固定，指令种类少 B. 寻址方式种类尽量少，指令功能尽可能强 C. 增加寄存器的数目，以尽量减少访存的次数 D. 选取使用频率最高的一些简单指令，以及很有用但不复杂的指令
一、简答题 1、试述浮点数规格化的目的和方法。 答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。通过规格化，可以保证运算数据的精度。 方法：进行向左规格化，尾数左移一位，阶码减1，直到规格化完毕。 2、简述循环冗余码（CRC）的纠错原理。 答：CRC码是一种纠错能力较强的校验码。在进行校验时，先将被检数据码的多项式用 生成多项式G（X）来除，若余数为0，说明数据正确；若余数不为0，则说明被检数据有错。 只要正确选择多项式G（X），余数与CRC码出错位位置的对应关系是一定的，由此可以 用余数作为判断出错位置的依据而纠正出错的数据位。 3、DRAM存储器为什么要刷新？有几种刷新方式? DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像 SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅 极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 ①集中式---正常读/写操作与刷新操作分开进行，刷新集中完成。 ②分散式---将一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。 ③异步式---前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器 刷新一遍。 4、CPU中有哪些主要寄存器？简述这些寄存器的功能。 （1）指令寄存器（IR）：用来保存当前正在执行的一条指令。 （2）程序计数器（PC）：用来确定下一条指令的地址。 （3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。 （4）缓冲寄存器（DR）： <1>作为CPU和内存、外部设备之间信息传送的中转站。 <2>补偿CPU和内存、外围设备之间在操作速度上的差别。 <3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。 （5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。 （6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。 5、中断处理过程包括哪些操作步骤？ 关闭中断标识,重要数据入栈, 处理中断服务功能, 数据出栈, 恢复中断标识, 开中断.
第1章计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解： 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 2. 如何理解计算机的层次结构？ 答：计算机硬件、系统软件和应用软件构成了计算机系统的三个层次结构。 （1）硬件系统是最内层的，它是整个计算机系统的基础和核心。 （2）系统软件在硬件之外，为用户提供一个基本操作界面。 （3）应用软件在最外层，为用户提供解决具体问题的应用系统界面。 通常将硬件系统之外的其余层称为虚拟机。各层次之间关系密切，上层是下层的扩展，下层是上层的基础，各层次的划分不是绝对的。 3. 说明高级语言、汇编语言和机器语言的差别及其联系。 答：机器语言是计算机硬件能够直接识别的语言，汇编语言是机器语
言的符号表示，高级语言是面向算法的语言。高级语言编写的程序（源程序）处于最高层，必须翻译成汇编语言，再由汇编程序汇编成机器语言（目标程序）之后才能被执行。 4. 如何理解计算机组成和计算机体系结构？ 答：计算机体系结构是指那些能够被程序员所见到的计算机系统的属性，如指令系统、数据类型、寻址技术组成及I/O机理等。计算机组成是指如何实现计算机体系结构所体现的属性，包含对程序员透明的硬件细节，如组成计算机系统的各个功能部件的结构和功能，及相互连接方法等。 5. 冯?诺依曼计算机的特点是什么？ 解：冯?诺依曼计算机的特点是：P8 ●计算机由运算器、控制器、存储器、输入设备、输出设备五大 部件组成； ●指令和数据以同同等地位存放于存储器内，并可以按地址访 问； ●指令和数据均用二进制表示； ●指令由操作码、地址码两大部分组成，操作码用来表示操作的 性质，地址码用来表示操作数在存储器中的位置； ●指令在存储器中顺序存放，通常自动顺序取出执行； ●机器以运算器为中心（原始冯?诺依曼机）。