西华大学课程考试试题卷 （ A 卷） 试卷编号：
（ 至 2011 学年 第__1__学期 ） 课程名称：水电站自动化及计算机控制 考试时间： 110 分钟 课程代码： 8513890 试卷总分： 100 分 考试形式： 闭卷 学生自带普通计算机器: 允许 一、填空题（共20分，包含5个小题，共10空，每空2分） 1、自动准同期装置一般利用（ ）特性检查发电机是否满足并列条件。 2、设滑差角速度为s ω，滑差周期为T S ，则二者的关系为（ ）。 3、调节励磁电流的方法主要有：（ ）、（ ）、（ ）。 4、衡量强励的主要指标：（ ）、（ ）。 5、轴流式水轮机的防抬机措施：（ ）、（ ）、（ ）。 二、简述题（共30分，包含4个小题，第一小题6分，第二小题6分，第三小题8分，第四小题10分） 1、准同期并列的理想条件。（6分） 2、进水口闸门控制应满足的要求。（6分） 3、蝴蝶阀开启应具备的条件。（8分） 4、油压装置的自动控制，应满足的要求。（10分） 三、计算题（共20分，包含2个小题） 1、（本小题共10分） 设系统中有n 台机组参加调频，每台机组均配有满足0=?+?i i P k f （i=0,1，…，n ）的调速系统。 ①如果系统的计划外负荷增量为L P ?，求一次调频结束后各台机组承担的调频负荷增量i P ?（i=0,1，…，n ）。（8分） ②判断一次调频是有差调频还是无差调频。（2分） 2、（本小题共10分） 已知两台调频机组的微增率曲线为： b1=0.025P1+3.5
b2=0.030P2+3.0
上式中b 的单位是元/（MW.H ），P 的单位为MW 。每台机组的最大和最小负荷限制在100MW 和10MW 之间。
①当总负荷应至少大于多少MW 时，各机组才可能按等微增率分配负荷；（5分） ②当总负荷为90MW 时，求各台机组应分担的最经济功率。（5分）
四、分析题（共30分，包含2个小题，第一小题10分，第二小题20分）
1、图一为某机组制动系统自动操作电气原理图，其中1KSTP、2KSTP为机组停机继
为机组开机继电器辅助接点，根据接线图，说明：
电器，KST
9
（1）机组停机动作原理。（6分）
（2）机组制动解除动作原理。（4分）
图一机组制动系统自动操作电气原理图
2、图二、图三分别为某电站集水井排水装置机械系统图及集水井排水装置自动控制电气接线图。
①说明：集水井排水装置的自动化要求有哪些？（6分）
②根据自动控制电气接线图，以1号泵作为工作水泵，说明其自动操作的动作程序。
（7分）
③以2号泵为例，说明备用泵启动的动作程序。（7分）
图二集水井排水装置机械系统图
图三集水井排水装置自动控制电气接线图
（A）卷07/08学年第一学期班级：姓名：学号：序号：
共 4 页第 3 页
共4 页第 4 页
《数字电子技术A 》（A ）卷答案及评分标准 一、填空题 （20分）每题1分 1．10 ; 4 2. 1；0 ; 3.TTL ；CMOS ； 4. 20kHz 5. 4; 6. 0101 7. -2.5 8. AB A C F = 9. 接电源或并联使用或接1或接高电平 10. 是；否 11. B A B A B A F +=⊕= 12. X 13.拉电流负载，降低 14. 147；93 二．( 10分) 化简题 1．( 5分) 图3分 F=C A D A B A ++ 2分 2．( 5分) 图3分 D A D C B A D B D C B A Y ++=++= 2分 三．写表达式（12分）每小题3分 1．F=A+B 2．B A F += 3．C=0,F2高阻，C=1，F2=0（C Y =或Y=0扣一分） 4．B A B A F += 四．作图题（4分）（每图2分） 五．（4分） X Q Q Q Q Q Q Q Q X Q Q X Q Q X X Q Q Q XQ CR 0123012332013201+=+=+= X Q Q Q XQ 3201?=
六．（10分） 1．输出Y 的逻辑表达式 )(C A AB Y +⊕=（4分） C B A AB C +=（4分） 2．列出真值表。 A B C Y ０ ０ ０ 0 ０ ０ １ 0 ０ １ ０ 0 ０ １ １ 0 １ ０ ０ 1 １ ０ １ 0 １ １ 0 0 １ １ １ 1 七.(10分) Y=M 0D 0+M 1D 1+M 2D 2+M 3D 3+ M 4D 4+ M 5D 5 012012012012012012A A A A A A A A A A A A A A A A A A +++++= (5分) 0000-0001-0010-0011-0100-0101-0110-0000 (5分) 八 .(10分) 1．真值表 (3 A B C Y ０ ０ ０ 1 ０ ０ １ 1 ０ １ ０ 0 ０ １ １ 0 １ ０ ０ 0 １ ０ １ 0 １ １ 0 1 １ １ １ 1 2．(3分)Y=A B AB AB B A ABC C AB C B A C B A ??=+=+++ 图略 3．(4分)74LS138和与非门设计 76107610Y Y Y Y Y Y Y Y Y ????=+++= 九．(10分) 1．(3分)多谐振荡器 T=0.7R 2C+0.7(R 1+R 2)C,f 0=1/T=0.68Hz ；uo 为矩形波 2．(3分)abcdefg 的逻辑状态是0010010， 3．(2分)由74LS160和与非门74LS00组成的是六进制计数器，状态转换图为 A3 A2 A1 A0 显示 0 1 0 1 5 0 0 1 1 3 1 1 9
1）“0”的补码只有一种形式。 （√ ） 2）卡诺图中，两个相邻的最小项至少有一个变量互反。 （√ ） 3）用或非门可以实现3种基本的逻辑运算。 （√ ） 4）三极管饱和越深，关断时间越短。 （X ） 5）在数字电路中，逻辑功能相同的TTL 门和CMOS 门芯片可以互相替代使用。 （X ） 6）多个三态门电路的输出可以直接并接，实现逻辑与。 （X ） 7）时钟触发器仅当有时钟脉冲作用时，输入信号才能对触发器的状态产生影响。 （√ ） 8）采用奇偶校验电路可以发现代码传送过程中的所有错误。 （X ） 9）时序图、状态转换图和状态转换表都可以用来描述同一个时序逻辑电路的逻辑功能，它们之间可以相互转换。 （√ ） 10）一个存在无效状态的同步时序电路是否具有自启动功能，取决于确定激励函数时对无效状态的处理。 （√ ） 二．选择题（从下列各题的备选答案中选出1个或多个正确答案，将其填在括号中。共10分） 1． 不能将减法运算转换为加法运算。 （ A ） A ．原码 B ．反码 C ．补码 2．小数“0”的反码可以写为 。 （AD ） A ．0.0...0 B ．1.0...0 C ．0.1...1 D ．1.1 (1) 3.逻辑函数F=A ⊕B 和G=A ⊙B 满足关系 。 （ABD ） A ．F=G B ．F ’＝G C ．F ’＝G D ．F ＝G ⊕1 4．要使JK 触发器在时钟脉冲作用下，实现输出n n Q Q =+1，则输入端信号应为 。 （B ） A ．J ＝K ＝0 B ．J ＝K ＝1 C ．J ＝1，K ＝0 D ．J ＝0，K ＝1 5．设计一个同步10进制计数器，需要 触发器。 （B ） A ．3个 B ．4个 C ．5个 D ．10个 三．两逻辑函数BCD A D C BC CD B D C A AB F ++++=)(1，D C D B A F ⊕⊕=2，求两者的关系。（10分） 解：两函数相等，∑（0，3，4，7，11，12） 四．用与非门－与非门电路实现逻辑函数C B B A F ⊕+⊕=。（10分）
数字电路的期末试题 一、客观题：请选择正确答案，将其代号填入（）内；（本大题共10小题，每空2分，共20分） ⒈当某种门的输入全部为高电平，而使输出也为高电平者，则这种门将是： A．与非门及或非门； B．与门及或门； C．或门及异或门； D．与门及或非门．（ B ） ⒉在如下所列4种门电路中，与图示非门相等效的电路是：（ B ） ⒊已知，则函数F和H的关系，应是：（ B ） A．恒等； B．反演； C．对偶； D．不确定． ⒋若两个逻辑函数恒等，则它们必然具有唯一的：（A） A．真值表； B．逻辑表达式； C．电路图； D．逻辑图形符号． ⒌一逻辑函数的最小项之和的标准形式，它的特点是：（C） A．项数最少； B．每个乘积项的变量数最少； C．每个乘积项中，每种变量或其反变量只出现一次； D．每个乘积项相应的数值最小，故名最小项． ⒍双向数据总线可以采用（ B ）构成。 A．译码器； B．三态门； C．与非门； D．多路选择器． ⒎在下列逻辑部件中，不属于组合逻辑部件的是（ D ）。 A．译码器； B．编码器； C．全加器； D．寄存器． ⒏八路数据选择器，其地址输入端（选择控制端）有（ C ）个。
A．8个 B．2个 C．3个 D．4个 ⒐为将D触发器转换为T触发器，如图所示电路的虚线框内应是（ D ）。 A．或非门 B．与非门 C．异或门 D．同或门 ⒑为产生周期性矩形波，应当选用（ C ）。 A．施密特触发器 B．单稳态触发器C．多谐振荡器 D．译码器 二、化简下列逻辑函数（每小题5分，共10分） ⒈用公式法化简逻辑函数： ⒉用卡诺图法化简逻辑函数：Y(A,B,C,D)=∑m(2 ,3,7,8,11,14) 给定约束条件为m0+m5+ m10+m15=0 三、非客观题(本题两小题，共20分) ⒈如图所示为三输入变量的或门和与门的逻辑图。根据两种不同的输入波形(见图b)，画出Y1、Y2的波形。（本题共8分,每个Y1、Y2各 2分） 解
数字电路自测题3答案 一、填空题：（每空1分，共20分） 1．八进制数 (34.2 ) 8 的等值二进制数为 11100.01 ；十进制数 98 的 8421BCD 码为 10011000 。 2．试写出下列图中各门电路的输出分别是什么状态 （高电平、低电平） ？（其中（A ）（B ）为TTL 门电路，而（C ）为CMOS 门电路） （A ） （B ） （C ） Y 1= 02 Y 2= 1 Y 3= 1 3．一个 JK 触发器有 2 个稳态，它可存储 1 位二进制数。 4． 单稳态触发器 有一个稳定状态和一个暂稳状态。 施密特触发器 有两个稳定状态、有两个不同的触发电平，具有回差特性。 多谐振荡器 没有稳定状态，只有两个暂稳态。以上三种电路均可由 555定时器 外接少量阻容元件构成。 5．常用逻辑门电路的真值表如右图所示，则 F 1 、F 2 、F 3 分别属于何种常用逻辑门。F 1 同或 ，F 2 与非门 ，F 3 或非 。 6．OC 门的输出端可并联使用，实现__线与____功能；三态门的输出状态有______0________、 1 、 高阻 三种状态。 7．时序逻辑电路的输出不仅和____输入 ___有关，而且还与___电路原来状态____有关。 二、选择题： (选择一个正确答案填入括号内，每题2分，共20分 ) 1.在四变量卡诺图中，逻辑上不相邻的一组最小项为：（ D ） A ．m 1 与m 3 B ．m 4 与m 6 C ．m 5 与m 13 D ．m 2 与m 8 2．L=AB+C 的对偶式为：（ B ） A B F 1 F 2 F 3 0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1
数字电路自试题3答案
数字电路自测题3答案 一、填空题：（每空1分，共20分） 1．八进制数 (34.2 ) 8 的等值二进制数为11100.01 ；十进制数 98 的 8421BCD 码为10011000 。 2．试写出下列图中各门电路的输出分别是什么状态（高电平、低电平）？（其中（ A ）（ B）为TTL门电路，而（C）为CMOS门电路） （A）（B）（C）Y 1 = 02 Y 2 = 1 Y 3 = 1 3．一个 JK 触发器有 2 个稳态，它可存储 1 位二进制数。 4．单稳态触发器有一个稳定状态和一个暂稳状态。施密特触发器有两个稳定状态、有两个不同的触发电平，具有回差特性。多谐振荡器没有稳定状态，只有两个暂稳态。以上三种电路均可由 555定时器外接少量阻容元件构成。 5．常用逻辑门电路的真值表如右图所示，则 F 1 、F 2 、F 3 分 别属于何种常用逻辑门。F 1 同或，F 2 与非门， F 3 或非。 6．OC门的输出端可并联使用，实现__线与____功能；三态 门的输出状态有______0________、 1 、 高阻三种状态。 7．时序逻辑电路的输出不仅和____输入 ___有关，而且还与___电路原来状态____有关。 二、选择题： (选择一个正确答案填入括号内，每题2分，共20分 ) 1.在四变量卡诺图中，逻辑上不相邻的一组最小项为：（ D ） A．m 1 与m 3 B．m 4 与m 6 C．m 5 与m 13 D．m 2 与m 8 2．L=AB+C 的对偶式为：（ B ） A B F 1 F 2 F 3 0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1
枣庄学院2011——2012学年度第一学期 《数字电路》考试试卷(B 卷) (考试时间:150分钟考试方式:开卷) 考试内容 1.判断题 正确的在括号内记“√”,错误的记“X ”(共10分,每题1分) 1)“0”的补码只有一种形式。( ) 2)卡诺图中,两个相邻的最小项至少有一个变量互反。 ( ) 3)用或非门可以实现3种基本的逻辑运算。 () 4)三极管饱与越深,关断时间越短。 ( ) 5)在数字电路中,逻辑功能相同的TTL 门与CMOS 门芯片可以互相替代使用。 () 6)多个三态门电路的输出可以直接并接,实现逻辑与。() 7)时钟触发器仅当有时钟脉冲作用时,输入信号才能对触发器的状态产生影响。 () 8)采用奇偶校验电路可以发现代码传送过程中的所有错误。 ( ) 9)时序图、状态转换图与状态转换表都可以用来描述同一个时序逻辑电路的逻辑功能,它们之间可以相互转换。 () 10)一个存在无效状态的同步时序电路就是否具有自启动功能,取决于确定激励函数时对无效状态的处理。 ( ) 二.选择题(从下列各题的备选答案中选出1个或多个正确答案,将其填在括号中。共10分) 1.不能将减法运算转换为加法运算。 ( ) A.原码 B.反码 C.补码 2.小数“0”的反码可以写为。 ( ) A.0、0...0 B.1、0...0 C.0、1...1 D.1、1 (1) 3、逻辑函数F=A ⊕B 与G=A ⊙B 满足关系。 ( ) A.F=G B.F ’＝G C.F ’＝G D.F ＝G ⊕1 4.要使JK 触发器在时钟脉冲作用下,实现输出n n Q Q =+1,则输入端信号应为。
图1 Vcc=+5V R & ( ) A.J ＝K ＝0 B.J ＝K ＝1 C.J ＝1,K ＝0 D.J ＝0,K ＝1 5.设计一个同步10进制计数器,需要触发器。 ( ) A.3个 B.4个 C.5个 D.10个 三.两逻辑函数BCD A D C BC CD B D C A AB F ++++=)(1,D C D B A F ⊕⊕=2,求两者的关系。(10分) 四.用与非门－与非门电路实现逻辑函数C B B A F ⊕+⊕=。(10分) 五.已知:TTL 与非门的I OL ＝15mA,I OH ＝400μA,V OH ＝3、6V ,V OL =0、3V;发光二极管正向导通电压V D ＝2V ,正向电流I D ＝5～10mA 。求图1所示发光二极管驱动电路中R 的取值范围。(10分) 六、电路及其输入波形如图2所示,试画出电路的输出波形。(5分) 七.逻辑函数D C B A D C B A D C A D C B C B A F ++++=中所有输入变量不能同时为0,且A 、B 变量不能同时为1。化简逻辑函数,并判断就是否有竞争冒险,若有则用增加冗余项的方法消除。画出实现的逻辑函数F 的与非门-与非门电路。(15分) 八.用上升沿触发的JK 触发器设计一个带有进位输出端,并以自然二进制顺序计数的6进制计数器。要求画出电路图。(15分) 九.试画出图3 所示时序电路的状态转换图,并画出对应于CP(图4所示)的Q 1、Q 0与输出Z 的波形。设电路的初始状态为00。(共15分) 图3 A B C F B A 图2 & ≥1
数字电路自测题3答案 一、填空题：（每空1分，共20分） 1．八进制数) 8的等值二进制数为；十进制数98 的8421BCD 码为。 2 ．试写出下列图中各门电路的输出分别是什么状态（高电平、低电平） （其中（ A）（B）为TTL门电路，而（C）为CMOS门电路） （A）（B）（C）Y1= 02 Y2= 1 Y3= 1 3．一个JK 触发器有2个稳态，它可存储1位二进制数。 4．单稳态触发器有一个稳定状态和一个暂稳状态。施密特触发器有两个稳定状态、有两个不同的触发电平，具有回差特性。多谐振荡器没有稳定状态，只有两个暂稳态。以上三种电路均可由555定时器外接少量阻容元件构成。 5．常用逻辑门电路的真值表如右图所示，则F1、F2、F 3分 别属于何种常用逻辑门。F1同或，F2与非门， F3或非。 6．OC门的输出端可并联使用，实现__线与____功能；三态 门的输出状态有______0________、 1 、 高阻三种状态。 7．时序逻辑电路的输出不仅和____输入___有关，而且还与___电路原来状态____有关。 二、选择题：(选择一个正确答案填入括号内，每题2分，共20分) 1.在四变量卡诺图中，逻辑上不相邻的一组最小项为：（D ） A．m 1与m 3B．m 4与m 6 C．m 5与m 13D．m 2与m 8 2．L=AB+C 的对偶式为：（B ） A . A+BC B . (A+B) C C . A+B+C D. ABC A B F 1 F 2 F 3 0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1
3．属于组合逻辑电路的部件是（A ）。 A．编码器B．寄存器C．触发器D．计数器 4．T触发器中，当T=1时，触发器实现（C ）功能。 A．置1 B．置0 C．计数D．保持 5．指出下列电路中能够把串行数据变成并行数据的电路应该是（C ）。 A．JK触发器B．3/8线译码器 C．移位寄存器D．十进制计数器 6．某电路的输入波形u I和输出波形u O下图所示，则该电路为（C ）。 A．施密特触发器B．反相器 C．单稳态触发器D．JK触发器 7. 三极管作为开关时工作区域是( D ) A．饱和区+放大区B．击穿区+截止区 C．放大区+击穿区D．饱和区+截止区 8．已知逻辑函数与其相等的函数为（D ）。 A. B. C. D. 9.一个数据选择器的地址输入端有3个时，最多可以有（C ）个数据信号输出。 A．4 B．6 C．8 D．16 10.用触发器设计一个24进制的计数器，至少需要( D )个触发器。 A．3 B．4 C．6 D．5 三、将下列函数化简为最简与或表达式（本题10分） 1. （代数法） 解: BC A D C A BC A D C A BC BC A D C A BC C B A F + = + + = + + = + + + =) ( 1 2、F 2 （A,B,C,D）=∑m (0,1,2,4,5,9)+∑d (7,8,10,11,12,13)（卡诺图法）
一、填空题：（每空 3 分，共 15 分） 1．逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式）和（卡诺图）。2．将 2004 个“ 1”异或起来得到的结果是（0）。 3．由 555 定时器构成的三种电路中，（施密特触发器）和（单稳态触发器）是脉冲的整形电路。4．TTL 器件输入脚悬空相当于输入（高）电平。 5．基本逻辑运算有 : （与）、（或）和（非）运算。 6．采用四位比较器对两个四位数比较时，先比较（最高）位。 7．触发器按动作特点可分为基本型、（同步型）、（主从型）和边沿型； 8．如果要把一宽脉冲变换为窄脉冲应采用（积分型单稳态）触发器 9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（ TTL ）电路和（CMOS）电路。 10．施密特触发器有（两个）个稳定状态 . ，多谐振荡器有（0 ）个稳定状态。 11．数字系统按组成方式可分为功能扩展电路、功能综合电路两种； 12．两二进制数相加时，不考虑低位的进位信号是（半）加器。 13．不仅考虑两个 _本位 ___相加，而且还考虑来自__低位进位 __相加的运算电路，称为全加器。14．时序逻辑电路的输出不仅和__该时刻输入变量的取值_有关，而且还与 __该时刻电路所处的状 态___有关。 15．计数器按CP脉冲的输入方式可分为_同步计数器 ___和 _异步计数器 __。 16．触发器根据逻辑功能的不同，可分为 __RS触发器 ___ 、__T 触发器 ___ 、_JK 触发器 __、_T’触 发器 _、_D 触发器 _等。 17．根据不同需要，在集成计数器芯片的基础上，通过采用_反馈归零 _、 __预置数法 __、_进位输出置最小数法 _等方法可以实现任意进制的技术器。 18．4. 一个 JK 触发器有 2 个稳态，它可存储1位二进制数。 19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。 20．把 JK 触发器改成 T 触发器的方法是 J=K=T。 21．N 个触发器组成的计数器最多可以组成 2 的 n 次方进制的计数器。 22．基本 RS 触发器的约束条件是RS=0。 J K ，则可完23．对于 JK 触发器，若J K ，则可完成T触发器的逻辑功能；若 成D触发器的逻辑功能。 四．画图题：（5 分） 1．试画出下列触发器的输出波形(设触发器的初态为 0)。(12 分) 1. 2. 3. 2．已知输入信号 X ，Y，Z 的波形如图3所示，试画出 F XYZ X YZ XYZ XY Z 的波形。 图3 波形图 五．分析题（ 30 分） 1、分析如图所示组合逻辑电路的功能。 2．试分析如图 3 所示的组合逻辑电路。(15 分) 1）. 写出输出逻辑表达式；2） . 化为最简与或式； 3). 列出真值表； 4). 说明逻辑功能。 3.七、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的 状态转换图。（２０） 图 4 4．74161组成的电路如题37图所示，分析电路，并回答以下问题 （ 1）画出电路的状态转换图（Q3 Q2Q1Q0）； （2）说出电路的功能。（74161的功能见表） 六．设计题：（ 30分） 1．要求用与非门设计一个三人表决用的组合逻辑电路图，只要有2票或 3票同意，表决就通过（要求有真值表等）。? 2. 试用 JK 触发器和门电路设计一个十三进制的计数器, 并检查设计的电路能否自启动。(14 分) 七．（ 10 分）试说明如图 5 所示的用 555定时器构成的电路功能，求出UT+ 、UT-和U T ，并画出其输出波形。（10 分） 图 5 三．化简题：1、利用摩根定律证明公式 反演律（摩根定律）： ABAB ABAB 2、画出卡诺图 ：
74LS191功能表 LD CT D U/CP D0 D1D2D3Q0 Q1Q2Q3 0 ×××d0d1d2d3 1 0 0 ↑××××1 0 1 ↑××××1 1 ××××××d0d1d2d3加法计数减法计数 保持 一．选择题（16分） 1．已知A B A B B A Y+ + + =，下列结果正确的是（） a．Y=A b．Y=B c．A B Y+ =d．Y=1 2．已知A=（10．44）10（下标表示进制），下列结果正确的是（） a．A=（1010．1）2b．A=（0A．8）16 c．A=（12．4）8d．A=（20．21）5 3．下列说法不正确的是（） a．当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑 b．三态门输出端有可能出现三种状态（高阻态、高电平、低电平） c．OC门输出端直接连接可以实现正逻辑的线与运算 d．集电极开路的门称为OC门 4．以下错误的是（） a．数字比较器可以比较数字大小 b．半加器可实现两个一位二进制数相加 c．编码器可分为普通全加器和优先编码器 d．上面描述至少有一个不正确 5．下列描述不正确的是（） a．触发器具有两种状态，当Q=1时触发器处于1态 b．时序电路必然存在状态循环 c．异步时序电路的响应速度要比同步时序电路的响应速度慢 d．主从JK触发器具有一次变化现象 6．电路如下图（图中为上升沿Jk触发器），触发器当前状态Q3 Q2 Q1为“100”，请问在时钟作用下，触发器下一状态（Q3 Q2 Q1）为（） a．“101”b．“100”c．“011”d．“000”7．电路如下图，已知电路的当前状态Q3Q2Q1Q0为“1100”，74LS191具有异步置数的逻辑功能，请问在时钟作用下，电路的下一状态（Q3 Q2 Q1 Q0）为（） a．“1100”b．“1011” c．“1101”d．“0000” 8．下列描述不正确的是（） a．EEPROM具有数据长期保存的功能且比EPROM在数据改写上更方便 b．DAC的含义是数-模转换、ADC的含义是模数转换 c．积分型单稳触发器电路只有一个状态 d．上面描述至少有一个不正确 二．判断题（9分） 1．TTL输出端为低电平时带拉电流的能力为5mA（） 2．TTL、CMOS门中未使用的输入端均可悬空（） 3．当决定事件发生的所有条件中任一个（或几个）条件成立时，这件事件就会发生，这种因果关系称为与运算。（） 4．将代码状态的特点含义“翻译”出来的过程称为译码。实现译码操作的电路称为译码器。（）5．设计一个3进制计数器可用2个触发器实现（） 6．移位寄存器除了可以用来存入数码外，还可以利用它的移存规律在一定的范围内构成任意模值n的计数器。所以又称为移存型计数器（） 7．判断时序逻辑电路能否自启动可通过判断该电路是否存在有效循环来实现（） 8．施密特触发器电路具有两个稳态，而多谐振荡器电路没有稳态（） 9．DRAM需要定期刷新，因此，在微型计算机中不如SRAM应用广泛（） 三．计算题（8分） 1、在如图所示电路中，U cc=5V，U BB=9V，R1=5.1kΩ，R2=15kΩ，R c=1kΩ，β=40，请计算U I 分别为5V，0.3V时输出U O的大小？。
??????????????????????精品自学考料推荐?????????????????? 全国 2019 年 7 月高等教育自学考试 模拟电路与数字电路试题 课程代码： 02314 一、单项选择题（本大题共19 小题，每小题 1 分，共 19 分） 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。 1.图示电路中，U AB、 I AB分别为（） A. -2V ， -1A B. -2V ， 1A C. 2V ， 1A D. 0V ， 0A 2.图示电路中，元件 A 为负载，则电流I 为（） P A.U P B.U P C. ( U ) ( P) D.U 3.电路如图示，则a、 b 两点间的电位关系为（） A.V a >V b B.V a-V b=-U 1+U 2 C.V a=V b D.V a-V b=U 1-U 2 4.图示电路中， A 点电位 V A为（） A.-7V B.0V C.-6V D.14V 5.下列叙述正确的是（） A.叠加原理适用于任何电路 B.线性电路中的电压、电流和功率都可以叠加 1
C.叠加原理只适用于线性电路中电流或电压的计算，不能用来计算功率 D.叠加原理只能用来计算线性电路中的电流 6.在纯电容交流电路中，以下关系式正确的是（ U C A.X C=i U C C.-jX C=I 7.已知一交流电路的电压U =220 （） A.纯电感电路 C.纯电容电路 8.反映硅稳压管稳压性能好环的技术参数是（ A. 稳定电压 U Z C.最小稳定电流I Zmin ） C B U C =C D.U C=-jIX C 电流 I = 10该电路负载的性质为 B.阻容性电路 D.阻感性电路 ） B. 最大稳定电流I Zmax D. 动态电阻r z 9.一单管放大电路输入为正弦信号，输出波形如图所示，则该放大器产生了（） A.交越失真 B.饱和失真 C.截止失真及饱和失真 D.截止失真 10.需要一个阻抗变换电路，要求输入电阻小，输出电阻大，应选下列哪种负反馈放大电路 （） A. 电流并联 B. 电流串联 C.电压并联 D. 电压串联 11.图示的负反馈放大电路中，其级间反馈是下列哪种类型负反馈（） A.电流并联 B.电压并联 C.电流串联 D.电压串联 12.在 RC 正弦波振荡器中起稳幅作用的元件，为负反馈回路中反馈电阻，其阻值与其中的 电流应具有的条件为（） A. 阻值随电流增大而增大 B. 阻值始终稳定，不随电流而变 C.阻值随电流增大而减小 D. 无论阻值如何改变，电流始终稳定 13.在甲乙互补对称功放电路中，为了改善交越失真，应（） 2
数字电路自测题3答案 、填空题：（每空1分，共20分） 1 .八进制数）8的等值二进制数为 ;十进制数98的8421BCD 码为 为TTL 门电路，而（C ）为CMO 门电路） 二、选择题：（选择一个正确答案填入括号内，每题 2分，共20分） 1. 在四变量卡诺图中，逻辑上不相邻的一组最小项为： （D ） A. m 1 与 m 3 B. m 4 与 m 6 C. m 5 与 m 13 D. m 2 与 m 8 2. L=AB+C 的对偶式为：（B ） 2.试写出下列图中各门电路的输出分别是什么状态 （高电平、低电平）？（其中（A ） （ B ） 有两个暂稳态。以上二种电路均可由 555 定时器 外接少量阻容元件构成。 5.常用逻辑门电路的真值表如右图所示, 则 F 1、F 2、F 3 分 别属于何种常用逻辑门。F 1 同或 ，F 2 与非门 ， A B F 1 F 2 F 3 0 1 1 0 F 3 或非 。 6. OC 门的输出端可并联使用， 实现 线与 功能；三态 0 1 0 1 1 门的输出状态有 、 1 、 1 0 0 1 1 高阻 三种状态。 1 1 1 0 1 7.时序逻辑电路的输出不仅和 输入 有关，而且还与 电路原来状态 有关。 定状态、有两个不同的触发电平，具有回差特性。 多谐振荡器 没有稳定状态，只 =1 (A ) (B ) (C ) Y= 02 3 = 3.一个JK 触发器有 个稳态，它可存储 1 位二进制数。 4. 稳态触发有一个稳定状态和一个暂稳状态 施密特触发器 有两个稳 Y1 3
A . A+BC B . （A+B） C C . A+B+C D. ABC 3 ?属于组合逻辑电路的部件是（A ） A.编码器 B.寄存器 C.触发器 D.计数器 4. T触发器中，当T=1时，触发器实现（C ）功能。 A.置1 B.置0 C.计数 D.保持 5?指出下列电路中能够把串行数据变成并行数据的电路应该是（ C ） A. JK触发器 B. 3/8线译码器 C.移位寄存器 D.十进制计数器 6.某电路的输入波形u i和输出波形u o下图所示，则该电路为（C ） A.施密特触发器 B.反相器 C.单稳态触发器 D. JK触发器 7.三极管作为开关时工作区域是（D ） A.饱和区+放大区 B.击穿区+ 截止区 C.放大区+击穿区 D.饱和区+ 截止区 8.已知逻辑函数与其相等的函数为（D ）。 A. B. C. D. 9.一个数据选择器的地址输入端有3个时，最多可以有（C ）个数据信号输出 A. 4 B. 6 C. 8 D. 16 10.用触发器设计一个24进制的计数器，至少需要（D ）个触发器。 A. 3 B . 4 C . 6 D . 5 三、将下列函数化简为最简与或表达式(本题10分) 1.(代数法) F1 A(B C) BC ACD ABC BC ACD 解：_ ___ ___ A BC ACD A BC 2、F2 ( A,B,C,D ) =Em (0,1,2,4,5,9)+ 刀d (7,8,10,11,12,13) (卡诺图法)
数字电子技术基础试题（一） 一、填空题: （每空1分，共10分） 1．10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。 二、选择题：(选择一个正确的答案填入括号内，每题3分，共30分) 1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 图1 2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门
C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。 A、通过大电阻接地（>Ω） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。图2 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。图2 A、并行A/D转换器B、计数型A/D转换器 C、逐次渐进型A/D转换器 D、双积分A/D转换器
7．某电路的输入波形u I 和输出波形u O 如图3所示，则该电路为（）。图3 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（）。 A、B、C、D、 10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式
数电习题集 模拟一 一、填空题(共20分，每空1分) 1．（1011101）2=（）8=（）16=（）10=（）8421BCD。 2．逻辑函数L= A B C D+A+B+C+D = 。 3．在逻辑代数中，基本逻辑运算有三种：________、_______、________。写出逻辑函数的四种表示方法：________、_______、________和________。 4．三态门输出的三种状态分别为：、和。 5．RS触发器的约束条件RS=0表示不允许出现R=且S=的输入。 6．对于T触发器，若原态Q n=0，欲使新态Q n+1=0，应使输入T= 。 7．存储容量为1K×4的RAM存储器，其地址线为条，数据线为条。 二、选择题（共30分，每题3分） 1．若原函数式为Y=A（B+C），则其对偶式为（）。 （A）ABC （B）A+BC （C）A B+C （D）A +B C 2．在四变量卡诺图中，逻辑上不相邻的一组最小项是（） A．m1和m3B．m4和m6C．m5和m13D．m2和m8 3．半加器的和输出端与输入端的逻辑关系是（） A．与非B．或非C．与或非D．异或 4．TTL集成电路74LS138是3-8线译码器，输出低电平有效。若输入A2A1A0=101时，其输出Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0为（）。 A．00100000 B．11011111 C．11110111 D．00000100 5．存储8位二进制信息要个触发器。 A.2 B.3 C.4 D.8 6．一个八选一的数据选择器，其地址输入（选择控制输入）端有个。 A.2 B.3 C.4 D.8 7．4位移位寄存器，串行输入时经个脉冲后，4位数码全部移入寄存器中。 A.1 B.2 C.4 D.8 8．若在编码器中有50个编码对象，则要求输出二进制代码位数为位。 A.5 B.6 C.10 D.50 9．N个触发器可以构成最大计数长度（进制数）为的计数器。 A.N B.2N C.N2 D.2N 10．下列逻辑电路中为时序逻辑电路的是。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 三、将下列函数化简为最简“与或”式。（共10分，每题5分） =A+B+C D +AD B （1）Y 1 （2）Y2（ABCD）=∑m（0，2，5，7，8，9）+∑d(10,11,12,13，14，15) 四、如图所示各门电路均为74 系列TTL 电路，分别指出电路的输出状态（高电平、低电平或高阻态）（共12分，每题3分）
数字电路试题及答案 Company number：【WTUT-WT88Y-W8BBGB-BWYTT-
《数字电路》试卷及答案 一、【单项选择题】(本大题共20小题，每小题2分，共40分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。 1、对于钟控RS 触发器，若要求其输出“0”状态不变，则输入的RS 信号应为（ A ）。 2、以下各电路中，（ B ）可以产生脉冲定时。 [A] 多谐振荡器 [B] 单稳态触发器 [C] 施密特触发器 [D] 石英晶体多谐振荡器 3、下列逻辑电路中为时序逻辑电路的是（ C ）。 4、同步时序电路和异步时序电路比较，其差异在于后者（ B ）。 [A] 没有触发器 [B] 没有统一的时钟脉冲控制 [C] 没有稳定状态 [D] 输出只与内部状态有关 5、当用专用输出结构的PAL 设计时序逻辑电路时，必须还要具备有（ A ）。 6、能将输出端直接相接完成线与的电路有（ C ）。 7、TTL 与非门的多余脚悬空等效于（ A ）。 8、以下哪一条不是消除竟争冒险的措施（ B ）。 [A] RS=X0 [B] RS=0X [C] RS=X1 [D] RS=1X [A] 变量译码器 [B] 加法器 [C] 数码寄存器 [D] 数据选择器 [A] 触发器 [B] 晶体管 [C] MOS 管 [D] 电容 [A] TTL 与门 [B] 或门 [C] 三态门 [D] 三极管非门 [A] 1 [B] 0 [C] Vcc [D] Vee [A] 接入滤波电 路 [B] 利用触发器 [C] 加入选通脉冲 [D] 修改逻辑设计
《数字电路》试卷及答案 一、【单项选择题】(本大题共20小题，每小题2分，共40分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。 1、对于钟控RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为（ A ）。 [A] RS=X0 [B] RS=0X [C] RS=X1 [D] RS=1X 2、以下各电路中，（ B ）可以产生脉冲定时。 [A] 多谐振荡器[B] 单稳态触发器 [C] 施密特触发器[D] 石英晶体多谐振荡器 3、下列逻辑电路中为时序逻辑电路的是（ C ）。 [A] 变量译码器[B] 加法器[C] 数码寄存器[D] 数据选择器 4、同步时序电路和异步时序电路比较，其差异在于后者（ B ）。 [A] 没有触发器[B] 没有统一的时钟脉冲控制 [C] 没有稳定状态[D] 输出只与内部状态有关 5、当用专用输出结构的PAL设计时序逻辑电路时，必须还要具备有（ A ）。 [A] 触发器[B] 晶体管[C] MOS管[D] 电容 6、能将输出端直接相接完成线与的电路有（ C ）。 [A] TTL与门[B] 或门[C] 三态门[D] 三极管非门 7、TTL与非门的多余脚悬空等效于（ A ）。 [A] 1 [B] 0 [C] Vcc [D] Vee 8、以下哪一条不是消除竟争冒险的措施（ B ）。 [A] 接入滤波电路[B] 利用触发器[C] 加入选通脉冲[D] 修改逻辑设计 9、主从触发器的触发方式是（ D ）。 [A] CP=1 [B] CP上升沿[C] CP下降沿[D] 分两次处理 10、组合型PLA是由（ A ）构成。 [A] 与门阵列和或门阵列[B] 一个计数器 [C] 一个或阵列[D] 一个寄存器 11、下列四个数中，最大的数是（ B ）。 [A] (AF)16[B] (001010000010)8421BCD [C] (10100000)2[D] (198)10 12、触发器有两个稳态，存储8位二进制信息要（ B ）个触发器。 [A] 2 [B] 8 [C] 16 [D] 32 13、下列门电路属于双极型的是（ A ）。 [A] OC门[B] PMOS [C] NMOS [D] CMOS 14、用异步I/O输出结构的PAL设计逻辑电路，它们相当于（ A ）。 [A] 组合逻辑电路[B] 时序逻辑电路
数字逻辑电路试题及答案 一、填空题（每空1分,共10分） 1．数字电路分为两大类，分别是组合逻辑电路和时序逻辑电路。 2．2006个1连续异或的结果是__0___；而2007个1连续同或的结果是__1__． 3．已知某函数F的反函数为，则其原函数F= ；而F的对偶函数则为F*= 。 4．试将函数，写成标准的积之和形式，即（0，1，2，4，5，6，8，9，10 ）． 5．逻辑代数中的三种基本逻辑运算是与、或、非。 6．1个触发器可以存放 1 位二进制数，它具有记忆功能。 二、选择题（每小题2分,共10分） 1．已知某电路的输入A、B和输出Y的波形如下图所示，该电路实现的函数表达式为 D 。 (A)A⊙B (B)A?B (C) (D)
2．用0，1两个符号对100个信息进行编码，则至少需要 B 。 (A)8位(B) 7位(C) 9位(D) 6位 3.下列电路中属于组合电路的是 D 。 (A)集成触发器(B)多谐振荡器 (C)二进制计数器(D)3—8译码器 4.下列电路中只有一个稳定状态的是 C 。 (A)集成触发器(B) 施密特触发器 (C)单稳态触发器(D) 多谐振荡器 5.为产生周期性矩形波，应当选用 C 。 (A) 施密特触发器(B) 单稳态触发器 (C) 多谐振荡器 (D) 译码器 三、逻辑函数化简（共10分） 用卡诺图法化简下列逻辑函数，结果为最简与或式。(每题5分，共10分) ．
解： 四、分析题（共45分） １．（本题10分）写出下图的逻辑表达式和真值表，并化简为最简与或表达式。 ⒉列真值表：（2分）
2. （本题10分）试对已给器件，在所示输入波形CP、D、及作用下，画其输出波形Q及．假设电路初态Q（0）=1，且不计传输延迟 解： ３．(本题10分) 试分析图示时序电路，列出状态转换表及全状态转换图，说明电路功能，并分析能否自启动，设初始状态为00。 解：⑴写激励方程(2分) J1=Q0n，，K1=K0=1， ⑵写状态方程(2分) ， ) ⑶列全状态转换表(2分) ⑷画全状态转换图(2分
数字电路面试题集锦 1、同步电路和异步电路的区别是什么？（仕兰微电子） 2、什么是同步逻辑和异步逻辑？（汉王笔试） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用oc 门可能使灌电流过大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。 4、什么是Setup 和Holdup时间？（汉王笔试） 5、setup和holdup时间,区别.（南山之桥） 6、解释setup time和hold time的定义和在时钟信号延迟时的变化。（未知） 7、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA 2003.11.06 上海笔试试题） Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time 不够，数据同样不能被打入触发器。 建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。 8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。（仕兰微电子） 9、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试） 在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。 10、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？（汉王笔试） 常用逻辑电平：12V，5V，3.3V；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V 之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL 接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。 11、如何解决亚稳态。（飞利浦－大唐笔试） 亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。 12、IC设计中同步复位与异步复位的区别。（南山之桥） 13、MOORE 与MEELEY状态机的特征。（南山之桥） 14、多时域设计中,如何处理信号跨时域。（南山之桥） 15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。（飞利浦－大唐笔试）Delay < period - setup – hold