关于 ALTERA 提供的 FIFO 核使用原理（转）
加入收藏
2010-12-18 16:01
?
转发分享 人人网 开心网 新浪微博 搜狐博客 百度收藏 谷歌收藏 qq 书签 豆瓣 淘江湖 Facebook Twitter Digg Yahoo!Bookmarks
ALTERA 提供了 LPM_FIFO 参数宏模块，可以在代码中例化使用。 FIFO 有两种工作模式：（1）SCFIFO，（2）DCFIFO 其中 SCFIFO 指读写用一个时钟进行同步，可以支持同时读写的功能。 其中 DCFIFO 指读写使用不同的时钟进行同步，这在设计多时钟系统中相当有用，可用于 不同时钟同步信号之间的同步调整。 首先看看 DCFIFO 模式下的几个比较重要的信号： [A]在写端，主要有以下几个信号： (1) data[n-1:0]：写入数据信号总线； (2) wrreq：写入请求信号，高有效 (2) wrclk：写入同步时钟； (3) wrfull, wrempty：用于指示写端 FIFO 为空或者满的状态； (4) wrusedw[log2(SIZE_FIFO)-1:0] ：写入的数据个数，按写入个数递增； 上述信号都与写入时钟 srclk 同步； [B]在读端，主要有以下几个信号： (1) q[n-1:0]：读取数据信号总线； (2) rdreq：读取请求/确认信号，高有效 (2) rdclk：读取同步时钟；
(3) rdfull, rdempty：用于指示读端 FIFO 为空或者满的状态； (4) rdusedw[log2(SIZE_FIFO)-1:0] ：读取的数据个数，按读取顺序递减； FIFO 主要有两种工作模式： (1) Legacy mode(Legacy synchronous FIFO mode ) (2) Show-ahead mode(Show-ahead synchronous FIFO mode) 其中： 在 Legacy mode， 读端的 rdreq 信号作为读取 FIFO 的请求信号(REQ)， 读取数据在 rdreq 置位后的第二个时钟周期有效。 在 Show-ahead mode，读端的 rdreq 信号作为读取 FIFO 的确认信号(ACK)，读取数据 在 rdreq 置位后立即有效，不要额外的读取周期。 下面分别给出 Legacy mode 和 Show-ahead mode 的读写时序： [A] Legacy mode
[B] Show-ahead mode
由上述时序可以看出两种模式的区别。 值得注意的是： 读端在读取数据的时候，必须等待写端数据准备好，即 rdempty 为低之后开始读取数据， 为高期间表明 FIFO 状态为空，写端写入数据未有效。 相应的在写端如果 wrfull 为高，则表明 FIFO 状态以满，不能再写入数据，此时写入的数 据无效。
下面给出一个 FIFO 操作的具体实例：完成将 10MHz 同步输入的总线同步缓冲到 72MHz+6MHz 的同步组合输出。 // ---------------------------------------------------------------------------------// Copyright (c) 2007 by College of Communication Engineering,Chongqing University. // ---------------------------------------------------------------------------------// Project: // // ---------------------------------------------------------------------------------// File Name:CNGI_PLCP2TxPHY_SyncProc.v // Module: // // Top Module: // // ---------------------------------------------------------------------------------// // Major Functions: // // ---------------------------------------------------------------------------------// // Revision History : // ---------------------------------------------------------------------------------// // Ver :| Author V1.0 :| ZHANG-xuying :| Mod. Date :| Changes Made: :| 01/08/07 :| Initial :| E-mail
Revision :| zh_xuying@https://www.doczj.com/doc/3a3875068.html, // ---------------------------------------------------------------------------------`define PLME_RESET_IND (4'b1001) `define CCA_RESET_IND (4'b1010) `define TxSTARTreq_IND (4'b1011) `define TxMPDU_IND (4'b1100) module CNGI_PLCP2TxPHY_SyncProc( reset, //poewer on reset PLCP2TxPHY_clk, PLCP2TxPHY_ind, PLCP2TxPHY_msg, // clk, //Tx PHY Local(此处不区分原语和 MPDU 直接采用数据的基带时钟读取) clk_ena, // LENGTH, syncPLCP2TxPHY_ind,
syncPLCP2TxPHY_msg ); // input wire reset; input wire PLCP2TxPHY_clk; input wire [3:0] PLCP2TxPHY_ind; input wire [7:0] PLCP2TxPHY_msg; // input wire clk,clk_ena; input wire [11:0] LENGTH; // output wire [3:0] syncPLCP2TxPHY_ind; output wire [7:0] syncPLCP2TxPHY_msg; //Generate wrreq reg fifo_wrreq; reg [11:0] fifo_wrdata; always @(posedge PLCP2TxPHY_clk or posedge reset)begin if(reset) fifo_wrreq<=1'b0; else fifo_wrreq<=PLCP2TxPHY_ind[3]; end // always @(posedge PLCP2TxPHY_clk or posedge reset)begin if(reset) fifo_wrdata<=12'd0; else fifo_wrdata<={PLCP2TxPHY_ind,PLCP2TxPHY_msg}; end // reg [3:0] BUS_IND_TYPE; always @(posedge PLCP2TxPHY_clk or posedge reset)begin if(reset) BUS_IND_TYPE<=4'h0; else begin case(PLCP2TxPHY_ind) `PLME_RESET_IND: BUS_IND_TYPE<=`PLME_RESET_IND; `CCA_RESET_IND: BUS_IND_TYPE<=`CCA_RESET_IND; `TxSTARTreq_IND: BUS_IND_TYPE<=`TxSTARTreq_IND; `TxMPDU_IND: BUS_IND_TYPE<=`TxMPDU_IND; default: endcase end end // wire fifo_rdempty; reg fifo_rdack; BUS_IND_TYPE<=BUS_IND_TYPE;
reg [2:0] cnt_a,cnt_b; reg [2:0] cnt_c; reg [11:0] cnt_d; always @(posedge clk or posedge reset)begin if(reset)begin cnt_a<=3'd0; cnt_b<=3'd0; cnt_c<=3'd0; cnt_d<=12'd0; fifo_rdack<=1'b0; end else if(clk_ena)begin if(BUS_IND_TYPE==`PLME_RESET_IND || BUS_IND_TYPE==`CCA_RESET_IND) begin if(!fifo_rdempty)begin if(cnt_a==0)begin fifo_rdack<=1'b1; cnt_a<=cnt_a+1; end else if(cnt_a==1)begin fifo_rdack<=1'b0; cnt_a<=cnt_a; end end end else if(BUS_IND_TYPE==`TxSTARTreq_IND)begin if(!fifo_rdempty)begin if(cnt_b<=5)begin fifo_rdack<=1'b1; cnt_b<=cnt_b+1; end else if(cnt_b==6)begin fifo_rdack<=1'b0; cnt_b<=cnt_b; end end end else if(BUS_IND_TYPE==`TxMPDU_IND)begin if(!fifo_rdempty)begin if(cnt_c>=7)begin if(cnt_d fifo_rdack<=1'b1;
cnt_d<=cnt_d+1; cnt_c<=3'd0; end else if(cnt_d==LENGTH)begin fifo_rdack<=1'b0; cnt_d<=cnt_d; cnt_c<=cnt_c; end end else cnt_c<=cnt_c+1; end end end else fifo_rdack<=1'b0; end wire [11:0] fifo_Q; PLCP2TxPHY_FIFO u1( .aclr(reset), .data(fifo_wrdata), .rdclk(clk), .rdreq(fifo_rdack), .wrclk(PLCP2TxPHY_clk), .wrreq(fifo_wrreq), .q(fifo_Q), .rdempty(fifo_rdempty) ); // assign syncPLCP2TxPHY_ind=fifo_Q[11:8]; assign syncPLCP2TxPHY_msg=fifo_Q[7:0]; endmodule
SD卡读写包括两种模式：SD模式和SPI模式。其中SD模式又可以分为1bit 和4bit两种传输模式。SD卡缺省使用专有的SD模式。SD卡规范中主要讲了一些命令，响应和CRC效验等等，整个规范的内容还是很多的。 SD卡上电后，卡处于空闲状态，主机发送CMD0复位SD卡，然后通过CMD55和ACMD41判断当前电压是否在卡的工作范围内。在得到了正确的响应后，主机可以继续通过CMD10读取SD卡的CID寄存器，通过CMD16设置数据块长度，通过CMD9读取卡的CSD寄存器。从CSD寄存器中，主机可以获知卡容量，支持的命令集等重要参数。此时，卡以进入了传输状态，主机就可以通过CMD17/18和CMD24/25对卡进行读写。CRC校验是为了防止SD卡的命令，应答，数据传输出现错误。每个命令和应答信号都会产生CRC效验码，每个数据块的传输也会长生CRC效验码。 这段程序是友善之臂推出的mini2440开发板中带的ADS测试源码。整个阅读代码的过程是对这S3C2440的芯片手册和SD卡规范来看的，对于MMC卡没有给出注释，其实和SD卡是大同小异。由于是初次接触ARM，对SD规范的认识也不是很深入，再加上自己水平有限，还不能完全读懂源代码，其中的肯定存在一些错误，欢迎大家一起交流讨论。
#define INT 1 #define DMA 2 int CMD13(void);// Send card status int CMD9(void); unsigned int*Tx_buffer;//128[word]*16[blk]=8192[byte] unsigned int*Rx_buffer;//128[word]*16[blk]=8192[byte] volatile unsigned int rd_cnt;//读数据计数器 volatile unsigned int wt_cnt;//写数据计数器 volatile unsigned int block;//读写块总数 volatile unsigned int TR_end=0; int Wide=0;// 0:1bit, 1:4bit int MMC=0;// 0:SD , 1:MMC int Maker_ID; char Product_Name[7]; int Serial_Num; volatile int RCA; void Test_SDI(void) { U32 save_rGPEUP, save_rGPECON; RCA=0;
《WEB应用程序设计与开发实训》课程标准 1.课程定位 本课程是高等职业院校计算机网络技术专业的一门专业核心课程。是学习了C语言程序设计、办公自动化应用、计算机网络基础、WEB应用程序设计与开发等课程的后续课程，其功能在于培养学生从事网站开发的职业能力，并为其就业作前期准备。 2.课程设计理念 该课程是依据计算机网络技术专业的工作任务与职业能力的程序设计工作项目设置的。其总体设计思路是，打破以知识传授为主要特征的传统学科课程模式，转变为以工作任务为中心组织课程内容，并让学生在完成具体项目的过程中学会完成相应工作任务，并构建相关理论知识，发展职业能力。课程内容突出对学生的技能训练。项目设计以学生网站设计与开发能力的培养为线索来进行。教学效果评价采取过程性评价与结果性评价相结合，重点评价学生的职业能力。 3.课程目标 通过本课程的教学，掌握WEB应用程序设计与开发的基础知识和基本技能，培养严谨务实的分析问题与解决问题能力。能胜任综合商业网站的开发工作，为就业和以后的发展奠定基础，并培养诚实、守信、坚忍不拔，善于沟通和合作的品质，为提高职业能力奠定良好的基础。 3.1知识目标 ●掌握添加文本和设置文本格式的方法 ●掌握图像和媒体在网页中的应用 ●掌握超级链接的设置方法 ●掌握表格、框架、Div对网页进行布局的方法 ●掌握CSS样式控制网页外观的方法 ●掌握使用时间轴制作动画的方法 ●掌握使用库和模板制作网页的方法
●掌握应用和修改行为的方法 ●掌握创建表单网页的方法 ●掌握用JavaScript编写脚本的方法 ●理解安装https://www.doczj.com/doc/3a3875068.html,应用程序运行环境； ●掌握https://www.doczj.com/doc/3a3875068.html,应用程序开发环境的应用； ●理解WEB窗体的概念； ●掌握WEB窗体的的代码分离技术； ●理解WEB窗体的事件驱动编程 ●了解WEB窗体的处理过程和事件； ●了解WEB窗体的文件组成； ●理解服务器控件的基本知识； ●了解服务器控件的事件模型； ●掌握在WEB窗体中添加服务器控件的方法； ●掌握标准服务器控件的语法格式、事件编程； ●理解使用用户控件的优势； ●掌握用户控件的创建和添加方法 ●了解主题的技术特点； ●掌握创建和应用主题的方法； ●了解https://www.doczj.com/doc/3a3875068.html,访问数据库的技术特点； ●掌握https://www.doczj.com/doc/3a3875068.html,中数据访问控件的使用方法 ●了解https://www.doczj.com/doc/3a3875068.html,应用程序用户状态； ●掌握管理https://www.doczj.com/doc/3a3875068.html,应用程序用户状态的方法。 3.2能力目标 ●能熟练创建本地站点并能对网页进行各种超链接 ●能对网页进行具有创意的美化 ●能对网页进行合理布局 ●能使用编程技术实现动态效果 ●能掌握网页设计与制作的相关技巧 ●能运用https://www.doczj.com/doc/3a3875068.html,开发工具设计、调试动态网页； ●能熟练运用WEB窗体的代码分离技术编写后台代码； ●能熟练运用WEB窗体的事件驱动编程技术开发WEB应用程序； ●能用标准WEB服务器控件制作WEB用户界面； ●能熟练运用WEB服务器控件验证用户输入的数据； ●会用https://www.doczj.com/doc/3a3875068.html,主题统一定制网站页面的显示格式； ●会用https://www.doczj.com/doc/3a3875068.html,访问数据库； ●会用https://www.doczj.com/doc/3a3875068.html,应用程序用户状态管理技术管理用户状态。 ●能测试和发布web应用程序。 ●能跟踪和学习并应用网页设计与制作的新知识和新技术 3.3素质目标 ●具有勤奋学习的态度，严谨求实、创新的工作作风； ●具有良好的心理素质和职业道德素质； ●具有高度责任心和良好的团队合作精神；
异步slave FIFO out的固件的问题 文章发表于：2009-08-29 17:06 我设置EP2为Slave out端点，下载程序后，用usb console发送数据老是不成功，不知道是哪里出问题了 void TD_Init(void) // CalLED once at startup { BREAKPT &= ~bmBPEN; // to see BKPT LED go out TGE OED="0xFF"; // 置端口PD为输出端口；为0x00时，置端口PD为输入端口 // set the CPU clock to 48MHz CPUCS = ((CPUCS & ~bmCLKSPD) | bmCLKSPD1) ;// CPU控制与状态寄存器 //置PA0、PA1为输出状态，并输出高电平 OEA="OEA|0x03"; IOA="IOA|0x03"; //设置cy7c68013a工作于slave FIFO模式 REVCTL="0X03"; SYNCDELAY; SYNCDELAY; IFCONFIG = 0xCB; //内部时钟、48M、三态、不翻转、slave异步模式、0 、FIFO模式SYNCDELAY; EP2CFG = 0xA2; //输出端点，块传输、512字节，双重缓冲 SYNCDELAY; // out endpoints do not come up armed FIFORESET = 0x80; // activate NAK-ALL to avoid race conditions SYNCDELAY; // see TRM section 15.14 FIFORESET = 0x02; // reset, FIFO 2 SYNCDELAY; // FIFORESET = 0x06; // reset, FIFO 6 SYNCDELAY; // FIFORESET = 0x08; // reset, FIFO 8 SYNCDELAY; FIFORESET = 0x00; SYNCDELAY; OUTPKTEND = 0x84; SYNCDELAY; OUTPKTEND = 0x84;
《面向对象程序设计实践》课程教学大纲 课程代码：030732038 课程英文名称：Object Oriented Programming Practice 课程总学时：12 讲课：2 实验：10 上机：0 适用专业：电子信息学科学与技术专业 大纲编写（修订）时间：2017.5 一、大纲使用说明 （一）、课程地位及教学目标 本课程是电子信息科学与技术专业本科生的一门重要的专业基础课, 是《面向对象程序设计》课程的辅助教学环节，以锻炼学生面向对象的编程能力为目的，巩固课堂所学知识点，加深对课程中所学理论知识的理解，依据《面向对象程序设计》课程教学计划指导大纲编制。本课程主要利用C++进行程序设计的思想和方法，既有面向过程和面向对象的程序设计的理论知识，又包括极强的实践应用能力的培养。本课程大纲力求结合该《面向对象程序设计》课程教学大纲的相应内容，由浅入深的指导学生了解和掌握如何利用C++程序设计语言进行程序设计，提高学生的动手能力，做到理论和实践相结合，培养学生理解，分析程序，编写，调试程序的能力，使之能把程序设计应用到今后的专业学习中。 （二）知识、能力及技能方面的基本要求 1.基本知识：学会使用通用的C++软件集成开发环境，介绍建立C++程序的基本方法，通过面对像对象理论课程各知识点针对性的专项训练，培养工程化的软件设计习惯。 2.基本理论和方法： (1)熟悉VisualC++、DevC++等软件开发环境，并掌握基本控制台程序设计方法； (2)熟悉C++新增的语言特性，如bool、const常数、特殊函数、引用、new、异常等； (3)掌握类的定义方法、掌握对象的定义和使用； (4)掌握对象的构造、析构函数的定义方法和规则，掌握this指针、静态成员、友元等； (5)掌握继承机制中基类、派生的定义方法，掌握不同权限的成员定义、了解多继承的方法， 了解复制兼容性； (6)掌握虚函数的定义，掌握积累指针指向派生类对象，并且调用虚函数的方法； (7)掌握运算符重载的设计方法，了解模板和STL技术； (8)了解Windows程序设计的基础方法。 3.基本技能：主要培养学生基于C++语言的面向对象编程技能，要求学生能够建立新的程序工程，能够使用已有类，能够编写新的类，掌握继承机制，会使用虚函数和运算符重载，能够编写简单Windows程序，能熟练使用编程软件的各种工具，会单步调试程序，能够发布程序作品等。 （三）实施说明 1.教学方法：本课程主要培养学生的动手能力，使学生在编程的训练中，验证书本上的理论知识，真正掌握面向对象程序设计的实现方法，进一步理解面向对象系统的理论，并能将面向对象程序设计思想应用到问题的求解过程中。教师在讲解过程中应深入浅出、抓住编程实践中普遍存在的问题，联系实际、结合实例，才能收到较好的效果。 2．教学手段：本课程包含2学时理论课时，建议指导教师选择在实验室授课，配合电子白板、多媒体等辅助教学系统，可以更加直观、有效的引导学生学习编程软件的使用方法，演示例子程序及典型BUG的解决办法。
红色飓风III开发板USB2FPGA 实验指导 RedLogic 目录 第一章FX2特性介绍 (3) 1．1介绍 (3) 1．2结构 (3) 1．3特征 (4) 第二章SlaveFIFO传输 (5) 2．1概述 (5) 2．2硬件连
接 (5) 2．3SlaveFIFO的几种传输方式 (6) 2．3．1同步SlaveFIFO 写 (6) 2．3．2同步SlaveFIFO 读 (9) 2．3．3异步SlaveFIFO 写 (11) 2．3．4异步SlaveFIFO 读 (12) 第三章寄存器设置 (15) 3．1IFCONFIG (15) 3．2PINFLAGSAB/CD (16) 3．3FIFORESET (17) 3．4FIFOPINPOLAR (18) 3．5EPxCFG……………………………………………………
(18) 3．6EPxFIFOCFG (19) 3．7EPxAUTOINLENH/L (20) 3．8EPxFIFOPFH/L (21) 3．9INPKTEND (22) 3．10OUTPKTEND (22) 3．11EPxFIFOIE和EPxFIFOIRQ (22) 3．12PORTACFG (23) 3．13EPxFIFOBCHEPxFIFOBCL (23) 3．14EP24\68FIFOFLAG (24) 3．15其它通用寄存器 (25) 第四章同步slavefifo测试操作指
南 (26) 4．1安装软件包 (26) 4．2同步写FIFO测试 (26) 4．3同步读FIFO测试 (30) 第五章红色飓风II开发板USB2FPGA软件设计 (33) 5．168013固件程序设计 (33) 5．2FPGA源代码设计 (35) 第六章USB2FPGA硬件原理图 (37) 第七章改板后注意的问题 (37) 附录1版本历史 (3) 9 一．FX2特性介绍 1．1介绍
EDA设计 题目：基于multisim10.0的交通灯设计与仿真学院： 专业班级： 学生姓名： 指导教师： 成绩：
目录 1系统概述 (3) 1.1设计初始条件 (3) 1.2设计要求指标 (3) 2 交通控制器的设计原理 (4) 2.1振荡电路 (4) 2.1.1 555定时器构成的100 Hz多谐振荡器 (4) 2.1.2 74LSl92构成的100分频和20分频的分频器 (4) 2.2．3 74LS192构成的计数器和译码显示电路 (5) 2.2主控制电路和信号灯译码驱动 (6) 2.3仿真结果 (7) 3 电路原理图： (8) 3.1 Multisim原理图如下： (8) 3.2电路仿真效果 (9) 3.3 在Protel中的原理图： (10) 3.4 PCB双面布线制版如图： (11) 4.总结 (12) 5.参考文献 (13)
1系统概述 在城镇街道的十字路口中，为保证交通秩序和行人安全，一般在每条道路上各有一组红、黄、绿交通信号灯。图1是一个典型的十字路口的平面位置示意图：有主干道和支干道两条道路，每条道路上各有一组红、黄、绿交通信号灯。主干道与支干道上的车辆交替运行，主干道上的车辆比较多，因此主干道的车辆通行时间长，支干道上的车辆少，因此支干道的车辆通行时间短。主干道通行时，主干道绿灯亮，支干道红灯亮，时间为60S;支干道通行时，主干道绿灯亮，主干道红灯亮，时间为30S。每次绿灯变红时，黄灯先闪烁3s(频率为5 Hz)。此时另一路口的红灯不变。基于以上规则设计的交通控制器控制十字路口两组红、黄、绿交通信号灯的状态转换，可以方便地实现指挥各种车辆和行人通行实现十字路口交通管理的自动化。 图1-1 十字路口的平面位置示意图 1.1设计初始条件 1)课程设计辅导资料：“数字电路EDA入门”、“EDA与数字系统设计”等； 2)先修课程：电路、电子设计EDA、电子技术基础等。 3)主要涉及的知识点： 4)门电路、组合逻辑电路、时序逻辑电路等。 1.2设计要求指标 1)本课程设计统一技术要求：研读辅导资料对应章节，对选定的设计题目进行理论分 析，针对具体设计部分的原理分析、建模、必要的推导和可行性分析，画出程序设 计框图，编写程序代码（含注释），上机调试运行程序，记录实验结果（仿真结果），并对实验结果进行分析和总结。具体设计要求包括： ①复习EDA的相关技术与方法； ②M ultisim10.0软件的使用：掌握该软件的仿真方法。
一、简答题 1.什么是嵌入式系统？嵌入式系统的特点是什么？ 答：以应用为中心，以计算机技术为基础，软硬件可裁剪，适应应用系统对功能， 可靠性，成本，体积，功耗严格要求的专用计算机系统 特点：与应用密切相关，实时性，复杂的算法，制造成本，功耗，开发和调试，可 靠性，体积 2.简要说明嵌入式系统的硬件组成和软件组成。 答:硬件组成：微处理器，存储器，输入设备和输出设备。 软件组成：操作系统，文件系统，图形用户接口，网络系统，通用组建模块。 3.S3C2410A的AHB总线上连接了那些控制器？APB总线上连接了那些部件？ AHB：LCD控制器，LCD DMA，总线控制器，USB主控制器，中断控制器，ExtMaster，电源管理，Nandflash控制器，储存器控制器。 APB：通用异步收发器，内部集成电路总线（IIC），USB设备控制器，集成电路内部 声音总线（IIS），MMC/SD/SDIO主控制器，通用I/O端口（GPIO），看门狗定时器（WDT），定时时钟（RTC），总线控制器，A/D转换器，串行外设接口，定时器/脉宽调制。 4.ARM体系结构支持几种类型的异常，并说明其异常处理模式和优先级状态？ 答，支持7种类型的异常 异常处理过程：（进入异常）PC→LR，CPRS→SPSR，设置CPSR的运行模式位，跳转 到相应的异常处理程序，（异常返回）LR→PC，SPSR→CPSR，若在进入异常处理时 设置中断禁止位，要在此清楚，复位异常处理程序不需要返回。 Reset＞数据中指＞快速中断请求（ＦＩＱ）＞中断请求（IRQ）＞指令预取中止＞ 未定义指令和软件中止。 5.存储器生长堆栈可分为哪几种？各有什么特点？ 4种，满递增堆栈，满递减堆栈，空递增堆栈，空递减堆栈。 6.简述存储器系统层次结构及特点。 答：层次结构：包括Ｃａｃｈｅ，主存储器和辅助存储器 特点： 7.简述I2S总线接口的启动与停止过程。 通过I2S控制寄存器IISCON控制，当控制寄存器IISCON的地址为0=I2S禁止（停止）； 当控制寄存器IISCON的地址为1=I2S允许（开始）。 8.简述ARM系统中的中断处理过程。 中断处理过程包括：中断请求、中断排队或中断判优、中断响应、中断处理和中断返回 9.ARM微处理器支持哪几种运行模式？各运行模式有什么特点？ User：用户模式。绝大部分的任务执行都在这种操作模式下，此为正常的程序执行 模式。 FIQ：快速中断模式。支持数据传送或通道处理。 IRQ：普通中断模式。用于一半中断处理。 Supervisor：管理模式。一种操作系统受保护的方式。 Abort：中止模式。在访问数据中止后或指令预取中止后进入中止方式。 System：系统模式。是操作系统一种特权级的用户方式。 Undef：未定义模式。当执行未定义指令时会进入这种操作模式。
测绘程序设计与C++编程课程设计 心得体会 学院： 班级： 学号： 姓名：
课程设计心得体会 时间过的真快，一晃眼的功夫，C++实习就要结束了，虽然只是短短的10天，但带给我的却很多。 首先，我先简单回顾一下自己在这一段时间的经历。 实习是从31号开始的，经过短短的一上午的辅导，我就开始了自己的任务，每个人必做的第一题最优直线平差、自己选的第六题秩亏网平差和一个临时加的水准路线与三角高程相对定权问题的处理。说实话，虽说自己利用空闲的时间看了一本C++的教程，对书本上的知识有所补充，对一些知识点相对理解加深了一些，但是如果真正上机编程的话，还是有点小心虚。俗话说：熟能生巧；在老师的激励下，我对自己的本次实习充满信心与期待。 我的实习的真正开始算是第二天吧，也就是元旦放假第一天，因为天气比较冷所以就呆在宿舍在自己的电脑上先小试身手，不管做什么东西，都要有一个好的基础，MAT类和adj类算是测绘程序设计的一个非常重要的辅助工具吧，几乎每个程序都要涉及，于是我就用了一天的时间将“MAT.h”头文件读了一遍，尽管求逆inverse()函数和求矩阵的秩R（）函数没有看懂，但其具体在什么地方用，和其他的一些程序算是有一定的掌握，然后就分析题目，慢慢做吧。 万事开头难，古人真是睿智。最优直线的问题，题目看了好几遍，相关的一些老师的程序也读了几次，感觉还是没法下手，也许感觉这东西不靠谱，它有时候会挡住你前进的路，而你只能靠着这种感觉原地踏步，重要的是摒弃它，踏出你的第一步。算了，硬着头皮踏出犹豫的第一步，先建个Myline的类，然后把能想到的数据成员与成员函数加进去，然后在做定义。就这样磕磕绊绊地、边写边参考老师的程序，我的程序算是有了几个大块了，file_in_Myline（char *），file_out_Myline（char *），Myline_adj()，为了实现文件能够成功的调用，我又尝试着加入了Creat_Myline_file(char *)函数，通过屏幕上提示创建自己的文件，然后有直接调用file_in_Myline(char *)函数直接应用，为了尽量减少在main（）函数中的处理，最后有加入了联系file_in_Myline(char *)和file_out_Myline(char *)的file_Myline(char *,char*)函数，然后其他数据成员根据需要往类中添加。就这些东西，我做了一天，还没有去调试，没有建立其函数之间的传递，效率真够低的，然后2号晚上开始调试，好多错误，看的懂的，看不懂的，我极力调试着，但我的脑子也越来越混乱，烦躁开始侵蚀我的理智。。。算了，休息会吧，再跟其他同学交流一下，宿舍小憩了一会，然后请来了编程不错的一个同学，他因为对这方面感兴趣，就提前好几天开始编程了，他给我指导了一些问题，期间，我们也交流了好多关于课题任务的一些知识点、注意点，晚上，11点左右，我的最优直线算是孕育而生了，程序的运行结果跟预期结果一样，真的，在结果显示在屏幕上的那一刻，我真的感觉好友成就感，今天就到这吧，有些累了，虽然程序在整体上看起来有点混乱、有的粗糙，但我可以安逸的睡了，明天再做整体修正吧，总体来说，这个开头在有心人面前算是开的有点崎岖但还算顺利。 然后第二天修改了下我的最优直线，再考虑了下我的第六题，那天晚上也算是曲折的做了出来，第十题老师说是很简单，而且就光当时的讲解讲了好几遍，所以有目的的去看定权的那一部分程序，没花多长时间就把它搞定了，元旦三天时间，别人玩的时候，我做了我的程序，有好多同学的程序还没有开始呢，哈哈，我感觉好幸福！
一．FX2特性介绍 1．1介绍 Cypress Semiconductor公司的EZ－USB FX2是世界上第一款集成USB2.0的微处理器，它集成了USB2.0收发器、SIE（串行接口引擎）、增强的8051微控制器和可编程的外围接口。FX2这种独创性结构可使数据传输率达到56Mbytes/s，即USB2.0允许的最大带宽。在FX2中，智能SIE可以硬件处理许多USB1.1和USB2.0协议，从而减少了开发时间和确保了USB的兼容性。GPIF（General Programmable Interface）和主/从端点FIFO（8位或16位数据总线）为ATA、UTOPIA、EPP、PCMCIA和DSP等提供了简单和无缝连接接口。1．2结构 CY7C68013结构图如图1所示。它有三种封装形式：56SSOP，100TQFP和128TQFP。 1．3特征： ★内嵌480MBit/s的收发器，锁相环PLL，串行接口引擎SIE——集成了整个USB 2.0协议的物理层。 ★为适应USB 2.0的480MBit/s的速率，FIFO端点可配置成2，3，4个缓冲区。 ★内嵌可工作在48MHz的增强型8051，它具有以下特征：
- 具有256Byte的寄存器空间，两个串口，三个定时器，两个数据指针。 - 四个机器周期（工作在48MHz下时为83.3ns）即组成一个指令周期。 - 特殊功能寄存器（包括I/O口控制寄存器）可高速访问。 - 应用USB向量中断，具有极短的ISR响应时间。 - 只用作USB事务管理，控制，不参与数据传输，较好地解决了USB高速模式的带宽问题。 ★“软配置”——USB固件可由USB总线下载，片上不需集成ROM。 ★拥有四个FIFO接口，可工作在内部或外部时钟下。端点和FIFO接口的应用使外部逻辑和USB总线可高速连接。 ★内嵌通用可编程接口GPIF，它是一个状态机，可充当主控制器，提供外部逻辑和USB总线的“无胶粘贴”。 ★一种单片USB 2.0外设解决方案，不需要外部的协议物理层，FX2把所有的功能集成在一个芯片上。
测量程序设计实习报告 姓名： 班级： 学号： 教师评语： 日期：二零一四年十二月
实验名称：使用C#开发环境建立测量程序框架 一、实验的目的与任务： （1）学会用C#窗体程序开发环境建立应用程序框架方法 （2）学会使用常见的Windows控件 （3）根据自身需要设计一个测量程序界面 二、实验的过程与步骤： 1.创建窗体项目 打开“新建项目”对话框，选左边“已安装模板”栏的“其他语言\Visual C#”项，再选右边“模板”栏的“Windows应用程序”模板。选择磁盘卷和父目录位置后，输入项目名称“测量程序”按“确定”按钮关闭对话框。 2.修改窗体属性 窗体的属性有很多，其中常用的有： 布局：大小Size——缺省为300*300像素，可以通过修改此属性，或直接拖动窗体的边框来改变窗体的尺寸。运行时用户也可以自己改变窗体大小。 设计：是程序设计中窗口的引用名称，名称（Name）缺省为Form1，可以改成自己喜欢的名称，如CLCX，回车确认后，系统会自动修改所有相关内容中的该标识符。 外观：文本Text——对应于窗体的标题，缺省也为Form1，可以改为自己喜欢的标题，如“导线简易平差”。 单击窗口界面，再点击菜单工具栏中“属性”工具，调出属性窗口，此时属性窗口显示的内容便是窗口的属性，找到“Name”栏，将其值改为“CLCX”；再找到“Text”栏，将其值改为“导线简易平差”。 将鼠标箭头放置于窗口边缘，拖动窗口以调整窗口大小，将窗口大小调整为合适大小。 3.添加按钮和控件 可以在窗口中添加标准控件，以实现可视化的目的，C#中常用的标准控件有：（1）按钮（Button） 是用户以交互方式控制程序运行的控件之一。 主要属性： 1）Text属性 设置显示在按钮表面上的文字，用于说明该按钮的作用。 2）Enabled属性 设置按钮是否可用； （2）Label控件 Label控件主要用于通过其Text属性显示文本信息。 主要属性： 1）Text属性 标签中显示的文本内容 2）Font
异步FIFO的实现方式 实验目的 本次实验介绍一种异步FIFO的实现方式。使用FIFO存储器可以在两个不同时钟系统之间快速而方便的传输数据。另外，在网络接口，图像处理等方面异步FIFO存储器也得到了广泛的应用。因此，异步FIFO存储器具有较大的研究和应用价值。 异步FIFO的介绍和整体结构 异步FIFO(First In First Out)存储器是指向FIFO缓冲器中写入数据的时钟域和从FIFO缓冲器中读取数据的时钟域是不同的，这两个时钟之间没有必然的因果关系。异步FIFO是一种先进先出的电路，使用在异步时钟域数据接口的部分，用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中，由于时钟之间周期和相位完全独立，所以数据的丢失概率不为零。如何设计一个高可靠性、高速的异步FIFO存储器便成为一个难点。 异步FIFO的一般结构如图1所示，都是由一个读时钟域电路、一个写时钟域电路和一个双端口的RAM来构成的。异步FIFO与同步FIFO所做的工作是相同的，都是在写信号有效时写数据到RAM中，在读信号有效时把数据从RAM中读出，所以对于中间部分的RAM 设计是比较简单的。另外，读电路和写电路单独实现起来也是比较容易的，只需要按照同步FIFO的工作情况，如果没有写满或读空的状态时每写一个数据就把写地址加1,每读一个数据就把读地址减1。设计难点在于两个时钟域的交叠部分:满、空状态的产生，这也是设计的重点。
图1 异步FIFO结构 针对这个问题，先从对亚稳态的处理开始介绍 亚稳态的处理 一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态、并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。亚稳态发生的原因是由于在同步系统中，如果触发器的建立时间或保持时间不满足，就可能产生亚稳态，此时触发器输出端Q在亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态，逻辑误判有可能通过电路的特殊设计减轻危害(如本设计中将使用的Gray码计数器)，而亚稳态的传播则扩大了故障面，难以处理。 在数字集成电路中寄存器要满足建立时间和保持时间。建立时间是在时钟翻转之前数据输入必须有效的时间，保持时间是在时钟沿之后数据输出必须仍然有效的时间。当一个信号被寄存器锁存时，如果信号和时钟之间不满足这个要求，Q的值是不确定的，并且在未知的时刻会固定到高电平或低电平。此时寄存器进入了亚稳态(Metastability)。解决这一问题的最简单方法是使用同步器，使得在另一个时钟域采样时信号足够稳定。 同步器的设计本身就是一个比较麻烦的问题，本次设计中也不深入讨论一些细节性的问题，直接采用两级采样的同步器，避免了使用一级同步器仍可能出现亚稳态的情况。每个这样的同步器都具有一个等于时钟周期的等待时间。这种同步器可以把一些亚稳态的值同步为确定值，但并不一定是正确值，同时有一些亚稳态也还是无法稳定成确切值的，这种情况称为同步出错。由于同步出错的随机性，很难对它们进行跟踪。如果想进一步降低亚稳态出现的概率、可以再増加同步器的级数，但是太多的同步器会使系统的性能下降，所以系统中不会用太多的同步器，一般使用两个同步器已经足够。 空满状态的判断 之所以在前面介绍了亚稳态的问题，是因为这是判断满状态或空状态无法回避的一个问题。因为读电路在读控制时维持一个地址指针，写电路在写控制时维持一个地址指针，简单来说，这两个地址指针直接一比较，就能得到空满的判断结果，但是实际操作起来非常麻烦。例如对于满状态来说，这是写入电路所关心的状态，因为满状态下不能继续写入数据，但是空状态对于写电路没有影响。如果写入电路要判断当前FIFO是否为满，就需要把写电路自身维持的写指针和读电路维持的读指针做比较，这个读指针就需要送入写电路中，此时就发生了穿过时钟域的问题，也就是说，读指针要从读时钟域同步到写时钟域，然后参与判断，此时就需要前面介绍的同步器。同样，对于空状态来说，这是读出电路所关心的状态，也是由读电路来维持的，因为空状态下再读数就会得到错误的数据，但是满状态下读数是没有影响的。如果读电路要判断当前FIFO是否为空，就需要把写时钟域中的写指针取到读时钟域来，和读时钟域的读指针进行比较得出是否是空状态，同样跨越了时钟域。在跨时钟域系统中希望出现错误的概率越低越好，此时格雷码无疑是最好的一个选择。格雷码属于可靠性编码，是一种误差最小化的编码，它大大减少了由一个状态到下一个状态时电路混淆。由这种编码相邻的两个码组之间只有一位不同，和其他编码同时改变2位和多位的情况相比更为可靠。表1所示是格雷码与二进制码的对应关系。
程序设计课程设计 指导书 软件学院软件工程系 2017 年 6 月 1 日
太原理工大学课程设计任务书 学生姓名专业班级软件 课程名称程序设计课程设计（Programming Curriculum Design） 设计名称相邻数对,ISBN 识别码,文本文件单词统计等设计周数 2 设计 1.基本要求 掌握C或C++语言、结构化程序和面向对象程序设计方法、数据结构和离任务散数学理论知识，熟悉C或C++程序的开发环境及调试过程，巩固和加深对理论课中知识的理解，提高学生对所学知识的综合运用能力。 主要 2.培养学生以下技能 ①培养学生查阅参考资料、手册的自学能力，通过独立思考深入钻研问题， 设计学会自己分析、解决问题。 ②通过对所选题目分析，找出解决方法，设计算法，编制程序与调试程序。 参数③能熟练调试程序，在教师的指导下，完成课题任务。 ④按课程设计报告的要求撰写设计报告。 1.设计内容 ①相邻数对；②ISBN 识别码；③文本文件单词统计；④构造可以使 n 个城 设计内容市连接的最小生成树；⑤送货；⑥学生信息管理系统 2.设计要求 设计要求 ①至少完成上述设计内容中的 4 个设计题目；②对每个题目要给出设计方 案、功能模块划分、算法思想；③选择使用的数据结构；④给出题目的程序实 现；⑤按要求撰写设计报告。 主要参考 1.《程序设计课程设计》指导书； 2.《程序设计技术》、《数据结构》等课程教材； 资料 3. 其他自选的相关资料。 学生提交课程设计报告封面应给出专业、班级、姓名、学号、指导教师和完成日期。 每个设计题目的内容包括以下几项：设计题目、问题描述、问题分析、功能实归档文件现、测试实例及运行结果、源程序清单。 注： 1.课程设计完成后，学生提交的归档文件应按照：封面—任务书—说明书—图纸的顺序进行装订上交（大张图纸不必装订）。 2.可根据实际内容需要续表，但应保持原格式不变。 指导教师签名：日期：2017.6.3
关于 ALTERA 提供的 FIFO 核使用原理（转）
加入收藏
2010-12-18 16:01
?
转发分享 人人网 开心网 新浪微博 搜狐博客 百度收藏 谷歌收藏 qq 书签 豆瓣 淘江湖 Facebook Twitter Digg Yahoo!Bookmarks
ALTERA 提供了 LPM_FIFO 参数宏模块，可以在代码中例化使用。 FIFO 有两种工作模式：（1）SCFIFO，（2）DCFIFO 其中 SCFIFO 指读写用一个时钟进行同步，可以支持同时读写的功能。 其中 DCFIFO 指读写使用不同的时钟进行同步，这在设计多时钟系统中相当有用，可用于 不同时钟同步信号之间的同步调整。 首先看看 DCFIFO 模式下的几个比较重要的信号： [A]在写端，主要有以下几个信号： (1) data[n-1:0]：写入数据信号总线； (2) wrreq：写入请求信号，高有效 (2) wrclk：写入同步时钟； (3) wrfull, wrempty：用于指示写端 FIFO 为空或者满的状态； (4) wrusedw[log2(SIZE_FIFO)-1:0] ：写入的数据个数，按写入个数递增； 上述信号都与写入时钟 srclk 同步； [B]在读端，主要有以下几个信号： (1) q[n-1:0]：读取数据信号总线； (2) rdreq：读取请求/确认信号，高有效 (2) rdclk：读取同步时钟；
(3) rdfull, rdempty：用于指示读端 FIFO 为空或者满的状态； (4) rdusedw[log2(SIZE_FIFO)-1:0] ：读取的数据个数，按读取顺序递减； FIFO 主要有两种工作模式： (1) Legacy mode(Legacy synchronous FIFO mode ) (2) Show-ahead mode(Show-ahead synchronous FIFO mode) 其中： 在 Legacy mode， 读端的 rdreq 信号作为读取 FIFO 的请求信号(REQ)， 读取数据在 rdreq 置位后的第二个时钟周期有效。 在 Show-ahead mode，读端的 rdreq 信号作为读取 FIFO 的确认信号(ACK)，读取数据 在 rdreq 置位后立即有效，不要额外的读取周期。 下面分别给出 Legacy mode 和 Show-ahead mode 的读写时序： [A] Legacy mode
[B] Show-ahead mode
由上述时序可以看出两种模式的区别。 值得注意的是： 读端在读取数据的时候，必须等待写端数据准备好，即 rdempty 为低之后开始读取数据， 为高期间表明 FIFO 状态为空，写端写入数据未有效。 相应的在写端如果 wrfull 为高，则表明 FIFO 状态以满，不能再写入数据，此时写入的数 据无效。
异 步 FIFO 结 构 （第一部分） 作者：Vijay A.Nebhrajani 翻译：Adam Luo 2006年7月 设计一个FIFO是ASIC设计者遇到的最普遍的问题之一。本文着重介绍怎样设计FIFO——这是一个看似简单却很复杂的任务。 一开始，要注意，FIFO通常用于时钟域的过渡，是双时钟设计。换句话说，设计工程要处理（work off）两个时钟，因此在大多数情况下，FIFO工作于独立的两个时钟之间。然而，我们不从这样的结构开始介绍—我们将从工作在单时钟的一个FIFO特例开始。虽然工作在同一时钟的FIFO在实际应用中很少用到，但它为更多的复杂设计搭建一个平台，这是非常有用的。然后再从特例推广到更为普通的FIFO，该系列文章包括以下内容： 1．单时钟结构 2．双时钟结构——双钟结构1 3．双时钟结构——双钟结构2 4．双时钟结构——双钟结构3 5．脉冲模式FIFO
单时钟FIFO特例 FIFO有很多种结构，包括波浪型（ripple）FIFO，移位寄存器型以及其他一些我们并不关心的结构类型。我们将集中讨论包含RAM存储器的结构类型。其结构如图1所示。 通过分析，我们看到图中有一个具有独立的读端口和独立的写端口的RAM 存储器。这样选择是为了分析方便。如果是一个单端口的存储器，还应包含一个仲裁器保证同一时刻只能进行一项操作（读或写），我们选择双口RAM（无需真正的双口RAM，因为我们只是希望有一个简单的相互独立的读写端口）是因为这些实例非常接近实际情况。 读、写端口拥有又两个计数器产生的宽度为log2(array_size)的互相独立的读、写地址。数据宽度是一个非常重要的参数将在在稍后的结构选择时予以介绍，而现在我们不必过分的关心它。为了一致，我们称这些计数器为“读指针”（read pointer）和“写指针”（write pointer）。写指针指向下一个将要写入的位置，读指针指向下一个将要读取的位置。每次写操作使写指针加1，读操作使读指针加1。 我们看到最下面的模块为“状态”(stauts) 模块。这个模块的任务实给FIFO 提供“空”（empty）和“满”（full）信号。这些信号告诉外部电路FIFO已经达到了临界条件：如果出现“满”信号，那么FIFO为写操作的临界状态，如果出现“空”信号，则FIFO为读操作的临界状态。写操作的临界状态（“full is active”）表示FIFO已经没有空间来存储更多的数据，读操作的临界表示FIFO没有更多
课程设计说明书（论文） 课程名称 Java程序设计实践 题目文字聊天软件设计 专业软件工程班级软件1201 学号 1211030115姓名赵阳 起止日期 2012.06.24----2012.06.28 指导教师王洪亮成绩 辽宁石油化工大学计算机与通信工程学院
摘要 计算机网络的迅速发展，对人类社会诸多领域产生了巨大的影响。尤其是，随着信息时代的来临，人们之间愈来愈趋向于通过网络来交流和传递信息。而聊天系统正是当前人们使用最多的中介。在这个平台上，许多认识或不认识的人们彼此间能够随意的相互交流。因此，开发和构架这种平台符合时代发展的需要。 本系统在开发中用到了局域网通信机制的原理，通过直接继承Thread类来建立多线程。开发中利用了计算机网络编程的基本理论知识，如TCP/IP协议、客户端/服务器端模式（Client/Server模式）网络编程的设计方法等。在网络编程中对信息的读取、发送，是利用流来实现信息的交换，其中介绍了对实现一个系统的信息流分析，包含了一些基本的软件工程方法。 Abstract The rapid development of computer networks, many areas of human society had a huge impact. In particular, with the advent of the information age, more and more people tend to pass between the networks to communicate and convey information. The chat system is currently the most people to use intermediaries. On this platform, a lot of people know or do not know each other can freely mutual exchange. Therefore, the development and architecture of this platform meets the needs of the times. The system used in the development of a local area network communication mechanism principle, through the direct successor to the Thread class to create multiple threads. Developed a computer network using basic theoretical knowledge of programming, such as TCP / IP protocol, the client / server mode (Client / Server mode) network programming design method. In network programming to read the information, sending, is the use of the exchange of information flow to achieve, which describes the realization of a systematic information flow analysis, contains some basic software engineering methods.
1、什么是嵌入式系统 以应用为中心,以计算机技术为基础,软硬件可裁剪，适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。 2、嵌入式微处理器一般就具备那些特点 （1）対实时多任务有很强的支持能力 （2）具有功能很强的存储区保护功能 （3）具有可扩展的处理器结构 （4）嵌入式微处理器功耗很低 3、什么是中间层 介于硬件层和软件层之间，将硬件的细节进行屏蔽，便于操作系统调用，因此成为中间层，又称硬件抽象层或板级支持包。 4、简述冯诺依曼体系结构和哈佛体系结构的定义与不同。 冯.诺依曼体系结构又称普林斯顿体系结构，是一种将程序指令存储器和数据存储器合并在一起的存储器结构。处理器经由同一总线输出来访问程序和数据存储器，程序和数据宽度相同。 哈佛体系结构是一种将程序指令存储和数据存储分开的存储结构，目的是为了减轻程序运行时的访存瓶颈。哈佛结构的微处理器通常具有较高的执行效率。 5嵌入式处理器按体系结构分为那几类，分别简答介绍 冯。诺依曼体系结构和哈佛体系结构。 6.嵌入式处理器按指令类型可以分为哪几类分别简要介绍。 复杂指令集（CISC）处理器和精简指令集（RISC）处理器 CISC：微处理器除向程序员提供类似各种寄存器和机器指令的功能外，还通过预存于制度存储器（ROM）中的微程序来实现及其强的功能，处理器在分析每一条指令之后执行一系列初级指令运算来完成所需功能。这种设计形式被称为CISC结构 特点：（1）指令格式不固定，指令长度不一致，操作数可多可少 （2）寻址方式复杂多样，以利于程序编写 （3）采用微程序结构，执行每条指令均需一个微指令序列 （4）每条指令需要若干个机器周期才能完成，指令越复杂，花费IE机器周期越多。RISC：指令系统中应当只包含哪些使用频率很高的少量指令，并提供一些必要的指令以支持操作系统和高级语言。 特点：（1）指令数目少，在通道中只包含最有用的指令 （2）执行时间短，确保数据通道快速执行每一条指令 （3）使CPU硬件结构设计更为简单 （4）每条指令都采用标准字长。 7.嵌入式软件体系结构有哪几种类型，优缺点如何 4种，分别是轮转结构、带中断的轮转结构、函数队列调度结构和实时操作系统结构。 轮转结构： 优点：结构简单，没有中断，没有共享数据，无需考虑延迟时间。 缺点：（1）如果一个设备需要比微处理器在最坏情况下完成一个循环的时间更短的响应时间，那么这个系统将无法工作。 （2）即使所要求的响应时间不是绝对的截止时间，当有冗长的处理时系统也会工作得不好。（3）这种结构很脆弱。 带中断的轮转结构： 优点：可对优先级进行更多的控制，中断程序可以获得很快的响应。