一、组合逻辑电路设计
题目1、1. 人的血型有A、B、AB、O四种。输血时输血者的血型与受血者血型必须符合图1中用箭头指示的授受关系。判断输血者与受血者的血型是否符合上述规定，要求用八选一数据选择器（74LS151）及与非门（74LS00）实现。（提示：用两个逻辑变量的4种取值表示输血者的血型，例如00代表
A、01代表
B、10代表AB、11代表O。）
图1
设计
1、用变量P来表征输血与受血者血型是否一致，P=1、P=0分别表示血型一致和血
型不一致，a、b的组合表征输血者的血型，c、d的组合表征受血者的血型，如
表格所示
输血受血
0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1
1
1
1
1
3、 由要求，可得该逻辑电路的逻辑表达式为
P=a b c d +a b c d +a bc d+a bc d +ab c d +abc +abc ''''''''''''''?????
利用八选一数据选择器（74LS151）及与非门（74LS00）实现逻辑电路，其电路图如下
波形图如下：
其中a 、b 的组合表示输血者的血型，a 、b 的波形如图，c 、d 组合表示受血者的血型，c 、d 的波形图见图，p 代表血型是否一致，对应波形图见图
结论：
将波形图与真值表对比发现设计的逻辑电路图能够完成要求
题目2、设计用3个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都能控制电灯由亮变灭或者由灭变亮，要求用发放的器件实现。
设计
1、用变量P表示灯的状态，P=1、P=0分别对应灯亮、灭两状态；用变量A、B、
C分别表示三个开关，规定开关闭合是1，断开为0.
2、设初始状态A=B=C=1，灯亮，通过改变A、B、C状态，改变灯的亮、灭，其
真值表如下：
A B C P
1 1 1 1
1 1 0 0
1 0 1 0
0 1 1 0
1 0 0 1
0 1 0 1
0 0 1 1
0 0 0 0
3
''''''
P=ABC+AB C+A BC+A B C
其为三位输入最小项相加的形式，因此可用3位2进制译码器74LS138和四输入与非门74LS20来连接逻辑电路，设计完的逻辑电路如下图：
波形图如下：
其中A表示A开关的状态波形图，B表示B开关的状态波形图，C表示C开关的状态波形图，8端口对应波形为电灯开关状态对应波形图
结论：
将波形图与真值表对比发现设计的逻辑电路图能够完成要求
实验六组合逻辑电路的设计与测试 1．实验目的 (1)掌握组合逻辑电路的设计方法； (2)熟悉基本门电路的使用方法。 (3)通过实验，论证所设计的组合逻辑电路的正确性。 2．实验设备与器材 1)数字逻辑电路实验箱，2)万用表，3)集成芯片74LS00二片。 3．预习要求 (1)熟悉组合逻辑电路的设计方法； (2)根据具体实验任务，进行实验电路的设计，写出设计过程，并根据给定的标准器件画出逻辑电路图，准备实验； (3)使用器件的各管脚排列及使用方法。 4．实验原理 数字电路中，就其结构和工作原理而言可分为两大类，即组合逻辑电路和时序逻辑电路。组合逻辑电路输出状态只决定于同一时刻的各输入状态的组合，与先前状态无关，它的基本单元一般是逻辑门；时序逻辑电路输出状态不仅与输入变量的状态有关，而且还与系统原先的状态有关，它的基本单元一般是触发器。 (1)组合电路是最常用的逻辑电路，可以用一些常用的门电路来组合完成具有其他功能的门电路。设计组合逻辑电路的一般步骤是： 1)根据逻辑要求，列出真值表； 2)从真值表中写出逻辑表达式； 3)化简逻辑表达式至最简，并选用适当的器件； 4)根据选用的器件，画出逻辑电路图。 逻辑化简是组合逻辑设计的关键步骤之一。为了使电路结构简单和使用器件较少，往往要求逻辑表达式尽可能化简。由于实际使用时要考虑电路的工作速度和稳定可靠等因素，在较复杂的电路中，还要求逻辑清晰易懂，所以最简设计不一定是最佳的。但一般来说，在保证速度、稳定可靠与逻辑清楚的前提下，尽量使用最少的器件，以降低成本。 (2)与非门74LS00芯片介绍 与非门74LS00一块芯片内含有4个互相独立的与非门，每个与非门有二个输入端。其逻辑表达式为Y=AB，逻辑符号及引脚排列如图6-1(a)、(b)所示。 (a)逻辑符号(b)引脚排列 图6-1 74LS20逻辑符号及引脚排列 (3)异或运算的逻辑功能 当某种逻辑关系满足：输入相同输出为“0”，输入相异输出为“1”，这种逻辑关系称为“异或”逻辑关系。 (4)半加器的逻辑功能 在加法运算中，只考虑两个加数本身相加，不考虑由低位来的进位，这种加法器称为半加器。 5．实验内容 (1)用1片74LS00与非门芯片设计实现两输入变量异或运算的异或门电路 要求：设计逻辑电路，按设计电路连接后，接通电源，验证运算逻辑。输入端接逻辑开关输出插口，以提供“0”与“1”电平信号，开关向上，输出逻辑“1”，向下为逻辑“0”；电路的输出端接由LED发光二极管组成的0-1指示器的显示插口，LED亮红色为逻辑“1”，亮绿色为逻辑“0”。接线后检查无误，通电，用万用表直流电压20V档测量输入、输出的对地电压，并观察输出的LED颜色，填入表6-1。
实验二组合逻辑电路的设计与测试 一、实验目的 1、掌握组合逻辑电路的分析与设计方法。 2、加深对基本门电路使用的理解。 二、实验原理 1、组合电路是最常用的逻辑电路，可以用一些常用的门电路来组合完成具有其他 功能的门电路。例如，根据与门的逻辑表达式Z= AB =得知，可以用两 个非门和一个或非门组合成一个与门，还可以组合成更复杂的逻辑关系。 2、分析组合逻辑电路的一般步骤是： 1)由逻辑图写出各输出端的逻辑表达式； 2)化简和变换各逻辑表达式； 3)列出真值表； 4) 根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。 3、设计组合逻辑电路的一般步骤与上面相反，是： 1)根据任务的要求，列出真值表； 2)用卡诺图或代数化简法求出最简的逻辑表达式； 3)根据表达式，画出逻辑电路图，用标准器件构成电路； 4)最后，用实验来验证设计的正确性。 4、组合逻辑电路的设计举例 1)用“与非门”设计一个表决电路。当四个输入端中有三个或四个“1”时， 输出端才为“1”。 设计步骤： 根据题意，列出真值表如表2-1所示，再添入卡诺图表2-2中。 表2-1 表决电路的真值表 表2-2 表决电路的卡诺图 然后，由卡诺图得出逻辑表达式，并演化成“与非”的形式： ABD CDA BCD ABC Z+ + + = B A+
? = ? ABC? ACD BCD ABC 最后，画出用“与非门”构成的逻辑电路如图2-1所示： 图2-1 表决电路原理图 输入端接至逻辑开关（拨位开关）输出插口，输出端接逻辑电平显示端口，自拟真值表，逐次改变输入变量，验证逻辑功能。 三、实验设备与器材 1.数字逻辑电路实验箱。 2.数字逻辑电路实验箱扩展板。 3.数字万用表。 4.芯片74LS00、74LS02、74LS04、74LS10、74LS20。 四、实验内容实验步骤 1、完成组合逻辑电路的设计中的两个例子。 2、设计一个四人无弃权表决电路(多数赞成则提议通过)，要求用四2输入与非门 来实现。 3、用与非门74LS00和异或门74LS86设计一可逆的4位码变换器。 要求： 1)当控制信号C=1时，它将8421码转换成为格雷码；当控制信号C=0时，它 将格雷码转换成为8421码； 2)写出设计步骤，列出码变换关系真值表并画出逻辑电路图； 3)安装电路并测试逻辑电路的功能。 五、实验预习要求 1、复习各种基本门电路的使用方法。 2、实验前，画好实验用的电路图和表格。 3、自己参考有关资料画出实验内容2、3、4中的原理图，找出实验将要使用的芯 片，以备实验时用。 六、实验报告要求 1、将实验结果填入自制的表格中，验证设计是否正确。 2、总结组合逻辑电路的分析与设计方法。
第七章门电路与组合逻辑电路 习题一 一、选择题 1. 三态门输出高阻状态时，是正确的说法。 A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 2. 以下电路中可以实现“线与”功能的有。 A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门 3．以下电路中常用于总线应用的有。 A.T S L门 B.O C门 C.漏极开路门 D.C M O S与非门 4．逻辑表达式Y=A B可以用实现。 A.正或门 B.正非门 C.正与门 D.负或门 5．T T L电路在正逻辑系统中，以下各种输入中相当于输入逻辑“1”。 A.悬空 B.通过电阻 2.7kΩ接电源 C.通过电阻 2.7kΩ接地 D.通过电阻510Ω接地 6．对于T T L与非门闲置输入端的处理，可以。 A.接电源 B.通过电阻3kΩ接电源 C.接地 D.与有用输入端 并联 7．要使T T L与非门工作在转折区，可使输入端对地外接电阻R I。 A.＞R O N B.＜R O F F C.R O F F＜R I＜R O N D.＞R O F F 8．三极管作为开关使用时，要提高开关速度，可。 A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管 9．C M O S数字集成电路与T T L数字集成电路相比突出的优点是。 A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽 10．与C T4000系列相对应的国际通用标准型号为。 A.C T74S肖特基系列 B.C T74L S低功耗肖特基系列 C.C T74L低功耗系列 D.C T74H高速系列 二、判断题（正确打√，错误的打×） 1．TTL与非门的多余输入端可以接固定高电平。（） 2．当TTL与非门的输入端悬空时相当于输入为逻辑1。（） 3．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（） 4．两输入端四与非门器件74LS00与7400的逻辑功能完全相同。（） 5．CMOS或非门与TTL或非门的逻辑功能完全相同。（）
实验一 组合逻辑电路的设计 一、实验目的： 1、 掌握组合逻辑电路的设计方法。 2、 掌握组合逻辑电路的静态测试方法。 3、 加深FPGA 设计的过程，并比较原理图输入和文本输入的优劣。 4、 理解“毛刺”产生的原因及如何消除其影响。 5、 理解组合逻辑电路的特点。 二、实验的硬件要求： 1、 EDA/SOPC 实验箱。 2、 计算机。 三、实验原理 1、组合逻辑电路的定义 数字逻辑电路可分为两类：组合逻辑电路和时序逻辑电路。组合逻辑电路中不包含记忆单元（触发器、锁存器等），主要由逻辑门电路构成，电路在任何时刻的输出只和当前时刻的输入有关，而与以前的输入无关。时序电路则是指包含了记忆单元的逻辑电路，其输出不仅跟当前电路的输入有关，还和输入信号作用前电路的状态有关。 通常组合逻辑电路可以用图1.1所示结构来描述。其中，X0、X1、…、Xn 为输入信号， L0、L1、…、Lm 为输出信号。输入和输出之间的逻辑函数关系可用式1.1表示： 2、组合逻辑电路的设计方法 组合逻辑电路的设计任务是根据给定的逻辑功能，求出可实现该逻辑功能的最合理组 合电路。理解组合逻辑电路的设计概念应该分两个层次：（1）设计的电路在功能上是完整的，能够满足所有设计要求；（2）考虑到成本和设计复杂度，设计的电路应该是最简单的，设计最优化是设计人员必须努力达到的目标。 在设计组合逻辑电路时，首先需要对实际问题进行逻辑抽象，列出真值表，建立起逻辑模型；然后利用代数法或卡诺图法简化逻辑函数，找到最简或最合理的函数表达式；根据简化的逻辑函数画出逻辑图，并验证电路的功能完整性。设计过程中还应该考虑到一些实际的工程问题，如被选门电路的驱动能力、扇出系数是否足够，信号传递延时是否合乎要求等。组合电路的基本设计步骤可用图1.2来表示。 3、组合逻辑电路的特点及设计时的注意事项 ①组合逻辑电路的输出具有立即性，即输入发生变化时，输出立即变化。（实际电路中 图 1.1 组合逻辑电路框图 L0=F0(X0,X1,···Xn) · · · Lm=F0(X0,X1,···Xn) （1.1） 图 1.2 组合电路设计步骤示意图图
数电——组合逻辑电路设计 实现四位二进制无符号数乘法计算学号 姓名 专业通信工程 日期 2017.4.29
一、设计目的 设计一个乘法器，实现两个四位二进制数的乘法。两个二进制数分别是被乘数3210A A A A 和乘数3210B B B B 。被乘数和乘数这两个二进制数分别由高低电平给出。乘法运算的结果即乘积由两个数码管显示。其中显示低位的数码管是十进制的；显示高位的数码管是二进制的，每位高位片的示数都要乘以16再与低位片相加。所得的和即是被乘数和乘数的乘积。做到保持乘积、输出乘积，即认为实验成功，结束运算。 二、设计思路 将乘法运算分解为加法运算。被乘数循环相加，循环的次数是乘数。加法运算利用双四位二进制加法器74LS283实现，循环次数的控制利用计数器74LS161、数码74LS85比较器实现。运算结果的显示有数码管完成，显示数字的高位（进位信号）由计数器74LS161控制。 以54 为例。被乘数3210A A A A 是5，输入0101；乘数3210B B B B 是4，输入0100.将3210A A A A 输入到加法器的A 端，与B 端的二进制数相加，输出的和被送入74LS161的置数端（把这个计数器成为“置数器”）。当时钟来临，另一个74LS161（被称之为“计数器”）计1，“置数器”置数，返回到加法器的B 端，再与被乘数3210A A A A 相加……当循环相加到第四个时钟的时候，“计数器”计4，这个4在数码比较器74LS85上与乘数3210B B B B 比较，结果是相等，A=B 端输出1，经过反相器后变为0返回到被乘数输入电路，截断与门。至此，被乘数变为0000，即便是再循环相加，和也不变。这个和，是多次循环相加的和，就是乘积。高位显示电路较为独立，当加法器产生了进位信号，CA 端输出了一个高电平脉冲，经过非门变为下
第九章 门电路及组合逻辑电路 一、填空题 1、模拟信号的特点是在 和 上都是 变化的。（幅度、时间、连续） 2、数字信号的特点是在 和 上都是 变化的。（幅度、时间、不连续） 3、数字电路主要研究 与 信号之间的对应 关系。（输出、输入、逻辑） 4、最基本的三种逻辑运算是 、 、 。（与、或、非） 5、逻辑等式三个规则分别是 、 、 。（代入、对偶、反演） 6、逻辑函数常用的表示方法有 、 和 。（真值表、表达式、卡诺图、逻辑图、波形图五种方法任选三种即可） 7、半导体二极管具有 性，可作为开关元件。（单向导电） 8、半导体二极管 时，相当于短路； 时，相当于开路。（导通、截止） 9、半导体三极管作为开关元件时工作在 状态和 状态。（饱和、截止） 10、在逻辑门电路中，最基本的逻辑门是 、 和 。（与门、或门、非门） 11、与门电路和或门电路具有 个输入端和 个输出端。（多、一） 12、非门电路是 端输入、 端输出的电路。（单、单） 13、根据逻辑功能的不同特点，逻辑电路可分为两大类： 和 。（组合逻辑电路、时序逻辑电路） 14、组合逻辑电路主要是由 、 和 三种基本逻辑门电路构成的。（与门、或门、非门） 15、（1）2(10011011)(= 8)(= 16) 答：233、9B （2）16()(AE = 2)(= 8) 答：10101110、256 （3）()125(10= 2) （4）()375.13(10= 2) 答：（1）1111101（2）1101.011 二、判断题 1、十进制数74转换为8421BCD 码应当是BCD 8421)01110100(。 （√） 2、十进制转换为二进制的时候，整数部分和小数部分都要采用除2取余法。（╳） 3、若两个函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数未必相等。（╳）
组合逻辑电路设计实验报告 1.实验题目 组合电路逻辑设计一： ①用卡诺图设计8421码转换为格雷码的转换电路。 ②用74LS197产生连续的8421码，并接入转换电路。 ③记录输入输出所有信号的波形。 组合电路逻辑设计二： ①用卡诺图设计BCD码转换为显示七段码的转换电路。 ②用74LS197产生连续的8421码，并接入转换电路。 ③把转换后的七段码送入共阴极数码管，记录显示的效果。 2.实验目的 （1）学习熟练运用卡诺图由真值表化简得出表达式 （2）熟悉了解74LS197元件的性质及其使用 3.程序设计 格雷码转化： 真值表如下：
卡诺图： 1 010100D D D D D D G ⊕=+= 2 121211D D D D D D G ⊕=+=
3232322D D D D D D G ⊕=+= 33D G = 电路原理图如下： 七段码显示： 真值表如下： 卡诺图：
2031020231a D D D D D D D D D D S ⊕++=+++= 10210102b D D D D D D D D S ⊕+=++= 201c D D D S ++= 2020101213d D D D D D D D D D D S ++++= 2001e D D D D S +=
2021013f D D D D D D D S +++= 2101213g D D D D D D D S +++= 01213g D D D D D S +⊕+= 电路原理图如下：
4.程序运行与测试 格雷码转化： 逻辑分析仪显示波形：
实验二组合逻辑电路的设计 一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。 二、实验仪器及材料 a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。 三、预习要求及思考题 1．预习要求： 1）所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法. 4）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题 在进行组合逻辑电路设计时，什么是最佳设计方案？ 四、实验原理 1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是： 1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图； 4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。 五、实验内容 1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值表,如下表2-1。其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。 2）由表2-1全加器真值表写出函数表达式。
3）将上面两逻辑表达式转换为能用四2输入异或门（74LS86）和四2输入与非门（74LS00）实现的表达式。 4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。按图选择需要的集成块及门电路连线，将A i、B i、C i接逻辑开关，输出Si、Ci+1接发光二极管。改变输入信 号的状态验证真值表。 2.在一个射击游戏中，每人可打三枪，一枪打鸟(A)，一枪打鸡（B），一枪打兔子（C）。 规则是：打中两枪并且其中有一枪必须是打中鸟者得奖（Z）。试用与非门设计判断得奖的电路。（请按照设计步骤独立完成之） 五、实验报告要求： 1．画出实验电路连线示意图，整理实验数据，分析实验结果与理论值是否相等。 2．设计判断得奖电路时需写出真值表及得到相应输出表达式以及逻辑电路图。 3．总结中规模集成电路的使用方法及功能。
电子信息工程晓旭 2011117147 实验一组合逻辑电路设计（含门电路功能测试） 一．实验目的 1掌握常用门电路的逻辑功能。 2掌握用小规模集成电路设计组合逻辑电路的方法。 3掌握组合逻辑电路的功能测试方法。 二．实验设备与器材 数字电路实验箱一个 双踪示波器一部 稳压电源一部 数字多用表一个 74LS20 二4 输入与非门一片 74LS00 四2 输入与非门一片 74LS10 三3 输入与非门一片 三 .实验任务 1对74LS00,74LS20逻辑门进行功能测试。静态测试列出真值表，动态测试画出波形图，并说明测试的门电路功能是否正常。 2分析测试1.7中各个电路逻辑功能并根据测试结果写出它们的逻辑表达式。 3设计控制楼梯电灯的开关控制器。设楼上，楼下各装一个开关，要求两个开关均可以控制楼梯电灯。 4某公司设计一个优先级区分器。该公司收到有A,B,C，三类，A,类的优先级最高，B 类次之，C类最低。到达时，其对应的指示灯亮起，提醒工作人员及时处理。当不同类的同时到达时，对优先级最高的先做处理，其对应的指示灯亮，优先级低的暂不理会。按组合逻辑电路的一般设计步骤设计电路完成此功能，输入输出高低电平代表到
实验一： （1）74LS00的静态逻辑功能测试 实验器材：直流电压源，电阻，发光二极管，74LS00，与非门，开关，三极管 实验目的：静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否 实验过程：将74LS00中的一个与非门的输入端A,B分别作为输入逻辑变量，加高低电平，观测输出电平是否符合真值表描述功能。 电路如图1： 图1 真值表1.1： 实验问题：与非门的引脚要连接正确，注意接地线及直流电源 实验结果：由二极管的发光情况可判断出74LS00 实现二输入与非门的功能 （2）71LS00的动态逻辑功能测试 实验器材：函数发生器，示波器，74LS00，与非门，开关，直流电压源 实验目的：测试74LS00与非门的逻辑功能 实验容：动态测试适合用于数字系统中逻辑功能的检查，测试时，电路输入串行数字
第九章门电路及组合逻辑电路 一、填空题 1、 模拟信号的特点是在 ______ 和 ______ 上都是 __________ 变化的。（幅度、时间、连续） 2、 数字信号的特点是在 ______ 和 ______ 上都是 __________ 变化的。（幅度、时间、不连续） 3、 数字电路主要研究 ______ 与 ______ 信号之间的对应 ________ 关系。（输出、输入、逻辑） 4、 最基本的三种逻辑运算是 _______ 、 ________ 、 _________ 。（与、或、非） 5、 逻辑等式三个规则分别是 _______ 、 ________ 、 _________ 。（代入、对偶、反演） 6 逻辑函数常用的表示方法有 _________ 、 ________ 和 __________ o （真值表、表达式、卡诺图、逻 辑图、波形图五种方法任选三种即可） 7、 半导体二极管具有 ______ 性，可作为开关元件。（单向导电） 8、 半导体二极管 __________ 时，相当于短路； ______ 时，相当于开路。（导通、截止） 9、 半导体三极管作为开关元件时工作在 __________ 状态和 ___________ 状态。（饱和、截止） 10、 在逻辑门电路中，最基本的逻辑门是 _____ 、 ______ 和 ______ o （与门、或门、非门） 11、 与门电路和或门电路具有 _____ 个输入端和 _____ 个输出端。（多、一） 12、 非门电路是 ___ 端输入、 _______ 端输出的电路。（单、单） 13、 根据逻辑功能的不同特点，逻辑电路可分为两大类： _________ 和 ________ 。（组合逻辑电路、 、判断题 1、十进制数74转换为8421BC ［码应当是（01110100） 8421 BCD 。 （V ） 2、 十进制转换为二进制的时候，整数部分和小数部分都要采用除 2取余法。（X ） 3、 若两个函数相等，贝尼们的真值表一定相同；反之，若两个函数的真值表完全相同，贝U 这两个 函数未必相等。（X ） 4、 证明两个函数是否相等，只要比较它们的真值表是否相同即可。 （V ） 时序逻辑电路） 14、组合逻辑电路主要是由 ____ 、 ____ 和 15、 (1) (10011011)2 ( )8 ( (2) (AE )16 ( ) 2 ( )8 (3) (125)10 ( ) 2 (4) (13.375)10 ( ）2 答：（1） _三种基本逻辑门电路构成的。（与门、或门、非门） ）16 答：233、9B 答：10101110 256 1111101 （2） 1101.011
实验三组合逻辑电路设计（含门电路功能测试）
一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测出门电路的输出响应。动
态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。 测试电路如图3-2所示。试验中A、B输入高、低电平，由数字电路实验箱中逻辑电平产生电路产生，输入F可直接插至逻辑电平只是电路的某一路进行显示。
仿真示意 2.门电路的动态逻辑功能测试 动态测试用于数字系统运行中逻辑功能的检查，测试时，电路输入串行数字信号，用示波器比较输入与输出信号波形，以此来确定电路的功能。实验时，与非门输入端A加一频率为
实 验 报 告 实验日期： 学 号： 姓 名： 实验名称： 常用组合逻辑电路设计 总 分： 一、实验目的 学习常用组合逻辑电路的可中和代码编写，学习并熟悉VHDL 编程思想与调试方法，掌握LPM 元件实现逻辑设计，从而完成电路设计的仿真验证和硬件验证，记录结果。 二、实验原理 VHDL 设计采用层次化的设计方法，自上向下划分系统功能并逐层细化逻辑描述。层次关系中的没一个模块可以是VHDL 描述的实体，上层VHDL 代码中实例化出各个下层子模块。 利用VHDL 语言和LPM 元件设计这两种方法方法实现两个二位数大小比较的电路，根据A 数是否大于、小于、等于B 数，相应输出端F1、F2、F3为1，设A=A2A1，B=B2B1(A2A1、B2B1表示两位二进制数)，当A2A1>B2B1时，F1为1；A2A1 port(a2,a1:in STD_LOGIC; b2,b1:in STD_LOGIC; f1,f2:buffer STD_LOGIC; f3:out STD_LOGIC); end bijiao; architecture bijiao_arch of bijiao is begin f1<=(a2 and(not b2))or(a1 and (not b1)and a2)or(a1 and (not b1)and(not b2)); f2<=((not a2)and b2)or((not a2)and(not a1)and b1)or((not a1)and b1 and b2); f3<=not(f1 or f2); end bijiao_arch; (2)波形仿真 网格大小 100ns 结束时间 2μs 功能仿真：时序仿真：输入信号00， 01，10，11 输入信号00， 01，10，11 输出信号001， 010，100 信号均为二 进制表达 输入信号00， 01，10，11 第十六章 门电路和组合逻辑电路 一 选择题 1、下列逻辑表达式正确的是（ ）。 .0A A A += .11B A ?= .C A AB A B +=+ .D A AB AB += 2、时序逻辑电路中，以下说法正确的是（ ）。 A 、电路中任意时刻的输出只取决于当时的输入信号，与电路原来的 状态无关。 B 、电路中任意时刻的输出不仅与当时的输入信号有关，同时还取决于 电路原来的状态。 C 、电路中任意时刻的输出只取决于电路原来的状态，与当时的输入 信号无关。 D 、以上均不正确。 3、数据选择器的地址输入端有2个时，最多可以有（ ）个数据信号 输入。 A 、1 B 、2 C 、4 D 、8 4、数据选择器的地址输入端有3个时，最多可以有（ ）个数据信号输入。 A 、4 B 、6 C 、8 D 、16 5、组合逻辑电路中，以下说法正确的是（ ）。 A 、电路中任意时刻的输出只取决于当时的输入信号，与电路原来的状态无关。 B 、电路中任意时刻的输出不仅与当时的输入信号有关，同时还取决于电路原来的状态。 C 、电路中任意时刻的输出只取决于电路原来的状态，与当时的输入信号无关。 D 、以上均不正确。 6、下列几种TTL 电路中，输出端可实现线与功能的电路是（ ）。 A 、或非门 B 、与非门 C 、异或门 D 、OC 门 7、数据选择器有10个数据信号输入端时，至少得有（ ）个地址输入端。 A 、2 B 、3 C 、4 D 、5 8、以下哪个电路不是组合逻辑电路（ ）。 A 、编码器 B 、计数器 C 、译码器 D 、加法器 9、下列逻辑表达式正确的是（ ）。 .0A A A += .11B A ?= .C A AB A B +=+ .D A AB AB += 10、衡量集成逻辑电路优劣的因数是用它的：（ ） A ．增益×带宽； B ．传输延迟时间×功耗； C ．扇出系数×传输延迟时间； D ．噪声容限×功耗。 11、以下诸论述中，唯一正确的是：（ ） A ．可以用OC 门构成电平变换电路； B ．ECL 门电路主要用于集成度要求高的场合； C ．CM0S 器件不可以和TTL 器件兼容； D ．CMOS 器件的电源电压使用范围特别小，对电源的准确性要求严格． 12、集成门电路（不论是与、或、与非…等）的输入端若超过了需要，则这些多余的输入端应按哪种方式去处置才是正确的？（ ） A ．让它们开路； B ．让它们通过电阻接最高电平（例如电源电压）； C ．让它们接地，或接电源的最低电平； D ．让它们和使用中的输入端并接。 13、 以下表达式中符合逻辑运算法则的是（ ） A.C ·C=C 2 B.1+1=10 C.0<1 D.A+1=1 14、 当逻辑函数有n 个变量时，共有（ ）个变量取值组合？ A. n B. 2n C. n 2 D. 2n 15、. 逻辑函数的表示方法中具有唯一性的是（ ） A .真值表 B.表达式 C.逻辑图 D.卡诺图 16、F=A B +BD+CDE+A D=（ ） A.D B A + B.D B A )(+ C.))((D B D A ++ D.))((D B D A ++ 二 填空题 1.电子电路按功能可分为 电路和 电路。 2.根据电路的结构特点及其对输入信号响应规则的不同，数字电路可分为 和 。 3.数字电路的分析方法主要用 、功能表、 、波形图。 4.数字信号是一系列时间和数值都 的信号。 5.在数字电路中有两种数字逻辑状态分别是逻辑 和逻辑 。 6.逻辑函数F=)(B A A ⊕⊕ = 电子信息工程刘晓旭2011117147 实验一组合逻辑电路设计（含门电路功能测试） 一．实验目的 1掌握常用门电路的逻辑功能。 2掌握用小规模集成电路设计组合逻辑电路的方法。 3掌握组合逻辑电路的功能测试方法。 二．实验设备与器材 数字电路实验箱一个 双踪示波器一部 稳压电源一部 数字多用表一个 74LS20 二4 输入与非门一片 74LS00 四2 输入与非门一片 74LS10 三3 输入与非门一片 三.实验任务 1对74LS00,74LS20逻辑门进行功能测试。静态测试列出真值表，动态测试画出波形图，并说明测试的门电路功能是否正常。 2分析测试1.7中各个电路逻辑功能并根据测试结果写出它们的逻辑表达式。 3设计控制楼梯电灯的开关控制器。设楼上，楼下各装一个开关，要求两个开关均可以控制楼梯电灯。 4某公司设计一个邮件优先级区分器。该公司收到有A,B,C，三类邮件，A,类的优先级最高，B类次之，C类最低。邮件到达时，其对应的指示灯亮起，提醒工作人员及时处理。当不同类的邮件同时到达时，对优先级最高的邮件先做处理，其对应的指示灯亮，优先级低的暂不理会。按组合逻辑电路的一般设计步骤设计电路完成此功能，输入输 实验一： （1）74LS00的静态逻辑功能测试 实验器材：直流电压源，电阻，发光二极管，74LS00，与非门，开关，三极管 实验目的：静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否 实验过程：将74LS00中的一个与非门的输入端A,B分别作为输入逻辑变量，加高低电平，观测输出电平是否符合真值表描述功能。 电路如图1： 图1 真值表1.1： 表1.1 实验问题：与非门的引脚要连接正确，注意接地线及直流电源 实验结果：由二极管的发光情况可判断出74LS00 实现二输入与非门的功能 （2）71LS00的动态逻辑功能测试 实验器材：函数发生器，示波器，74LS00，与非门，开关，直流电压源 实验目的：测试74LS00与非门的逻辑功能 实验内容：动态测试适合用于数字系统中逻辑功能的检查，测试时，电路输入串行数 20章 组合电路 20-0XX 选择与填空题 20-1XX 画简题 20-2XX 画图题 20-3XX 分析题 20-XX 设计题 十二、[共8分]两个输入端的与门、 或门和与非门的输入波形如图 12 所示， 试画出其输出信号的波形。 解： 设与门的输出为F 1， 或门的输出为F 2，与非门的输出为F 3，根据逻辑关系其输出波形如图所示。 20-0XX 选择与填空题 20-001试说明能否将与非门、或非门、异或门当做反相器使用？如果可以，其他输入端应如何连接？ 答案 与非门当反相器使用时，把多余输入端接高电平 或非门当反相器使用时，把多余输入端接低电平 A B F 1F 2F 3 (a) (b) 异或门当反相器使用时，把多余输入端接高电平 20-002、试比较TTL 电路和CMOS 电路的优、缺点。 答案 COMS 电路抗干扰能力强，速度快，静态损耗小，工作电压范围宽， 有取代TTL 门电路的趋势。 20-003简述二极管、三极管的开关条件。 答案 二极管：加正向电压导通，相当于开关闭合；反向电压截止，相当于 开关断开。三极管：U BE <0V 时，三极管可靠截止，相当于开关断开； i B 》I BS 时，三极管饱和，相当于开关闭合。 20-0004、同或运算关系，当两输入不相等时，其输出为1；异或运算关系，当两输入相等时，其输出为0； 20-0005、 若各门电路的输入均为A 和B ，且A=0，B=1；则与非门的输出为 _________,或非门的输出为___ ___,同或门的输出为__ __。 20-0006、逻辑代数中有3种基本运算： 、 和 。 A. 或非，与或，与或非 B. 与非，或非，与或非 C. 与非，或，与或 D. 与，或，非 20-0007、逻辑函数有四种表示方法，它们分别是（ ）、（ ）、（ ）和（ ）。 20-0008、将2004个“1”异或起来得到的结果是（ ）。 20-0009、是8421BCD 码的是（ ）。 A 、1010 B 、0101 C 、1100 D 、1101 2）、和逻辑式BC A A + 相等的是（ ）。 A 、ABC B 、1+B C C 、A D 、BC A + 3）、二输入端的或非门，其输入端为A 、B ，输出端为Y ,则其表达式 Y= （ ）。 A 、A B B 、AB C 、B A + D 、A+B 中国石油大学现代远程教育 电工电子学课程实验报告 所属教学站：青岛直属学习中心 姓名：杜广志学号： 年级专业层次：网络16秋专升本学期： 实验时间：2016-11-05实验名称：组合逻辑电路的设计 小组合作：是○否●小组成员：杜广志 1、实验目的： 学习用门电路实现组合逻辑电路的设计和调试方法。 2、实验设备及材料： 仪器：实验箱 元件：74LS00 74LS10 3、实验原理： 1．概述 组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路过去状态无关。因此，组合电路的特点是无“记忆性”。在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。所以各种功能的门电路就是简单的组合逻辑电路。 组合逻辑电路的输入信号和输出信号往往不止一个，其功能描述方法通常有函数表达式、真值表、卡诺图和逻辑图等几种。 组合逻辑电路的分析与设计方法，是立足于小规模集成电路分析和设计的基本方法之一。 2．组合逻辑电路的分析方法 分析的任务是：对给定的电路求解其逻辑功能，即求出该电路的输出与输入之间的逻辑关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。 分析的步骤： （1）逐级写出逻辑表达式，最后得到输出逻辑变量与输入逻辑变量之间的逻辑函数式。 （2）化简。 （3）列出真值表。 （4）文字说明 上述四个步骤不是一成不变的。除第一步外，其它三步根据实际情况的要求而采用。 3．组合逻辑电路的设计方法 设计的任务是：由给定的功能要求，设计出相应的逻辑电路。 设计的步骤； （1）通过对给定问题的分析，获得真值表。 在分析中要特别注意实际问题如何抽象为几个输入变量和几个输出变量之间的逻辑关系问题，其输出变量之间是否存在约束关系，从而获得真值表或简化 第三章组合逻辑电路的分析和设计 [教学要求] 1.掌握逻辑代数的三种基本运算、三项基本定理、基本公式和常用公式； 2.掌握逻辑函数的公式化简法和卡诺图化简法； 3.了解最小项、最大项、约束项的概念及其在逻辑函数化简中的使用。 4.掌握组合逻辑电路的分析和设计方法； 5.了解组合电路中的竞争和冒险现象、产生原因及消除方法。 [教学内容] 1．逻辑代数的三种基本运算、三项基本定理、基本公式和常用公式 2．逻辑函数的公式化简法和卡诺图化简法 3．最小项、最大项、约束项的概念及其在逻辑函数化简中的使用 4．组合逻辑电路的分析方法 5．组合逻辑电路的设计方法 6．组合电路中的竞争和冒险现象、产生原因及消除方法 组合逻辑电路――在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而和先前状态无关的逻辑电路。 组合逻辑电路具有如下特点： （1）输出、输入之间没有反馈延迟通路； （2）电路中不含记忆单元。 3.1 逻辑代数 逻辑代数是分析和设计逻辑电路不可缺少的数学工具。逻辑代数提供了一种方法，即使用二值函数进行逻辑运算。逻辑代数有一系列的定律和规则，用它们对数学表达式进行处理，可以完成对电路的化简、变换、分析和设计。 一、逻辑代数的基本定律和恒等式 常用逻辑代数定律和恒等式表：P90 加乘非 基本定律 结合律 交换律 分配律 反演律（摩根定律） 吸收律 其他常用恒等式 表中的基本定律是根据逻辑加、乘、非三种基本运算法则，推导出的逻辑运算的一些基本定律。对于表中所列的定律的证明，最有效的方法就是检验等式左边的函数和右边函数的真值表是否吻合。 证明： 证明如下： 二、逻辑代数的基本规则 组合逻辑电路设计实验 报告 集团档案编码：[YTTR-YTPT28-YTNTL98-UYTYNN08] 组合逻辑电路设计实验报告1.实验题目 组合电路逻辑设计一： ①用卡诺图设计8421码转换为格雷码的转换电路。 ②用74LS197产生连续的8421码，并接入转换电路。 ③记录输入输出所有信号的波形。 组合电路逻辑设计二： ①用卡诺图设计BCD码转换为显示七段码的转换电路。 ②用74LS197产生连续的8421码，并接入转换电路。 ③把转换后的七段码送入共阴极数码管，记录显示的效果。 2.实验目的 （1）学习熟练运用卡诺图由真值表化简得出表达式 （2）熟悉了解74LS197元件的性质及其使用 3.程序设计 格雷码转化： 真值表如下： 卡诺图： 电路原理图如下： 七段码显示： 真值表如下： 卡诺图： 电路原理图如下： 4.程序运行与测试 格雷码转化： 逻辑分析仪显示波形： 七段数码管显示： 5.实验总结与心得 相关知识： 异步二进制加法计数器 满足二进制加法原则：逢二进一（1+1=10，即Q由1→0时有进位。） 组成二进制加法计数器时，各触发器应当满足： ①每输入一个计数脉冲，触发器应当翻转一次； ②当低位触发器由1变为0时，应输出一个进位信号加到相邻 高位触发器的计数输入端。 集成4位二进制异步加法计数器：74LS197 MR是异步清零端；PL是计数和置数控制端；CLK1和CLK2是两组时钟脉冲输入端。D0~D3是并行输入数据端；Q0~Q3是计数器状态输出 端。本实验中，把CP加在CLK1处，将CLK2与Q0连接起来， 实现了内部两个计数器的级联构成4位二进制即十六进制异步加法计数 器。 74LS197具有以下功能： （1）清零功能 当MR=0时，计数器异步清零。 本实验中将Q1、Q3的输出连接与非门后到MR，就是为了当计数器输出10时（即1010），使得MR=0，实现清零，使得计 数器重新从零开始。 （2）置数功能 当MR=1，PL=0，计数器异步置数。 （3）二进制异步加法计数功能 实验五组合逻辑电路设计 （此项实验为设计性实验） 设计性综合实验要求： 1．根据设计任务要求，从单元电路的设计开始选择设计方案。根据设计要求和已知条件，计算出元件参数，并选择合适的元件，最后画出总电路图。 2．通过安装调试，实现设计中要求的全部功能。 3．写出完整的设计性综合实验报告，包括调试中出现异常现象的分析和讨论。 一、实验目的 1. 掌握组合逻辑电路的设计方法。 2. 能够熟练的、合理的选用集成电路器件。 3．提高电路布局、布线及检查和排除故障的能力。 4．培养书写设计性综合实验报告的能力。 二、设计任务与要求 1．设计一个一位半加器和全加器。 2．设计一个对两个两位无符号的二进制数M、N比较大小的电路（只要求设计出M>N的电路）。 3．对所设计电路进行连接、验证，并写出结果。 三、实验原理及参考电路 组合逻辑电路是最常见的逻辑电路，其特点是在任何时刻电路的输出信号仅取决于该时刻的输入信号，而与信号作用前电路原来所处的状态无关。组合逻辑电路设计的一般步骤如图5-1所示。 图5－1 组合逻辑电路设计流程图 根据设计任务的要求建立输入、输出变量，并列出真值表，然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式，并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后用实验来验证设计的正确性。 - 19 - - 20 - 1.组合逻辑电路的设计过程 用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“1”时，输出端才为“1”。 设计步骤： a.根据题意列出真值表如表5-1所示，再填入卡诺图表5-2中。 b.由卡诺图得出逻辑表达式，并简化成“与非”的形式 Y ＝ABC ＋BCD ＋ACD ＋ABD ＝)′)′()′()′()′((ABC ACD BCD ABC c.根据逻辑表达式画出用“与非门”构成的逻辑电路如图5-2所示。 表5－1 D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 A 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Y 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1 表5－2 d.用实验验证逻辑功能 在实验装置适当位置选定三个14P 插座，按照集成块定位标记插好所选集成块。 按图5-2接线，输入端A 、B 、C 、D 接至逻辑电平输出插孔，输出端Y 接逻辑电平显示输入插 孔，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表5-1进行比较，验证所设计的逻辑电路是否符合要求。 3．一位半加器和全加器 如果不考虑来自低位的进位，将两个二进制数相加，称为半加。实现半加运算的电路叫做半加器。A 、B 是两个加数，S 是相加的和，CO 是向高位的进位。两个多位二进制数相加时,除了最低位以外,每一位都应该考虑来自低位的进位。将两个对应位的加数和来自低位的进位3个数相加，这种运算称为全加，所用的电路称为全加器。即每一位全加器有3个输入端：A 、B 、CI (低位向本位的进位)，2个输出端：S 和CO (向高位的进位)。 4．比较器 比较两个多位数的大小时，可分两步进行：①比较高位，大者则大；②高位相等时，比较低位， DA BC 00 01 11 10 00 01 1 11 1 1 1 10 1 A B C D Y B C A C D A B C 图5－2 表决电路逻辑图门电路和组合逻辑电路
实验一 组合逻辑电路设计
第20章习题2-门电路和组合逻辑电路
组合逻辑电路的设计实验报告
组合逻辑电路的分析与设计
组合逻辑电路设计实验报告
实验二+组合逻辑电路设计1
相关主题
文本预览