1. 2. 计算出这个电路的V OH V OL 及V IH V IL 。（计算可先排除速度饱和
的可能）
V in =0时，V OH =2.5V
V in=2.5时,假设NMOS 工作在临界饱和区：
A I V R I v
V V V A I V V L W K I D out L D T in out D T in D 61142`1073.55.207.243.05.21039.7)(2/--?=?+=?????=-=-=?=?-?=这样的话根据
D D I I <1，器件实际工作在线性区
?????????=+=--=v V V R I V V V V L W K I in
OL L D OL OL T in D 5.25.2]2)[(2`
6`10115-?=K 将， 5.0/5.1=L W ，43.0=T V 代入kohm R L 75=
解得：
=OL V 0.04633V
由图得：V OH =2.5V, V OL =0.0356V.
当out in V V =时，NMOS 工作在饱和区
?????+=-?=out
L D T in D V R I V V L W K I 5.2)(2/2` 反相器阈值电压===out in M V V V 0.7932
此时 -6.8978)43.0(875.255.2,)43.0(9375.125.22=--==
--=in Vin
Vout in out V d d g V V ???????=--==+=0.5458||0.9082||g V V V V g V V V M OH M IL M M IH
由图得：V IH=0.881V, V IL=0.0378V.
SP文件：
.TITLE 1.2UM CMOS INVERTER
.options probe
.options tnom=25
.options ingold=2 limpts=30000 method=gear
.options lvltim=2 imax=20 gmindc=1.0e-12
.protect
.lib'C:\synopsys\cmos25_level49.lib' TT
.unprotect
.global vdd
Mn out in 0 0 NMOS W=1.5u L=0.5u *（工艺中要求尺寸最大0.5u）
RL OUT VDD 75k
VDD VDD 0 2.5V
VIN IN 0 0
.DC VIN 0 2.5V 0.1V
.op
.probe dc v(out)
.end
2. 3.分析电路噪声容限。计算NM H(高电平噪声容限)和NM L(低电平
噪声容限), 并使用HSPICE画出反相器的VTC曲线。
NM H=V OH - V IH=1.619V
NM L= V IL- V OL=0.0022V
SP文件：
.TITLE 1.2UM CMOS INVERTER
.options probe
.options tnom=25
.options ingold=2 limpts=30000 method=gear
.options lvltim=2 imax=20 gmindc=1.0e-12
.protect
.lib'C:\synopsys\cmos25_level49.lib' TT
.unprotect
.global vdd
Mn out in 0 0 NMOS W=1.5u L=0.5u *（工艺中要求尺寸最大0.5u）
RL OUT VDD 75k
VDD VDD 0 2.5V
VIN IN 0 0
.DC VIN 0 2.5V 0.1V
.op
.probe dc v(out)
.end
3. 4.使用HSPICE画出RL=35k，75K，150k三种情况下的VTC。
（从左到右依次为RL=150k,75k, 35k）
SP文件：
.TITLE 1.2UM CMOS INVERTER
.options probe
.options tnom=25
.options ingold=2 limpts=30000 method=gear .options lvltim=2 imax=20 gmindc=1.0e-12
.protect
.lib'C:\synopsys\cmos25_level49.lib' TT
.unprotect
.global vdd
Mn out in 0 0 NMOS W=1.5u L=0.5u
RL VDD OUT 75k
VDD VDD 0 2.5V
VIN IN 0 0
.DC VIN 0 2.5V 0.1V
.probe V(out)
.probe V(in)
.alter
.TITLE Exercise 2.1 RL = 150k
RL Vdd out 150k
.alter
.TITLE Exercise 2.1 RL = 35k
RL Vdd out 35k
.end
1.5．对2的结果进行仿真验证。(tran 仿真；输入加脉冲，上升和下
降时间都为5ns)
由图得：t PHL=; t PLH=s
SP文件：
.TITLE 1.2UM CMOS INVERTER
.options probe
.options tnom=25
.options ingold=2 limpts=30000 method=gear
.options lvltim=2 imax=20 gmindc=1.0e-12
.protect
.lib'C:\synopsys\cmos25_level49.lib' TT
.unprotect
.global vdd
Mn out in 0 0 NMOS W=1.5u L=0.5u *（工艺中要求尺寸最大0.5u）RL OUT VDD 75k
CL OUT 0 3p
VDD VDD 0 2.5V
Vin in 0 PULSE(0 2.5v 100n 5n 5n 5u 10u)
.TRAN 1n 30u
.measure tran TPHL trig v(in) val=1.25 td=1n rise=2 targ v(out)
+val=1.25 td=1n fall=2
.measure tran TPLH trig v(in) val=1.25 td=1n fall=2 targ v(out) +val=1.25 td=1n rise=2
.probe V(out)
.probe V(in)
.end
集成电路设计 实验报告 时间：2011年12月
实验一原理图设计 一、实验目的 1.学会使用Unix操作系统 2.学会使用CADENCE的SCHEMA TIC COMPOSOR软件 二：实验内容 使用schematic软件，设计出D触发器，设置好参数。 二、实验步骤 1、在桌面上点击Xstart图标 2、在User name：一栏中填入用户名，在Host：中填入IP地址，在Password：一栏中填入 用户密码，在protocol：中选择telnet类型 3、点击菜单上的Run！，即可进入该用户unix界面 4、系统中用户名为“test9”，密码为test123456 5、在命令行中（提示符后，如：test22>）键入以下命令 icfb&↙(回车键)，其中& 表示后台工作，调出Cadence软件。 出现的主窗口所示： 6、建立库(library)：窗口分Library和Technology File两部分。Library部分有Name和Directory 两项，分别输入要建立的Library的名称和路径。如果只建立进行SPICE模拟的线路图，Technology部分选择Don’t need a techfile选项。如果在库中要创立掩模版或其它的物理数据（即要建立除了schematic外的一些view），则须选择Compile a new techfile(建立新的techfile)或Attach to an existing techfile(使用原有的techfile)。 7、建立单元文件(cell)：在Library Name中选择存放新文件的库，在Cell Name中输 入名称，然后在Tool选项中选择Composer-Schematic工具(进行SPICE模拟)，在View Name中就会自动填上相应的View Name—schematic。当然在Tool工具中还有很多别的
竭诚为您提供优质文档/双击可除积分电路和微分电路实验报告 篇一：实验6积分与微分电路 实验6积分与微分电路 1.实验目的 学习使用运放组成积分和微分电路。 2.实验仪器 双踪示波器、信号发生器、交流毫伏表、数字万用表。 3.预习内容 1）阅读op07的“数据手册”，了解op07的性能。2）复习关于积分和微分电路的理论知识。3)阅读本次实验的教材。 4.实验内容 1）积分电路如图5.1。在理想条件下，为零时，则 dV(t)Vi(t) ??co，当c两端的初始电压Rdt Vo(t)?? 1t
Vi(t)dtRc?o 因此而得名为积分电路。 （1）取运放直流偏置为?12V，输入幅值Vi=-1V的阶跃电压，测量输出饱和电压和有效积分时间。 若输入为幅值Vi=-1V阶跃电压时，输出为 Vo(t)?? Vi1t Vdt??t，(1)i Rc?oRc 这时输出电压将随时间增长而线性上升。 通常运放存在输入直流失调电压，图6.1所示电路运放直流开路，运放以开环放大倍数放大输入直流失调电压，往往使运放输出限幅，即输出电压接近直流电源电压，输出饱和，运放不能正常工作。在op07的“数据手册”中，其输入直流失调电压的典型值为30μV；开环增益约为112db，即4×105。据此可以估算，当Vi=0V时，Vo=30μV×4×105=12V。电路实际输出接近直流偏置电压，已无法正常工作。 建议用以下方法。按图6.1接好电路后，将直流信号源输出端与此同时Vi相接，调整直流信号源，使其输出为-1V，将输出Vo接示波器输入，用示波器可观察到积分电路输出饱和。保持电路状态，关闭直流偏置电源，示波器x轴扫描
实验1 TTL集成门电路逻辑变换 一、实验目的 （1）掌握各种TTL门电路的逻辑功能。 （2）掌握验证逻辑门电路功能的方法。 （3）掌握空闲输入端的处理方法。 二、实验设备 （1）数字电路实验箱 （2） 74LS00集成门电路 三、实验原理 门电路是数字逻辑电路的基本组成单元，门电路按逻辑功能可分为与门、或门、非门及与非门、或非门、异或门等。按电路结构组成的不同，可分为分立元件门电路、CMOS集成门电路、TTL集成门电路等。集成门电路通常封装在集成芯片内，一般有双列直插和表面贴装两种封装形式。实验中常用的封装形式为双列直插式。每个集成电路都有自己的代号，与代号对应的名称形象地说明了集成电路的用途。如74LS00是二输入端四与非门，它说明了这个集成电路中包含了四个二输入端的与非门。 四、实验内容 （1）测试74LS00四个与非门逻辑功能是否正常。用MULTISIM软件仿真之后，搭接实际电路图测试。 （2）用与非门实现“与”逻辑，用MULTISIM软件仿真之后，搭接实际电路图测试。
（3）用与非门实现“或”逻辑，用MULTISIM软件仿真之后，搭接实际电路图测试。 （4）用与非门实现“异或”逻辑，用MULTISIM软件仿真之后，搭接实际电路图测试。
五、实验结果 通过计算机仿真和搭建实际的电路图可得如下的真值表。 （1）测试74LS00四个与非门逻辑功能
（2）用与非门实现“与”逻辑 （3）用与非门实现“或”逻辑
（4）用与非门实现“异或”逻辑 思考题:用与非门实现 Y=AB+AC+BC,创建逻辑测试电路,记录测试真值表. (做了的同学请将电路图和真值表记在实验报告中.) （1）电路图如下：
《集成电路设计》课程设计实验报告 （前端设计部分） 课程设计题目：数字频率计 所在专业班级：电子科 作者姓名： 作者学号： 指导老师：
目录 （一）概述 2 2 一、设计要求2 二、设计原理 3 三、参量说明3 四、设计思路3 五、主要模块的功能如下4 六、4 七、程序运行及仿真结果4 八、有关用GW48－PK2中的数码管显示数据的几点说明5（三）方案分析 7 10 11
（一）概述 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得十分重要。测量频率的方法有多种，数字频率计是其中一种。数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，是一种用十进制数字显示被测信号频率的数字测量仪器。数字频率计基本功能是测量诸如方波等其它各种单位时间内变化的物理量。在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精确度高，显示直观，经常要用到频率计。 频率计的基本原理是应用一个频率稳定度高的时基脉冲，对比测量其它信号的频率。时基脉冲的周期越长，得到的频率值就越准确。通常情况下是计算每秒内待测信号的脉冲个数，此时我们称闸门时间是1秒。闸门时间也可以大于或小于1秒，闸门的时间越长，得到的频率值就越准确，但闸门的时间越长则每测一次频率的间隔就越长，闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。 本文内容粗略讲述了我们小组的整个设计过程及我在这个过程中的收获。讲述了数字频率计的工作原理以及各个组成部分，记述了在整个设计过程中对各个部分的设计思路、程序编写、以及对它们的调试、对调试结果的分析。 （二）设计方案 一、设计要求： ⑴设计一个数字频率计，对方波进行频率测量。 ⑵频率测量可以采用计算每秒内待测信号的脉冲个数的方法实现。
实验四数字PID 调节器算法的研究 一、实验目的 1．学习并熟悉常规的数字PID 控制算法的原理； 2．学习并熟悉积分分离PID 控制算法的原理； 3．掌握具有数字PID 调节器控制系统的实验和调节器参数的整定方法。 二、实验设备 1．THTJ-1 型计算机控制技术实验箱 2．THVLW-1 型USB 数据采集卡一块(含37 芯通信线、USB 电缆线各1 根) 3．PC 机1 台(含上位机软件“THTJ-1”) 三、实验内容 1．利用本实验平台，设计并构成一个用于混合仿真实验的计算机闭环实时控制系统； 2．采用常规的PI 和PID 调节器，构成计算机闭环系统，并对调节器的参数进行整定，使之具有满意的动态性能； 3．对系统采用积分分离PID 控制，并整定调节器的参数。 四、实验原理 在工业过程控制中，应用最广泛的控制器是PID 控制器，它是按偏差的比例（P）、积分（I）、微分（D）组合而成的控制规律。而数字PID 控制器则是由模拟PID 控制规律直接变换所得。 在PID 控制规律中，引入积分的目的是为了消除静差，提高控制精度，但系统中引入了积分，往往使之产生过大的超调量，这对某些生产过程是不允许的。因此在工业生产中常用改进的PID 算法，如积分分离PID 算法，其思想是当被控量与设定值偏差较大时取消积分控制；当控制量接近给定值时才将积分作用投入，以消除静差，提高控制精度。这样，既保持了积分的作用，又减小了超调量。 五、实验步骤 1、实验接线 1.1 按图4-1 和图4-2 连接一个二阶被控对象闭环控制系统的电路； 1.2 该电路的输出与数据采集卡的输入端AD1 相连，电路的输入与数据采集卡的输出端DA1 相连； 1.3 待检查电路接线无误后，打开实验平台的电源总开关，并将锁零单元的锁零按钮处于“不锁零”状态。 2、脚本程序运行 2.1 启动计算机，在桌面双击图标THTJ-1，运行实验软件； 2.2 顺序点击虚拟示波器界面上的“开始采集”按钮和工具栏上的脚本编程器按钮； 2.3 在脚本编辑器窗口的文件菜单下点击“打开”按钮，并在“计算机控制算法VBS\ 计算机控制技术基础算法\数字PID 调器算法”文件夹下选中“位置式PID”脚本程序并打开，阅读、理解该程序，然后点击脚本编辑器窗口的调试菜单下“步长设置”，将脚本算法的运行步长设为100ms； 2.4 点击脚本编辑器窗口的调试菜单下“启动”；用虚拟示波器观察图4-2 输出端的响应曲线； 2.5 点击脚本编辑器的调试菜单下“停止”，利用扩充响应曲线法（参考本实验附录4）整定PID控制器的P、I、D及系统采样时间Ts等参数，然后再运行。在整定过程中注意观察参数的变化对系统动态性能的影响； 2.6 参考步骤2.4、2.4和2.5，用同样的方法分别运行增量式PID和积分分离PID脚本程序，
数电实验4 一.实验目的 熟悉用仿真法研究数字电路实验的过程,实现一个彩灯控制电路。 熟练使用VHDL语言 二.实验设备 1.Quartus开发环境 2.ED0开发板 三.实验内容 1、彩灯控制电路要求控制4个彩灯； 2、两个控制信号： K1K0= 00 灯全灭 01 右移，循环显示 10 左移，循环显示 11 灯全亮 3.彩灯正常工作的同时，四个七段数码管循环显示第一个同学的学号后四位一秒，第二个同学的学号后四位一秒，全黑一秒。 四.实验原理 1.彩灯控制电路的程序如下： LIBRARY IEEE; USE IEEE.std_logic_1164.ALL; USE IEEE.std_logic_ARITH.ALL; USE IEEE.std_logic_UNSIGNED.ALL; ENTITY led IS port( clk:in std_logic; data_in:IN STD_LOGIC_VECTOR(1 DOWNTO 0); data_out:out std_logic_vector(3 downto 0); data_out1,data_out2,data_out3,data_out4:out std_logic_vector(6 downto 0)); END led; ARCHITECTURE control OF led IS CONSTANT m : INTEGER:= 25000000; BEGIN PROCESS(data_in,clk) V ARIABLE cout : INTEGER:=0; V ARIABLE i : INTEGER:=0; BEGIN IF clk'EVENT AND clk='1' THEN cout:=cout+1; --计数器+1 i:=i+1; --计数器+1
《数据库原理》实验报告 题目：实验一 学号姓名班级日期数据库和表的创建与管理 一.实验内容、步骤以及结果 1.利用图形用户界面创建，备份，删除和还原数据库和数据表（50分，每小题5分） 数据库和表的要求（第四版教材第二章习题5要求的数据库） 数据库名：SPJ，其中包含四张表：S表, P表, J表, SPJ表 图2.1 S表(供货商表) 图2.2 P表(零件表) 图2.4 SPJ表(供应情况表) 图2.3 J表(工程项目表)
完成以下具体操作： (1)创建SPJ数据库，初始大小为10MB，最大为50MB，数据库自动增长，增长 方式是按5％比例增长；日志文件初始为2MB，最大可增长到5MB，按1MB 增长。数据库的逻辑文件名和物理文件名均采用默认值。 (2)在SPJ数据库中创建如图2.1-图2.4的四张表(只输入一部分数据示意即可)。 (3)备份数据库SPJ（第一种方法)：备份成一个扩展名为bak的文件。（提示：最 好先删除系统默认的备份文件名，然后添加自己指定的备份文件名） (4)备份数据库SPJ（第二种方法)：将SPJ数据库定义时使用的文件(扩展名为 mdf,ldf的数据文件、日志文件等)复制到其他文件夹进行备份。 (5)删除已经创建的工程项目表(J表)。 (6)删除SPJ数据库。（可以在系统默认的数据存储文件夹下查看此时SPJ数据库 对应的mdf,ldf文件是否存在） (7)利用备份过的bak备份文件还原刚才删除的SPJ数据库。（还原数据库） (8)利用备份过的mdf,ldf的备份文件还原刚才删除的SPJ数据库。（附加） (9)将SPJ数据库的文件大小修改为100MB。 (10)修改S表，增加一个联系电话的字段sPhoneNo，数据类型为字符串类型。 实验具体步骤： （1）创建SPJ数据库：右击数据库-->新建数据库-->填写相应参数-->点击确定。如下图： （2）在SPJ数据库中创建四张表：单击数据库SPJ-->右击‘表’-->新建表-->填写参数-->确定。如下图：
广东海洋大学学生实验报告书（学生用表） 实验名称 课程名称 课程号 学院(系) 专业 班级 学生姓名 学号 实验地点 实验日期 实验4 计数器及其应用 一、实验目的 1、熟悉中规模集成计数器的逻辑功能及使用方法 2、掌握用74LS161构成计数器的方法 3、熟悉中规模集成计数器应用 二、实验原理 计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等。本实验主要研究中规模十进制计数器74LS161的功能及应用。 1、中规模集成计数器 74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图1所示： 管脚符号说明：电源正端Vcc ，接+5V ；异步置零（复位）端Rd ；时钟脉冲CP ；预置数控制端 A 、B 、C 、D ；数据输出端 QA 、QB 、QC 、QD ；进位输出端 RCO ：使能端EP ，ET ；预置端 LD ； 图1 74LS161 管脚图 GDOU-B-11-112
该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。各触发器翻转是靠时钟脉冲信号的正跳变上升沿来完成的。时钟脉冲每正跳变一次，计数器内各触发器就同时翻转一次，74LS161的功能表如表1所示： 表1 74LS161 逻辑功能表 2、实现任意进制计数器 由于74LS161的计数容量为16，即计16个脉冲，发生一次进位，所以可以用它构成16进制以内的各进制计数器，实现的方法有两种：置零法（复位法）和置数法（置位法）。 (1) 用复位法获得任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。 (2) 利用预置功能获M进制计数器置位法与置零法不同，它是通过给计数器重复置入某个数值的的跳越N-M个状态，从而获得M进制计数器的，如图所法。置数操作可以在电路的任何一个状态下进行。这种方法适用于有预置功能的计数器电路。图2是上述二种方法的原理示意图。 图2(a) 图2(b) 三、实验内容与步骤 1、测试74LS161的逻辑功能。 2、在熟悉74LS161逻辑功能的基础上，利用74LS161设计9进制计数器。 附图74ls00和74ls20
一. 实验内容、步骤以及结果： 1.利用图形用户界面创建，备份，删除和还原数据库和数据表（30分，每小题5分） ●数据库和表的要求 （1）依据课本P127（第四版教材，下同）的第三题，创建一个名为SPJ的数据库，初始大小为 10MB，最大为50MB，数据库自动增长，增长方式是按5％ 比例增长；日志文件初始为2MB，最大可增长到5MB，按1MB增长。数据库 的逻辑文件名和物理文件名均采用默认值。 （2）数据库SPJ包含供应商表，零件表，工程项目表，供应情况表。具体每张表的定义以及数据参看课本P74页的第五题。 ● 完成以下具体操作： （1）创建的SPJ数据库。 （2）在SPJ数据库中分别创建上述的四张表(只输入一部分数据示意即可)。 （3）备份SPJ数据库。 （4）删除已经创建的工程项目表(J表)。 （5）删除SPJ数据库。 还原刚才删除的SPJ数据库。 实验具体步骤： （1）创建SPJ数据库：右击数据库-->新建数据库-->填写相应参数-->点击确定。（2）创建表：单击数据库SPJ-->右击‘表’-->新建表-->填写参数-->确定。
（3）备份数据库：右击数据库SPJ-->任务-->备份-->填参数-->确定。 （4）删除表：单击数据库SPJ--》单击表--》右击J--》选择删除。 （5）删除数据库：右击数据库SPJ--》选择删除命令。 （6）还原数据库。右击数据库--》选择还原数据库命令--》填写参数--》确定。 2. 利用SQL语言创建和删除数据库和数据表（30分，每小题5分） 数据库和表的要求 （1）创建用于学生信息的数据库，数据库名为Student，初始大小为20MB，最大为100MB，数据库自动增长，增长方式是按10M兆字节增长；日志文件初 始为2MB，最大可增长到5MB，按1MB增长。数据库的逻辑文件名和物理文 件名，日志文件名请自定义。 （2）数据库Student包含学生信息，课程信息和学生选课的信息。包含下列3个表：S：学生基本信息表；C：课程基本信息表；SC：学生选课信息表。各表的结 构以及数据如下所示： 表 2.1 学生基本信息表(表名：S)
北京邮电大学 实验报告 实验题目：cmos模拟集成电路实验 姓名：何明枢 班级：2013211207 班内序号：19 学号：2013211007 指导老师：韩可 日期：2016 年 1 月16 日星期六
目录 实验一:共源级放大器性能分析 (1) 一、实验目的 (1) 二、实验内容 (1) 三、实验结果 (1) 四、实验结果分析 (3) 实验二:差分放大器设计 (4) 一、实验目的 (4) 二、实验要求 (4) 三、实验原理 (4) 四、实验结果 (5) 五、思考题 (6) 实验三：电流源负载差分放大器设计 (7) 一、实验目的 (7) 二、实验内容 (7) 三、差分放大器的设计方法 (7) 四、实验原理 (7) 五、实验结果 (9) 六、实验分析 (10) 实验五：共源共栅电流镜设计 (11) 一、实验目的 (11) 二、实验题目及要求 (11) 三、实验内容 (11) 四、实验原理 (11) 五、实验结果 (14) 六、电路工作状态分析 (15) 实验六：两级运算放大器设计 (17) 一、实验目的 (17) 二、实验要求 (17) 三、实验内容 (17) 四、实验原理 (21) 五、实验结果 (23) 六、思考题 (24) 七、实验结果分析 (24) 实验总结与体会 (26) 一、实验中遇到的的问题 (26) 二、实验体会 (26) 三、对课程的一些建议 (27)
实验一:共源级放大器性能分析 一、实验目的 1、掌握synopsys软件启动和电路原理图（schematic）设计输入方法； 2、掌握使用synopsys电路仿真软件custom designer对原理图进行电路特性仿真； 3、输入共源级放大器电路并对其进行DC、AC分析，绘制曲线； 4、深入理解共源级放大器的工作原理以及mos管参数的改变对放大器性能的影响 二、实验内容 1、启动synopsys，建立库及Cellview文件。 2、输入共源级放大器电路图。 3、设置仿真环境。 4、仿真并查看仿真结果，绘制曲线。 三、实验结果 1、实验电路图
数字积分器 一、设计题目 数字积分器 二、设计任务和要求 1.模拟输入信号0~10V，积分时间1~10秒，步距1秒。 2.积分值为0000~9999。 3.误差小于1%±1LSB 4.应具有微调措施，以便校正精度。 三、设计方案 1、通过数字积分器，对输入模拟量进行积分，将积分值转化为数字量并显示。输入与输出的对应关系为：输入1V，转化为频率100Hz，计数器计数为100，积分时间为1S，积分10次，输出为1000。输入模拟量的范围为0~10V，通过10次积分，输出积分值为0000~9999。误差要求小于1%±1LSB。数字积分器应具有微调措施，对于由元件参数引起的误差，可以通过微调进行调节，使其达到误差精度。微调的设置应尽可能使电路简单，并使测量时便于调节，能提供微小调节，尽快达到要求，完成微调的任务。 2、原理电路设计：：
四所用元器件：组件：4片74160 3片7406 2片74LS08 1片7406N 1片OPAMP741 2片LM556CM 1片75LS08 电阻和电容若干调零电位器：100K Ω 五、电路工作原理 按照设计方案的要求可以将整个电路分为五个部分，分别为：V/F压频转换器、时间积分电路、门电路、计数器电路。整体的实验思路是：通过V/F压频转换器将某一电压转换为相应频率的方波，同时和由时间积分电路输出一秒钟的高电平，通过与门电路后，生成时间为一秒钟频率固定的矩形脉冲。然后将此脉冲接入由四片十进制计数器74160的CLK输入端，便可记录一秒钟内脉冲的数量。于4片74160输出端相连接的是4片数码管，计数的结果就会在数码管上显示出来，由此就得到数字积分器的功能。总之，整体设计实验的思路是输入一个模拟信号，由V/F压频转换器将电压信号转化为频率信号，再与积分器进行逻辑与运算，最后通过计数器将频率信号的数值由数码管显示出来。 六、单元电路设计 （一）基本运算电路 原理与说明： 1．运算放大器的主要技术参数 双输入、单输出运算放大器的符号如图1所示，各端子相对于地的电压及端子电流如图中所示。在实际中，运算放大器有上千种型号，描述其性能的技术参数如下： u u u o u o 图1 运算放大器的符号图2运算放大器的输入失调电 压
数电实验2 一．实验目的 1.学习并掌握硬件描述语言（VHDL 或 Verilog HDL）；熟悉门电路的逻辑功能，并用硬件描述语言实现门电路的设计。 2.熟悉中规模器件译码器的逻辑功能，用硬件描述语言实现其设计。 3.熟悉时序电路计数器的逻辑功能，用硬件描述语言实现其设计。 4.熟悉分频电路的逻辑功能，并用硬件描述语言实现其设计。 二.实验设备 1.Quartus开发环境 2.ED0开发板 三.实验内容 要求1：编写一个异或门逻辑电路，编译程序如下。 1）用 QuartusII 波形仿真验证； 2）下载到DE0 开发板验证。 要求2：编写一个将二进制码转换成 0-F 的七段码译码器。 1）用 QuartusII 波形仿真验证； 2）下载到 DE0 开发板，利用开发板上的数码管验证。 要求3：编写一个计数器。 1）用QuartusII 波形仿真验证； 2）下载到 DE0 开发板验证。 要求4：编写一个能实现占空比 50%的 5M 和50M 分频器即两个输出，输出信号频率分别为 10Hz 和 1Hz。 1）下载到 DE0 开发板验证。（提示：利用 DE0 板上已有的 50M 晶振作为输入信号，通过开发板上两个的 LED 灯观察输出信号）。 2）电路框图如下： 扩展内容：利用已经实现的 VHDL 模块文件，采用原理图方法，实现 0-F 计数自动循环显示，频率 10Hz。（提示：如何将 VHDL 模块文件在逻辑原理图中应用，参考参考内容 5） 四.实验原理 1.实验1实现异或门逻辑电路，VHDL源代码如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL;
数据库系统概论实验指导 （第七版） 计算机学院 2013/09
改版履历
目录 目录 (3) 1.实验概要 (4) 1.1.实验说明 (4) 1.2.实验环境和配置 (4) 1.3.上机要求 (5) 2.实验1:数据库/表的基本操作和表级约束 (5) 2.1.目的和要求 (5) 2.2.实验准备 (5) 2.3.实验内容 (5) 3.实验2:库级约束和基本表的数据操作 (8) 3.1.目的和要求 (8) 3.2.实验准备 (8) 3.3.实验内容 (8) 4.实验3:视图操作和安全性控制 (10) 4.1.目的和要求 (10) 4.2.实验准备 (10) 4.3.实验内容 (10) 5.实验4:存储过程/触发器/ODBC数据库编程 (12) 5.1.目的与要求 (12) 5.2.实验准备 (12) 5.3.实验内容 (12) 6.实验5：数据库综合实验 (14) 6.1.目的与要求 (14) 6.2.实验准备 (14) 6.3.实验内容 (15) 5.3.1.题目一：零件交易中心管理系统 (15) 5.3.2.题目二：图书管理系统 (15) 5.3.3.题目三：民航订票管理系统 (15) 5.3.4.题目四：学生学籍管理系统 (16) 5.3.5.题目五：车站售票管理系统 (16) 5.3.6.题目六：企业人事管理系统 (16)
5.3.7.题目七：电话交费管理系统 (16) 5.3.8.题目八：医药销售管理系统 (17) 7.附录：实验报告格式 (18) 1.实验概要 1.1.实验说明 内容：本课程实验分5次完成，每次完成一部分。具体内容参考本指导的后半部分。 成绩：每次实验100分，最后取5次实验的加权平均分作为实验的总成绩，其中第五次实验占40%，其余各次占15%。每次实验中各个环节的评分标准如下： 上述每一项按照百分制给出分值，最后按照比率计算每次实验的最终成绩。 实验报告 每次实验需提交电子版的实验报告(最后一次实验需提交设计文档，源程序等相关资料)。每次实验结束时，将写好的实验报告，提交给各班辅导老师。如果确有困难没有完成的情况下，课后自己完成之后提交到辅导老师的邮箱里。由辅导老师根据课堂上机实验检查状况和实验报告的内容给出每次实验的成绩。 实验报告的内容包括：实验内容、实验步骤、程序源码、运行结果（可以是程序的输出，也可以是运行画面的抓屏，抓屏图片要尽可能的小，否则文件太大）。每份实验报告是一个WORD文档。实验报告命名规则如下：DBx(实验次数)_XXXXXX（学号）_姓名例如：20052978的学生的第一次实验报告文件名： DB1_20052978_李宁注意：请每个人保存好自己的实验报告的电子版，直到该门课考试成绩公布之后。 1.2.实验环境和配置 SQL Server 2008(Microsoft SQL Server 2008 Express With Advance Service)
物电学院09级电子（2）学号 200940620219 姓名 刘杰 阜阳师范学院 大学物理实验报告 【实验名称】：数字电表原理与万用表设计使用 【实验目的】：1、了解数字电表的基本原理及常用双积分模数转换芯片外围参数的选 取原则、电表的校准原则以及测量误差的来源。 2、了解万用表的特性、组成和工作原理。 3、掌握分压、分流电路的原理以及设计对电压、电流和电阻的多量程测量。 4、了解交流电压、三极管和二极管相关参数的测量。 5、通过数字电表原理的学习，能够在传感器设计中灵活应用数字电表。 【实验仪器】：1、309FB 型数字电表原理及万用表设计实验仪； 2、四位半通用数字万用表； 3、双踪示波器。 【实验原理】：一、数字电表原理: 常见的物理量都是幅值大小连续变化的所谓模拟量，指针式仪表可以直接对模拟电压和电流进行显示。而对于数字式仪表，则需要先把模拟电信号（通常是电压信号）转换成数字信号，再进行显示和处理。 数字信号与模拟信号不同，其幅值大小不是连续的，就是说数字信号的大小只能是某些分立的数值，所以需要进行量化处理。若最小量化单位为?，则数字信号的大小是?的整数倍，该整数可以用二进制码表示。设mV 1.0=?，我们把被测电压U 和?比较，看U 是?的多少倍，并把结果四舍五入取为整数N （二进制）。一般情况下，1000≥N 即可满足测量精度要求（量化误差%1.01000/1=≤）。所以，最常见的数字表头的最大示数为1999 ，被称为三位半（2 13）数字表。如U 是?（mV 1.0）的1861倍，即1861=N ，显示结果为mV)( 1.186。这样的数字表头，再加上电压极性判别显示电路和小数点选择位，就可以测量显示mV 9.199~9.199- 的电压，显示精度为mV 1.0 。 1、双积分模数转换器（7107ICL ）的基本工作原理: 双积分模数转换电路的原理比较简单，当输入电压为X V 时，在一定时间1T 内对电量为零的电容器C 进行恒流充电（电流大小与待测电压X V 成正比），这样电容器两极板之间的电量将随时间线性增加，当充电时间到1T 后，电容器上积累的电量Q 与被测电压X V 成正比；
实验一门电路逻辑功能及测试 一、实验目得 1、熟悉门电路逻辑功能。 2、熟悉数字电路学习机及示波器使用方法。 二、实验仪器及材料 1、双踪示波器 2、器件 ７4LＳ00 二输入端四与非门２片 7４ＬS20 四输入端双与非门1片 ７４ＬS8６二输入端四异或门1片 74LS０4 六反相器1片 三、预习要求 1、复习门电路工作原理相应逻辑表达示。 2、熟悉所有集成电路得引线位置及各引线用途。 ３、了解双踪示波器使用方法。 四、实验内容 实验前按学习机使用说明先检查学习机就是否正常,然后选择实验用得集成电路，按自己设计得实验接线图接好连线,特别注意Vcc及地线不能接错。线接好后经实验指导教师检查无误方可通电。试验中改动接线须先断开电源,接好线后在通电实验。 1、测试门电路逻辑功能。 （1）选用双输入与非门74ＬＳ20一只，插入面包板,按图 连接电路,输入端接S1~Ｓ4(电平开关输入插口),输 出端接电平显示发光二极管(D1～D８任意一个）。 （2)将电平开关按表1、1置位,分别测出电压及逻辑状态。(表1、１)
2、异或门逻辑功能测试 (1)选二输入四异或门电路74LS86,按图接线,输入端１﹑2﹑4﹑5接电平开关,输出端Ａ﹑B﹑Ｙ接电平显示发光二极管。 (2)将电平开关按表1、２置位，将结果填入表中。 表1、2 3、逻辑电路得逻辑关系
(1)选用四二输入与非门74LS0０一只,插入面包板，实验电路自拟。将输入输出逻辑关系分 别填入表1、3﹑表1、4。 (２）写出上面两个电路得逻辑表达式。 表1、３ Y=A ⊕B 表1、4 Y=A ⊕B Ｚ=AB 4、逻辑门传输延迟时间得测量 用六反相器(非门)按图1、5接线,输80KHz 连续脉冲,用双踪示波器测输入，输出相位差,计算每个门得平均传输延迟时间得ｔｐd 值 : tpd ＝０、２μｓ/6=1/30μｓ 5、利用与非门控制输出。 选用四二输入与非门74LS00一只,插入面包板，输入接任一电平开关，用示波器观察Ｓ对输出脉冲得控制作用: 一端接高有效得脉冲信号,另一端接控制信号。只有控制信号端为高电平时,脉冲信号才能通过。这就就是与非门对脉冲得控制作用。 6.用与非门组成其她门电路并测试验证 (1)组成或非门。 用一片二输入端与非门组成或非门 Y = Ａ+ B = A ? Ｂ 画出电路图,测试并填表1、5 中。 表1、5 图如下： （2）组成异或门 ① 将异或门表达式转化为与非门表达式。 A ⊕B=｛[(ＡＡ)＇B]'［Ａ( B Ｂ）＇]}＇ ② 画出逻辑电路图。 ③ 测试并填表1、6。表1、6
数据库实验报告
武汉理工大学 学 生 实 验 报 告 书 实验课程名称 数据库系统概论 开 课 学 院 计算机科学与技术学院 指导老师姓名 学 生 姓 名 学生专业班级 学生学号 实验课成绩
2013 — 2014 学年第二学期实验课程名称：数据库系统概论 实验项目名称SQL SEVER 2000的系 统工具及用户管理 实验 成绩 实验者专业班 级 组别 同组者实验 日期 2014年4 月24日
第一部分：实验分析与设计（可加页） 一、实验内容描述（问题域描述） 实验目的和要求：了解SQL SEVER 2000的功能及组成，熟练掌握利用SQL SEVER 2000工具创建数据库、表、索引和修改表结构及向数据库输入数据、修改数据和删除数据的操作方法和步骤，掌握定义数据约束条件的操作。 二、实验基本原理与设计（包括实验方案设计，实 验手段的确定，试验步骤等，用硬件逻辑或者算法描述） 实验内容和步骤： （1）熟悉SQL SEVER 2000的界面和操作。 （2）创建数据库和查看数据库属性。 （3）创建表、确定表的主码和约束条件。 （4）查看和修改表的结构。 （5）向数据库输入数据，观察违反列级约束时出现的情况。 （6）修改数据。 （7）删除数据，观察违反表级约束时出现的情况。 三、主要仪器设备及耗材 Windows XP SQL SERVER 2000
第二部分：实验调试与结果分析（可加页） 一、调试过程（包括调试方法描述、实验数据记录， 实验现象记录，实验过程发现的问题等） 没有错误 错误：未能建立与WORKEPLACE\XUMENGXING的链接SQL Server 不存在或访问被拒绝 原因：未启动数据库服务 二、实验结果及分析（包括结果描述、实验现象分 析、影响因素讨论、综合分析和结论等） 实验结果部分截图：
哈尔滨理工大学数字集成电路设计实验报告 学院：应用科学学院 专业班级：电科12 - 1班 学号：32 姓名：周龙 指导教师：刘倩 2015年5月20日
实验一、反相器版图设计 1.实验目的 1）、熟悉mos晶体管版图结构及绘制步骤； 2）、熟悉反相器版图结构及版图仿真； 2. 实验内容 1）绘制PMOS布局图； 2）绘制NMOS布局图； 3）绘制反相器布局图并仿真； 3. 实验步骤 1、绘制PMOS布局图： (1) 绘制N Well图层；(2) 绘制Active图层； (3) 绘制P Select图层； (4) 绘制Poly图层； (5) 绘制Active Contact图层；(6) 绘制Metal1图层； (7) 设计规则检查；(8) 检查错误； (9) 修改错误； (10)截面观察； 2、绘制NMOS布局图： (1) 新增NMOS组件；(2) 编辑NMOS组件；(3) 设计导览； 3、绘制反相器布局图： (1) 取代设定；(2) 编辑组件；(3) 坐标设定；(4) 复制组件；(5) 引用nmos组件；(6) 引用pmos组件；(7) 设计规则检查；(8) 新增PMOS基板节点组件；(9) 编辑PMOS基板节点组件；(10) 新增NMOS基板接触点； (11) 编辑NMOS基板节点组件；(12) 引用Basecontactp组件；(13) 引用Basecontactn 组件；(14) 连接闸极Poly；(15) 连接汲极；(16) 绘制电源线；(17) 标出Vdd 与GND节点；(18) 连接电源与接触点；(19) 加入输入端口；(20) 加入输出端口；(21) 更改组件名称；(22) 将布局图转化成T-Spice文件；(23) T-Spice 模拟； 4. 实验结果 nmos版图
自动化与电气工程学院 电子技术课程设计报告 题目数字电压表的制作 专业 班级 学号 学生姓名 指导教师 二○一三年七月
一、课程设计的目的与意义 1.课程设计的主要目的，是通过电子技术综合设计，熟悉一般电子电路综合设计过程、设计要求、完成的工作内容和具体的设计方法。 2.同时了解双积分式A/D转换器ICL7107的性能及其引脚功能，熟悉集成电路ICL7107构成直流数字电压表的使用方法，并掌握其在电路中的工作原理。 3.通过设计也有助于复习和巩固以往的模电、数电内容，达到灵活应用的目的。在完成设计后还要将设计的电路进行安、调试以加强学生的动手能力。在此过过程中培养从事设计工作的整体观念。 4.利用双积分式A/D转换器ICL7107设计一数字电压表，量程为-1.99—+1.99，通过七段数码管显示。 二、电路原理图 数字电压表原理图
三、课程设计的元器件 1.课程设计所使用的元器件清单： 2.主要元器件介绍 （1）芯片ICL7107： ICL7107的工作原理 双积分型A/D转换器ICL7107是一种间接A/D转换器。它通过对输入模拟电压和参考电压分别进行两次积分，将输入电压平均值变换成与之成正比的时间间隔，然后利用脉冲时间间隔，进而得出相应的数字性输出。 它的原理性框图如图所示，它包括积分器、比较器、计数器，控制逻辑和时钟信号源。积分器是A/D转换器的心脏，在一个测量周期内，积分器先后对输入信号电压和基
准电压进行两次积分。比较器将积分器的输出信号与零电平进行比较，比较的结果作为数字电路的控制信一号。时钟信号源的标准周期Tc 作为测量时间间隔的标准时间。它是由内部的两个反向器以及外部的RC组成的。其振荡周期Tc=2RCIn1.5=2.2RC 。 ICL7106A/D转换器原理图 计数器对反向积分过程的时钟脉冲进行计数。控制逻辑包括分频器、译码器、相位驱动器、控制器和锁存器。 分频器用来对时钟脉冲逐渐分频，得到所需的计数脉冲fc和共阳极LED数码管公共电极所需的方波信号fc。 译码器为BCD-7段译码器，将计数器的BCD码译成LED数码管七段笔画组成数字的相应编码。 驱动器是将译码器输出对应于共阳极数码管七段笔画的逻辑电平变成驱动相应笔画的方波。 控制器的作用有三个：第一，识别积分器的工作状态，适时发出控制信号，使各模拟开关接通或断开，A/D转换器能循环进行。第二，识别输入电压极性，控制LED 数码管的负号显示。第二，当输入电压超量限时发出溢出信号，使千位显示“1" ，其余码全部熄灭。 钓锁存器用来存放A/D转换的结果，锁存器的输出经译码器后驱动LED 。它的每个测量周期自动调零（AZ）、信号积分（INT）和反向积分（DE）三个阶段。
数字电路实验报告
实验一 组合逻辑电路分析 一．试验用集成电路引脚图 74LS00集成电路 74LS20集成电路 四2输入与非门 双4输入与非门 二．实验内容 1.实验一 自拟表格并记录: 2.实验二 密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。否则，报警信号为“1”，则接通警铃。试分析密码锁的密码ABCD 是什么？ X1 2.5 V A B C D 示灯：灯亮表示“1”，灯灭表示“0” ABCD 按逻辑开关，“1”表示高电平，“0”表示低电平
ABCD 接逻辑电平开关。 最简表达式为：X1=AB ’C ’D 密码为： 1001 A B C D X1 X2 A B C D X1 X2 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 三.实验体会： 1.分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的相互转换来到达实验所要求的目的。 2.这次试验比较简单，熟悉了一些简单的组合逻辑电路和芯片 ，和使用仿真软件来设计和构造逻辑电路来求解。 实验二 组合逻辑实验（一） 半加器和全加器 一．实验目的 1. 熟悉用门电路设计组合电路的原理和方法步骤 二．预习内容 1. 复习用门电路设计组合逻辑电路的原理和方法步骤。 2. 复习二进制数的运算。 3. 用“与非门”设计半加器的逻辑图。 4. 完成用“异或门”、“与或非”门、“与 非”门设计全加器的逻辑图。 5. 完成用“异或”门设计的3变量判奇 电路的原理图。 三．元 件参考 U1A 74LS00D U1B 74LS00D U1C 74LS00D U1D 74LS00D U2A 74LS00D U2B 74LS00D U2C 74LS00D U3A 74LS20D X1 2.5 V X2 2.5 V VCC 5V A Ｂ Ｃ D
CMOS数字集成电路设计课程设计报告 学院：****** 专业：****** 班级：****** 姓名：Wang Ke qin 指导老师：****** 学号：****** 日期：2012-5-30
目录 一、设计要求 (1) 二、设计思路 (1) 三、电路设计与验证 (2) (一)1位全加器的电路设计与验证 (2) 1)原理图设计 (2) 2)生成符号图 (2) 3)建立测试激励源 (2) 4)测试电路 (3) 5)波形仿真 (4) (二)4位全加器的电路设计与验证 (4) 1)原理图设计 (4) 2)生成符号图 (5) 3)建立测试激励源 (5) 4)测试电路 (6) 5)波形仿真 (6) (三)8位全加器的电路设计与验证 (7) 1)原理图设计 (7) 2)生成符号图 (7) 3)测试激励源 (8) 4)测试电路 (8) 5)波形仿真 (9) 6)电路参数 (11) 四、版图设计与验证 (13) (一)1位全加器的版图设计与验证 (13) 1)1位全加器的版图设计 (13) 2)1位全加器的DRC规则验证 (14) 3)1位全加器的LVS验证 (14) 4)错误及解决办法 (14) (二)4位全加器的版图设计与验证 (15) 1)4位全加器的版图设计 (15) 2)4位全加器的DRC规则验证 (16) 3)4位全加器的LVS验证 (16) 4)错误及解决办法 (16) (三)8位全加器的版图设计与验证 (17) 1)8位全加器的版图设计 (17) 2)8位全加器的DRC规则验证 (17) 3)8位全加器的LVS验证 (18) 4)错误及解决办法 (18) 五、设计总结 (18)