第二章 组合逻辑
1. 分析图中所示的逻辑电路，写出表达式并进行化简
2. 分析下图所示逻辑电路，其中S3、S2、S1、S0为控制输入端，列出真值表，说明 F 与 A 、B 的关系。
F1= F2=
F=F 1F 2=
B
F = AB + B = AB
F = AB BABC CABC = AB + AC + BC + BC = AB + BC + BC
1
S B BS A ++3
2
S B A ABS +1
S B BS A ++
3. 分析下图所示逻辑电路，列出真值表，说明其逻辑功能。
解：
F1==
真值表如下：
当B ≠C 时， F1=A 当B=C=1时， F1=A 当B=C=0时， F1=0
F2=
真值表如下：
C B BC A C AB C B A +++ABC C B A C B A ++A B C F 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1
001101
00AC BC AB C A C B B A ++=++
当A 、B 、C 三个变量中有两个及两个以上同时为“1”时，F2 = 1 。
4.图所示为数据总线上的一种判零电路，写出F 的逻辑表达式，说明该电路的逻辑功能。
解：F=
只有当变量A0~A15全为0时，F = 1；否则，F = 0。 因此，电路的功能是判断变量是否全部为逻辑“0”。
5. 分析下图所示逻辑电路，列出真值表，说明其逻辑功能
解： 真值表如下：
因此，这是一个四选一的选择器。
6. 下图所示为两种十进制数代码转换器，输入为余三码，输出为什么代码？
解：
A B C F 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1
000011
111514131211109876543210A A A A A A A A A A A A A A A A +++301201101001X A A X A A X A A X A A F +++=
这是一个余三码 至8421 BCD 码转换的电路
7. 下图是一个受 M 控制的4位二进制码和格雷码的相互转换电路。M=1 时，完成自然二进制码至格雷码转换；M=0 时，完成相反转换。请说明之
解：Y3=X3
当M=1时 Y3=X3 Y2=X2⊕X3 Y1=X1⊕X2 Y0=X0⊕X1
当M=0时 Y3=X3 Y2=X2⊕X3
Y1=X1⊕Y2=X1⊕X2⊕X3 Y0=X0⊕Y1=X0⊕X1⊕X2⊕X3
由真值表可知：M=1 时，完成8421 BCD 码到格雷码的转换；
W= AB+ACD X = BC+BD+BCD Y = CD+CD Z = D
322X X Y ⊕=)22(11Y M MX X Y +⊕=)11(00Y M MX X Y +⊕=
M= 1 的真值表
M=0 时，完成格雷码到8421 BCD 码的转换。
8. 已知输入信号A,B,C,D 的波形如下图所示，选择适当的集成逻辑门电路，设计产生输出 F 波形的组合电路（输入无反变量）
解：
列出真值表如下：
9. 用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯 亮表示有一台不正常；黄灯亮表示有两台不正常；红、黄灯全亮表示三台都不正常。列出控制电路真值表，并选出合适的集成电路来实现。
解：
设：三台设备分别为 A 、B 、C ： “1”表示有故障，“0”表示无故障；红、黄、绿灯分别为Y1、Y2、Y3：“1”表示灯亮；“0”表示灯灭。据题意列出真值表如下：
)(D C A C B A D C B D B B A F 或+++=
于是得：
10. 用两片双四选一数据选择器和与非门实现循环码至8421BCD 码转换。（答案有误）
解：(1)函数真值表、卡诺图如下；
（2）画逻辑图：
C B A C B A Y C B A BC Y C
B A Y ++==⊕+=⊕⊕=3)
(2
1
11. 用一片74LS148和与非门实现8421BCD 优先编码器
（最高优先级是9 只要八或九号为1，则输出为1，且无法使能，使Y0，Y1，Y2全为1。除非九号或八号都为0，编码器才使能）
12. 用适当门电路，设计16位串行加法器，要求进位琏速度最快，计算一次加法时间。
解：全加器真值表如下
0Y 123
可以写出以下表达式
要使进位琏速度最快，应使用“与或非”门。具体连接图如下。 若“与或非”门延迟时间为t1，“非门”延迟时间为t2，则完成一次16位加法运算所需时间为：
2
B 2
A C A
B
C B A BC A C B A S +++=11--+=C B C A B A C ＋1
1--+=BC AC AB C ＋1
1--+=BC AC AB C ＋11--+=C B C A B A C ＋C AB C B A BC A C B A S +++=)
()116(211t t t t ++-=
13.用一片4:16线译码器将8421BCD 码转换成余三码，写出表达式 解:
)8,6,4,2,0(),,,()8,7,4,3,0(),,,()9,4,3,2,1(),,,()9,
8,7,6,5(),,,(∑=∑=∑=∑=D C B A Z D C B A Y D C B A X D C B A W
B
12A 2B
4：16线译码器Y 6
Y 8
Y 2Y 4Y 3
Y 7Y 2Y 6
14. 使用一个4位二进制加法器设计8421BCD 码转换成余三码转换器： 解：
15. 用74LS283加法器和逻辑门设计实现一位8421 BCD 码加法器电路。 解：
1O
S 0S 1S 2S 3
8421BCD 码
100
余三码
加6判断修正
进位
和BCD 码
＋
16. 设计二进制码/格雷码转换器 解：真值表
得：
17. 设计七段译码器的内部电路，用于驱动共阴极数码管。解：七段发光二极管为共阴极电路，各段为“1”时亮。
1002
113
223
3B B G B B G B B G B G ⊕=⊕=⊕==
七段译码器真值表如下：
18. 设计一个血型配比指示器。解： 用XY 表示供血者代码，MN 表示受血者代码。代码设定如下：
XY = 00 A 型 MN = 00 A 型 01 B 型 01 B 型 10 AB 型 10 AB 型 11 O 型 11 O 型
1
2
1
2
1
3
2
1
2
1
3
1
2
1
2
1
2
1
2
1
2
1
1
2
2
2
1
3
A
A A A A A A g A
A A A A A A f A
A A A e A
A A A A A A A A d A
A A c A
A A A A b A A A A A A a +++=+++=+=+++=++=++=+++=
得：F 1 = Σ(0,2,5,6,10,12,13,14,15)
19. 设计保密锁。
解： 设A,B,C 按键按下为1，F 为开锁信号（F=1为打开），G 为报警信号（G=1为报警）。
F 的卡诺图：
化简得：
G 的卡诺图
化简得：
F1F2=
AB C 00 01 11 10
0 1
1
1
1 AC AB F +=
AB C 00 01 11 10
0 1
1
1
1 B G +=
2.1 在80x86微机的输入/输出指令中，I/O端口号通常是由DX寄存器提供的，但有时也可以在指令中直接指定00~FFH的端口号。试问可直接由指令指定的I/O端口数。 答：可直接由指令指定的I/O端口数为256个。 2.2 有两个16位字1EE5H和2A3CH分别存放在80x86微机的存储器的000B0H和000B3H单元中，请用图表示出它们在存储器里的存放情况。 答：存储器里的存放情况如右下图所示： 000B0H E5H 000B1H 1EH 000B2H 000B3H 3CH 000B4H 2AH 2.3在IBM PC机的存储器中存放信息如右下图所示。试读出30022H和30024H字节单元的内容，以及30021H和30022H字单元的内容。 30020H 12H 30021H 34H 30022H ABH 30023H CDH 30024H EFH 答：30022H字节单元的内容为ABH；30024H字节单元的内容为EFH。30021H字单元的内容为AB34H；30022H字单元的内容为CDABH。 2.4 在实模式下，段地址和偏移地址为3017:000A的存储单元的物理地址是什么？如果段地址和偏移地址是3015:002A和3010:007A呢？ 答：3017:000A、3015:002A和3010:007A的存储单元的物理地址都是3017AH。 2.5 如果在一个程序开始执行以前(CS)=0A7F0H，(如16进制数的最高位为字母，则应在其前加一个0) (IP)=2B40H，试问该程序的第一个字的物理地址是多少？ 答：该程序的第一个字的物理地址是0AAA40H。 2.6在实模式下，存储器中每一段最多可有10000H个字节。如果用调试程序DEBUG的r命令在终端上显示出当前各寄存器的内容如下，请画出此时存储器分段的示意图，以及条件标志OF、SF、ZF、CF的值。 C>debug -r AX=0000 BX=0000 CX=0079 DX=0000 SP=FFEE BP=0000 SI=0000 DI=0000 DS=10E4 ES=10F4 SS=21F0 CS=31FF IP=0100 NV UP DI PL NZ NA PO NC 答：此时存储器分段的示意图如右图所示。OF、SF、ZF、CF的值都为0。 2.7 下列操作可使用那些寄存器？
第七章 A/D 转换与D/A 转换 1 ADC ：模/数转换器analogue digital converter ； DAC ：数/模转换器 digital analogue converter ； DSP ：数字信号处理器 digital signal processor 。 2. 3. 4
答：二进制编码0011来自ADC 输出，它通过丢失台阶来指示。可能情况下，转换器的输出“3”被粘住在不活动的状态（低电平）。 5. 由电路图知，R 0是输入二进制吗最低位对应的权电阻，所以有 V V K K V K R R K R D V R R V K R R K R R K R R o f i i i REF f o 0625.4)212121(2 5105代入得： ,10,5其中,22,108/,204/,402/023333 03030201-=?+?+??ΩΩ-=Ω==Ω=??-=Ω==Ω==Ω==∑= 6. （1）8为D/A 转换器的最小输出电压增量，即是数字量00000001对应的模拟电压量，或数字量每增加一个单位，输出模拟电压的增加量。输入代码01001101对应的模拟电压为： Vo ＝0.02(26+23+22+20)＝1.54 V （2）8位转换器的分辨率百分数为： %3922.0%100121 8 =?- （3）若要求D/A 转换器的精度小于0.25%，则其分辨率应小于0.5%，因此，这一8位D/A 转换器可满足系统的精度要求。 7. （1）仅最高位接通时，R 10提供的电流为 mA V I 11010103 10=Ω?= 由于最高位电阻的容差所造成的电流误差为： A mA μ5.0%)05.0(1±=±? （2）首先求最低位电阻的阻值 Ω=-?=M R R 12.51210101 仅最低位接通时，R1提供的电流为 A V I μ953.11012.5106 1=Ω?= 最低位造成的电流误差为： A A μμ009765.0%)5(953.1±=±? 对于权电阻网络的D/A 转换器，数字量的位数越多，高低位权电阻的阻值相差越大；相同容 差下，由于各电阻所在位的权值不同，所引入的误差相差也越大。
3.11 对图X3.11（a）所示的AOI 电路图，采用AND，OR,INV 画出对应的逻辑图。 解：Z = (A?B + C + D)' 3.12 对图X3.11（b）所示的OAI 电路图，采用AND，OR,INV 画出对应的逻辑图。 解：Z = ((A + B)?C ?D)' 13 画出NOR3 对应的电路图。 解：3 输入端或非门结构应为：上部3 个P 管串联，下部3 个N 管并 联，结构如图所示。 3.15 画出OR2 所对应的电路图。 解：在NOR2 电路的输出端后面级联一个INV。 3.59 画出图X3.59 逻辑图所对应的电路图。 解： 3.21 若输出低电平阈值和高电平阈值分别设置为1.5V 和3.5V，对图X3.21 所示的反相器特性，确定高态与低态的DC 噪声容限。解：由图中可以看到，输出3.5V 对应的输入为2.4V,输出1.5V 对应的输入为2.5V；所以，高态噪声容限为：3.5-2.5=1 V ;低态噪声
容限为：2.4-1.5=0.9 V。 3.26 利用表3-3 计算74HC00 的p 通道和n 通道的导通电阻。解：采用极端值计算（对商用芯片，最低电源电压设为 4.75V）表中所列输出电压与电流关系如图所示： 根据电流定律，高态输出时可以建立下列方程： p n R R 0.35 0.02 = 4.4 ? ? ? ? ?? ? ? ? p n R R 0.91 4 = 3.84 ? ? ? ? ?? ? ? ? 联立求解可得：R = 0.151kΩ = 151Ωp 低态输出时可以建立下列方程： n p R R 0.1 0.02 = 4.65 ? ?? ? ??? ?
《数字逻辑》（白中英）（第六版） 习题解答 第1章开关理论基础 1、将下列十进制数化为二进制数和八进制数： 十进制二进制八进制 49 110001 61 53 110101 65 127 1111111 177 635 1001111011 1173 7.493 111.011111100 7.374 79.43 1001111.0110110 117.33 2、将下列二进制数转换成十进制数和八进制数： 二进制十进制八进制 1010 10 12 111101 61 75 1011100 92 134 0.10011 0.59375 0.46 101111 47 57 01101 13 15 3、将下列十进制数转换成8421BCD码： 1997=0001 1001 1001 0111 65.312=0110 0101.0011 0001 0010 3.1416=0011.0001 0100 0001 0110 0.9475=0.1001 0100 0111 0101 4、一个电路有三个输入端A、B、C，当其中有两个输入端为高电平时，输出X
为高电平，试列出真值表，并写出X 的逻辑表达式。 [解]： 先列出真值表，然后写出X 的逻辑表达式 C AB C B A BC A X ++= 5、求下列函数的值： 当A,B,C 为0,1,0时： BC B A +=1 ))((C B A C B A ++++=1 B C A B A )(+=1 当A,B,C 为1,1,0时： BC B A +=0 ))((C B A C B A ++++=1 B C A B A )(+=1 当A,B,C 为1,0,1时： BC B A +=0 ))((C B A C B A ++++=1 B C A B A )(+=0 6、用真值表证明恒等式 C B A C B A ⊕⊕=⊕⊕ 成立。 证明： 所以由真值表得证。
第二章 2-3 设系统传递函数为 3 42 )(2 ++= s s s G 初始条件0/)0(,1)0(=-=dt dc c 。求单位阶跃输入r (t)=1(t)时，系统的输出响应c (t)。 【解】系统传递函数与微分方程是一一对应的，故通过传递函数先求出微分方程，然后通过拉氏变换的方法求解微分方程。 系统对应的微分方程为 4()3()2()c c t c t r t ++= 在给定的非零初始条件下，进行拉氏变换 22(43)()(0)(0)4(0)s s C s sc c c s ++---= 整理后 2221 ()(43)(43) s C s s s s s s += -++++ 部分分式展开后，拉氏反变换 11122 3242/35/25/6()[()][][](43)(43)13 255326 t t s c t L C s L L s s s s s s s s e e -----+==-=-+++++++= -+ 2-4 在图2-48中，已知G (s) 和H (s)两方框对应的微分方程分别为 ()2()5()4()3()6() c t c t e t b t b t c t +=+= 图2-48 习题2-4系统结构框图 且初始条件为零，试求传递函数C (s)/R (s)。 【解】求出每个方框的传递函数，利用反馈等效的方法求C(s)/R(s)。 根据定义可得 5()2G s s = +，6()43 H s s =+ 25 5 ()5()25(43)10075(2) 56()1()()(2)(43)3041136 1(2)(43) C s G s s s s R s G s H s s s s s s s +++====+++++++++ 2-5 图2-49是由电阻、电容和运算法放大器组成的无源网络和有源网络，试列写以V in (t)
习题四部分习题参考答案 4.1 将下列函数简化，并用与非门和或非门画出逻辑电路图。& （3）C B C A D C A B A D C B A F +++=),,,( 解：化简得F=C B C A B A ++ F 的与非式为：F=C B C A B A ?? ，逻辑电路图如图1所示。 F 的或非式为：F=C B A C B A C B A ABC F +++++=+=，逻辑电路 图如图2所示。 图1 图2 4.3分析图4.59所示的逻辑电路图，并说明其逻辑功能。 解：（1）由逻辑电路图写出逻辑表达式并化简可得： D C D B D C D B F D BC D C B D C A D BC D C B D C A F CD ABD CD ABD F +=?=++=??=+=?=012 （2）根据逻辑表达式，其逻辑功能如表所示。 1 C 1 & 1 & & & & & & A B ≥1 0 ≥1 ≥1 ≥1 A C B ≥1 ≥1 F
由真值表可知，DCBA 表示的二进制数，当该值小于等于5，F0＝1，当当该值小于等于10，大于5，F1＝1，当该值小于等于15，大于10，F2=1。 4.4 试分析图4.60 所示的码制转换电路的工作原理 答：①写出逻辑表达式 001G B B =⊕ 112G B B =⊕ 223G B B =⊕ 33G B = D C B A F2 F1 F0 输 入 输 出 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 1 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 1 0 1 0 1 0 0 0 0 1 0 1 0 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 1 1 0 0 1 1 0 0 1 0 0 1 1 0 1 1 0 0 1 1 1 0 1 0 0 1 1 1 1 1 0 0
习题与答案 《数字逻辑与数字系统（第四版）》，白中英 第1章习题P30 7 证明下列等式 (2) AC AB C AB C B A ABC +=++ 证明: AB AC ABC C AB C B A ABC +=+++=左式 8 用布尔代数简化下列各逻辑函数表达式 (4) C AB C B BC A AC F +++= 解: BC BC BC A C B A BC C B A BC A ABC C B A C B BC A AC F =+=++=+++=++++=) () )(())()(( 9 将下列函数展开为最小项表达式 (1) )(),,(C B A C B A F += 解: ∑=+++++=+++++=+++=+++=+=() 7,6,5,4,1()()()()(),,(m C B A C B A C B A C B A C AB ABC C B A C B A C C B A C C AB C B A C B A B A AB C B A A B B A C B A C B A F 10 用卡诺图化简下列各式 （2） C B A D A B A D C AB CD B A F ++++= 解： C 由卡诺图知，D A B A F +=
（4） ∑∑ +=?)11,10,9,3,2,1()15,14,13,0(),,,(m D C B A F 解： A C AD AC B A F ++= 12 逻辑函数 A C C B B A X ++=，试用真值表、卡诺图、逻辑图、波形图表示该函数。 解：（1）真值表 （2）卡诺图 （3）逻辑图 （4）波形图 14 输入信号A ，B ，C 的波形如图P1.2所示，试画出电路输出F1、F2的波形图 B F C B A
汇编语言程序设计第四版 【课后习题答案】--囮裑為檤 第2章8086的指令系统 〔习题2.1〕已知DS＝2000H、BX＝0100H、SI＝0002H，存储单元[20100H]～[20103H]依次存放12 34 56 78H，[21200H]～[21203H]依次存放2A 4C B7 65H，说明下列每条指令执行完后AX寄存器的内容。 （1）mov ax,1200h （2）mov ax,bx （3）mov ax,[1200h] （4）mov ax,[bx] （5）mov ax,[bx+1100h] （6）mov ax,[bx+si] （7）mov ax,[bx][si+1100h] 〔解答〕 （1）AX＝1200H （2）AX＝0100H （3）AX＝4C2AH ;偏移地址=bx=0100h （4）AX＝3412H ;偏移地址=bx=0100h （5）AX＝4C2AH ;偏移地址=bx+1100h=1200h （6）AX＝7856H ;偏移地址=bx+si=0100h+0002h=0102h （7）AX＝65B7H ;偏移地址=bx+si+1100h=0100h+0002h+1100h=1202h 〔习题2.2〕指出下列指令的错误 （1）mov cx,dl （2）mov ip,ax （3）mov es,1234h （4）mov es,ds （5）mov al,300 （6）mov [sp],ax （7）mov ax,bx+di
（8）mov 20h,ah 〔解答〕 （1）两操作数类型不匹配 （2）IP指令指针禁止用户访问 （3）立即数不允许传给段寄存器 （4）段寄存器之间不允许传送 （5）两操作数类型不匹配 （6）目的操作数应为[ SI ] （7）源操作数应为[BX+DI] （8）立即数不能作目的操作数 〔习题2.3〕已知数字0 ~ 9对应的格雷码依次为：18H、34H、05H、06H、09H、0AH、0CH、11H、12H、14H，它存在于以table为首地址（设为200H）的连续区域中。请为如下程序段的每条指令加上注释，说明每条指令的功能和执行结果。 lea bx,table mov al,8 xlat 〔解答〕 lea bx,table ；获取table的首地址，BX＝200H mov al,8 ；传送欲转换的数字，AL＝8 xlat ；转换为格雷码，AL＝12H P35 〔习题2.4〕什么是堆栈，它的工作原则是什么，它的基本操作有哪两个，对应哪两种指令？ 〔解答〕 堆栈是一种按“先进后出”原则存取数据的存储区域，位于堆栈段中，使用SS段寄存器记录其段地址；它的工作原则是先进后出；堆栈的两种基本操作是压栈和出栈，对应的指令是PUSH和POP。 〔习题2.5〕已知SS = 2200H、SP = 00B0H，画图说明执行下面指令序列时，堆栈区和SP的内容如何变化？ mov ax,8057h push ax mov ax,0f79h push ax
《数字逻辑》(白中英)(第六版)习题解 答
《数字逻辑》（白中英）（第六版） 习题解答 第1章开关理论基础 1、将下列十进制数化为二进制数和八进制数： 十进制二进制八进制 49 110001 61 53 110101 65 127 1111111 177 635 1001111011 1173 7.493 111.011111100 7.374 79.43 1001111.0110110 117.33 2、将下列二进制数转换成十进制数和八进制数： 二进制十进制八进制 1010 10 12 111101 61 75 1011100 92 134 0.10011 0.59375 0.46 101111 47 57 01101 13 15 3、将下列十进制数转换成8421BCD码： 1997=0001 1001 1001 0111 65.312=0110 0101.0011 0001 0010 3.1416=0011.0001 0100 0001 0110
0.9475=0.1001 0100 0111 0101 4、一个电路有三个输入端A 、B 、C ，当其中有两个输入端为高电平时，输出X 为高电平，试列出真值表，并写出X 的逻辑表达式。 [解]： 先列出真值表，然后写出X 的逻辑表达式 C AB C B A BC A X ++= 5、求下列函数的值： 当A,B,C 为0,1,0时： BC B A +=1 ))((C B A C B A ++++=1 B C A B A )(+=1 当A,B,C 为1,1,0时： BC B A +=0 ))((C B A C B A ++++=1 B C A B A )(+=1 当A,B,C 为1,0,1时： BC B A +=0 ))((C B A C B A ++++=1 B C A B A )(+=0 6、用真值表证明恒等式 C B A C B A ⊕⊕=⊕⊕ 成立。 证明：
一、填空题 1、SP 是一个（ 16 ）位寄存器。Flags 是一个（16）位寄存器。 2、设某一堆栈段中当前栈顶的逻辑地址为 2000H:0200H，在弹出两个字后栈顶 的物理地址是（20204H）。 3、设双字 12345678H 的起始地址是 0A0000H，则此双字中 12H 所在单元的物 理地址是（A0003H）。 4、在 8086 中，每一内存单元只能有一个( 物理 ) 地址，但可以有多个( 逻 辑 )地址。 5、判断有符号数运算是否溢出应根据（OF）标志位。 6、8086 中的寄存器都是（16）位的。 7、8086 CPU 具有（16）条数据总线，（20）条地址总线，可寻址空间为（1MB） 8、逻辑段的最大寻址空间为（64）KB，地址范围为（0000H-FFFFH） 9、8086 的数据通用寄存器可以作为（8）位和（16）位的寄存器使用 10、微型计算机各部件之间是通过（系统总线）连接起来的。 11、8086 的 4 个段寄存器分别是（CS）、ES（ DS ）和 SS 12、堆栈操作时，每进一个数据，SP 要（减2） 13、8086 的标志寄存器共（16）位，提供给用户使用的有（ 9）位。具体分 为两种，分别是（状态标志位）和（控制标志位）。 14、8086 CPU 从功能结构上看，可以分为（ BLU ）和（EU）两部分 三、判断题。请判断以下题的正误，对于“×”的请说明原因。 1、内存的物理地址是唯一的，每一个内存单元可存放一个16 位二进制数。( × ) 2、内存储器是计算机系统中不可缺少的部分。（√） 3、8086 CPU 为16 位处理器，一次可并行传送8 位或16 位二进制数。（√） 4、8086 CPU 的数据总线和地址总线都是 20 条。（×） 5、8086 CPU 的BIU 中包含有一个16 位的地址加法器。（×） 6、因为 8086 存储单元的段地址和偏移地址均为 16 位，则 8086 存储单元的 地址线为 32 条。（×） 7、8086 CPU 可以通过改变指令指针 IP 的内容来改变执行顺序。（√） 8、8086 CPU 的 16 位标志寄存器FR 中每位均有确定含义。（×） 9、8086 CPU 从功能结构上看，其由控制器、运算器、寄存器三部分组成。( × ) 10、堆栈指针SP 总是指向堆栈的栈顶。（√） 11、8086 CPU 允许两个逻辑段重叠或交叉。（√） 12、8086 CPU 的 BIU 部件中有一个6 个字节的指令队列（√） 13、有效地址即为偏移地址（√） 四、单项选择题 1、指令队列具有（ D）的作用。 A、暂存操作数地址 B、暂存操作数 C、暂存指令地址 D、暂存预取指令 2、若某数据段位于存储区 38000H～47FFFH，则该数据段的段地址为（ D ）。A．38000H B．47FFFH
武汉工程大学数学逻辑答案 第3章 组合逻辑电路 3.1解题指导 例3-1 试写出图3-1所示电路输出F 的表达式。74148为优先编码器。其功能见表3-1所示。 表3-1 74148的真值表 解：图3-1中电路的74148的70~I I 虽然都接地，但只对7I 编码，74151的A 2A 1A 0等于74148的012A A A 等于000，使F =D 0=A 。 例3-2 试分析图3-2所示电路的逻辑功能。 图3-1 例3-1逻辑图 B A 0 5图3-2 例3-2 的逻辑图
解：题示电路中74138的A 2=0，使74138变成2线-4线译码器。AB =00时，00=F 1321===F F F 。 若此时CD =00，则F =D 0=0；而CD ≠00时，F ≠D 0，F =1。故该电路的功能为AB =CD 时，输出F =0，AB ≠CD 时，F =1。 例3-3人类有四种基本血型—A 、B 、AB 、O 型。输血者与受血者的血型必须符合下述原则：O 型血可以输给任意血型的人，但O 型血只能接受O 型血；AB 型血只能输给AB 型，但AB 型能接受所有血型；A 型血能输给A 型和AB 型，但只能接受A 型或O 型血；B 型血能输给B 型和AB 型，但只能接受B 型或O 型血。试用与非门设计一个检验输血者与受血者血型是否符合上述规定的逻辑电路。如果输血者与受血者的血型符合规定电路输出“1”（提示：电路只需要四个输入端。它们组成一组二进制代码，每组代码代表一对输血—受血的血型对）。 解：用变量A 、B 、C 、D 表示输血者、受血者的血型对作为输入变量，用F 表示血型是否符合作为输出变量。得到血型与二进制数间的对应关系，从而得到真值表如表3-2所示。 血型与二进制数对应关系 表 由真值表画出卡诺图如图3-3所示。 由卡诺图得表达式如下：C B CD D A B A C B CD D A B A F ???=+++= 由表达式画出逻辑图如图3-4所示。 B O A B
第四章习题答案1.设计4个寄存器堆。 解： 寄存器组 2. 设计具有4个寄存器的队列。 解： 输入数据输出数据 3．设计具有4个寄存器的堆栈 解：可用具有左移、右移的移位寄存器构成堆栈。
栈顶 SR 1 SR 2 SR 3 输入数据 输出数据 压入弹出 4．SRAM 、DRAM 的区别 解：DRAM 表示动态随机存取存储器，其基本存储单元是一个晶体管和一个电容器，是一种以电荷形式进行存储的半导体存储器，充满电荷的电容器代表逻辑“1”，“空”的电容器代表逻辑“0”。数据存储在电容器中，电容存储的电荷一般是会慢慢泄漏的，因此内存需要不时地刷新。电容需要电流进行充电，而电流充电的过程也是需要一定时间的，一般是0.2-0.18微秒（由于内存工作环境所限制，不可能无限制的提高电流的强度），在这个充电的过程中内存是不能被访问的。DRAM 拥有更高的密度，常常用于PC 中的主存储器。 SRAM 是静态的，存储单元由4个晶体管和两个电阻器构成，只要供电它就会保持一个值，没有刷新周期，因此SRAM 比DRAM 要快。SRAM 常常用于高速缓冲存储器，因为它有更高的速率； 5. 为什么DRAM 采用行选通和列选通 解：DRAM 存储器读/写周期时，在行选通信号RAS 有效下输入行地址，在列选通信号CAS 有效下输入列地址。如果是读周期，此位组内容被读出；如果是写周期，将总线上数据写入此位组。由于DRAM 需要不断刷新，最常用的是“只有行地址有效”的方法，按照这种方法，刷新时，是在RAS 有效下输入刷新地址，存储体的列地址无效，一次选中存储体中的一行进行刷新。每当一个行地址信号RAS 有效选中某一行时，该行的所有存储体单元进行刷新。 6. 用ROM 实现二进制码到余3码转换 解： 真值表如下： 8421码 余三码 B 3B 2 B 1 G 3G 2G
第二章:水静力学 一：思考题 2-1.静水压强有两种表示方法,即:相对压强和绝对压强 2-2.特性(1)静水压强的方向与受压面垂直并指向手压面;(2)任意点的静水压强的大小和受压面的方位无关,或者说作用于同一点上各方向的静水压强都相等. 规律:由单位质量力所决定,作为连续介质的平衡液体内,任意点的静水压强仅是空间坐标的连续函数,而与受压面的方向无关,所以p=(x,y,z) 2-3答：水头是压强的几何意义表示方法，它表示h 高的水头具有大小为ρgh 的压强。 绝对压强预想的压强是按不同的起点计算的压强，绝对压强是以0为起点，而相对压强是以当地大气压为基准测定的，所以两者相差当地大气压Pa. 绝对压强小于当地大气压时就有负压，即真空。某点负压大小等于该点的相对压强。Pv=p'-pa 2-4.在静水压强的基本方程式中C g p z =+ρ中，z 表示某点在基准面以上的高度，称为位置水头，g p ρ表示在该点接一根测压管，液体沿测压管上升的高度，称为测压管高度或压强水头，g p z ρ+称为测压管水头，即为某点的压强水头高出基准面 的高度。关系是：（测压管水头）=（位置水头）+（压强水头）。 2-5.等压面是压强相等的点连成的面。等压面是水平面的充要条件是液体处于惯性坐标系，即相对静止或匀速直线运动的状态。 2-6。图中A-A 是等压面，C-C,B-B 都不是等压面，因为虽然位置高都相同，但是液体密度不同，所以压强水头就不相等，则压强不相等。 2-7.两容器内各点压强增值相等，因为水有传递压强的作用，不会因位置的不同
压强的传递有所改变。当施加外力时，液面压强增大了A p ?，水面以下同一高度的各点压强都增加A p ?。 2-8.（1）各测压管中水面高度都相等。 （2）标注如下，位置水头z,压强水头h,测压管水头p. 图2-8 2-9.选择A 2-10.(1)图a 和图b 静水压力不相等。因为水作用面的面积不相等，而且作用面的形心点压强大小不同。所以静水压力Pa>Pb. (2)图c 和图d 静水压力大小相等。以为两个面上的压强分布图是相同的，根据梯形压强分布图对应的压力计算式可知大小相等，作用点离水面距离相等。 2-11.（1）当容器向下作加速运动时，容器底部对水的作用力为F=m*(g-a),由牛顿第三定律知水对容器的压力也等于F ，根据p=F/A,知底部的压强 p=)(*)()(a g h h V a g m A a g m -==--ρ水面上相对压强为0，所以作图如a 。 (2)当容器向上作加速运动时，水对容器底部的压力大小为)(a g m F +=，则底部压强大小)()(h g h p A a g m +==+ρ，水面压强为0，作图如b 。 P P
第二章部分习题答案：（第四版） 2.1 (e) 10100.11012 =14.D16(f) F3A516 =11110011101001012 (i) 101111.01112 =57.348 2.2 (a) 12348 =0010100111002 =29C16 (e) 7436.118=111100011110.0010012=F1E.2416 2.3 (b) 7E6A16=1111110011010102=771528 (f) DEAD.BEEF16=1101111010101101.10111110111011112=157255.5756748 2.5 (e) 10100.11012=20.812510 (j) 15C.3816 =348.2187510 2.6 (b) 348910=66418 (f) 2385110=5D2B16 2.9(b) 57734 + 1066 61022 2.10(c) F35B + 27E6 11B41 2.11 decimal +25 +120 +82 -42 -6 -111 signed-magnitude 00011001 01111000 01010010 10101010 10000110 11101111 two’s-complement 00011001 01111000 01010010 11010110 11111010 10010001 ones’-complement 00011001 01111000 01010010 11010101 11111001 10010000 2.12 (b) 10011110, overflow not occurs (c) 10001110, overflow occurs (d) 10000000, overflow occurs 2.16 1264843010=COFFEE16 2.18 ( a) r>6; (b)r=8; (c) r>3; (d) r=5; (e) r=4; (f)r=6;
第二章 组合逻辑 1. 分析图中所示的逻辑电路，写出表达式并进行化简 2. 分析下图所示逻辑电路，其中S3、S2、S1、S0为控制输入端，列出真值表，说明 F 与 A 、B 的关系。 F1= F2= F=F 1F 2= B F = AB + B = AB F = AB BABC CABC = AB + AC + BC + BC = AB + BC + BC 1 S B BS A ++3 2 S B A ABS +1 S B BS A ++
3. 分析下图所示逻辑电路，列出真值表，说明其逻辑功能。 解： F1== 真值表如下： 当B ≠C 时， F1=A 当B=C=1时， F1=A 当B=C=0时， F1=0 F2= 真值表如下： C B BC A C AB C B A +++ABC C B A C B A ++A B C F 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 001101 00AC BC AB C A C B B A ++=++
当A 、B 、C 三个变量中有两个及两个以上同时为“1”时，F2 = 1 。 4.图所示为数据总线上的一种判零电路，写出F 的逻辑表达式，说明该电路的逻辑功能。 解：F= 只有当变量A0~A15全为0时，F = 1；否则，F = 0。 因此，电路的功能是判断变量是否全部为逻辑“0”。 5. 分析下图所示逻辑电路，列出真值表，说明其逻辑功能 解： 真值表如下： 因此，这是一个四选一的选择器。 6. 下图所示为两种十进制数代码转换器，输入为余三码，输出为什么代码？ 解： A B C F 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 000011 111514131211109876543210A A A A A A A A A A A A A A A A +++301201101001X A A X A A X A A X A A F +++=
第二章习题答案 1．某家庭从子女出生时开始累积大学教育费用5万元。如果它们前十年每年底存 款1000元，后十年每年底存款1000+X 元，年利率7%。计算X 。 解：20|7%10|7% 50000100020|7%10|7% 1000 651.72s s s S s X X -=+== 2．价值10,000元的新车。购买者计划分期付款方式：每月底还250元，期限4年。 月结算名利率18%。计算首次付款金额。 解： 设首次付款为X ，则有 48|1.5%1000250X a =+ 解得X = 1489.36 3．设有n 年期期末年金，其中年金金额为n ，实利率i = 1 。试计算该年金的现值。 解： 22 |1( 1)1( 1)n n n n i n v n n n PV na n n n +-+-===+ 4．解： ]]]2(1)n n n n a a a d =+-则1 1()n Y X d X -=- 5．已知：]]]71118 5.58238, 7.88687, 10.82760a a a ===。计算i 。 解： ]]]718711a a a v =+解得i = 6.0% 6.证明：]]] 10101 110s a v s ∞+=- 证明： ]]]10101010 10(1)111(1)11i s a i i i s v i ∞+-++==+-- 7．已知：半年结算名利率6%，计算下面10年期末年金的现值：开始4年每半 年200元，然后减为每次100元。 解： 8p]3%20]3%100100 2189.716a a PV =+=8．某人现年40岁，现在开始每年初在退休金帐号上存入1000元，共计25年。然 后，从65岁开始每年初领取一定的退休金，共计15年。设前25年的年利率为8%，
第六章习题答案 1现有D触发器组成的三个n位寄存器，需要连接起来传送数据。当控制信号S a有效时，执行（Ra）→Rc的操作；当控制信号S b有效时，执行（R b）→R C的操作。试写出连接电路的逻辑表达式，并画出逻辑电路图。解： Rc = Ra·Sa·LDC + Rb·Sb·LDC 2 现有D触发器组成的四个8位寄存器，要求它们之间实现数据传送，试设计连接电路。 解： BUS 3 ALU的输出端一般带有一个移位器，其功能为：①ALU输出正常传送；②ALU输出左移1位（ALU i+1）传送；③ALU输出右移一位（ALU i-1）传送。试设计移位器的逻辑电路。 解：
4 一个系统有A,B两条总线，为了接收来自任何一条总线上的数据并驱动任何一条总线，需要一个总线缓冲寄存器。请用D触发器和三态门设计一个总线缓冲寄存器。 解： 5 试构造能完成下列程序操作的ASM图： （a）if X = N, then … 。 （b）if X≠N, then …, else …。 解：
（c）for X from A to B, step C, do… 。解：
（d）while X = Y, do …。 解： （e）if X > N OR X < O, then …, else …。解：
6 有一个数字比较系统，它能对两个8位二进制进行比较。其操作过程如下：先将两个8位二进制数存入寄存器A和B, 然后进行比较，最后将大数移入寄存器A中。要求： ⑴画出此系统方框图，并构造ASM流程图。 ⑵设计一个计数器型控制器。 解：（1）
②状态转移真值表
数字逻辑白中英第六版 习题解答 标准化管理处编码[BBX968T-XBB8968-NNJ668-MM9N]
《数字逻辑》（白中英）（第六版） 习题解答 第1章开关理论基础 1、将下列十进制数化为二进制数和八进制数： 十进制二进制八进制 49 110001 61 53 110101 65 127 1111111 177 635 1173 2、将下列二进制数转换成十进制数和八进制数： 二进制十进制八进制 1010 10 12 111101 61 75 1011100 92 134
101111 47 57 01101 13 15 3、将下列十进制数转换成8421BCD码： 1997=0001 1001 1001 0111 =0110 0001 0010 = 0100 0001 0110 = 0100 0111 0101 4、一个电路有三个输入端A、B、C，当其中有两个输入端为高电平时，输出X为高电平，试列出真值表，并写出X的逻辑表达式。 [解]：先列出真值表，然后写出X的逻辑表达式
5、求下列函数的值： 当A,B,C 为0,1,0时： BC B A +=1 ))((C B A C B A ++++=1 B C A B A )(+=1 当A,B,C 为1,1,0时： BC B A +=0 ))((C B A C B A ++++=1 B C A B A )(+=1 当A,B,C 为1,0,1时： BC B A +=0 ))((C B A C B A ++++=1 B C A B A )(+=0 6、用真值表证明恒等式 C B A C B A ⊕⊕=⊕⊕ 成立。 证明：
第四章习题答案 1.设计4个寄存器堆。 解： 2. 设计具有4个寄存器的队列。 解： 3．设计具有4个寄存器的堆栈 解：可用具有左移、右移的移位寄存器构成堆栈。 4．SRAM、DRAM的区别 解：DRAM表示动态随机存取存储器，其基本存储单元是一个晶体管和一个电容器，是一种以电荷形式进行存储的半导体存储器，充满电荷的电容器代表逻辑“1”，“空”的电容器代表逻辑“0”。数据存储在电容器中，电容存储的电荷一般是会慢慢泄漏的，因此内存需要不时地刷新。电容需要电流进行充电，而电流充电的过程也是需要一定时间的，一般是0.2-0.18微秒（由于内存工作环境所限制，不可能无限制的提高电流的强度），在这个充电的过程中内存是不能被访问的。DRAM拥有更高的密度，常常用于PC中的主存储器。 SRAM是静态的，存储单元由4个晶体管和两个电阻器构成，只要供电它就会保持一个值，没有刷新周期，因此SRAM 比DRAM要快。SRAM常常用于高速缓冲存储器，因为它有更高的速率； 5. 为什么DRAM采用行选通和列选通 解：DRAM存储器读/写周期时，在行选通信号RAS有效下输入行地址，在列选通信号CAS有效下输入列地址。如果是读周期，此位组内容被读出；如果是写周期，将总线上数据写入此位组。由于DRAM需要不断刷新，最常用的是“只有行地址有效”的方法，按照这种方法，刷新时，是在RAS有效下输入刷新地址，存储体的列地址无效，一次选中存储体中的一行进行刷新。每当一个行地址信号RAS有效选中某一行时，该行的所有存储体单元进行刷新。 6. 用ROM实现二进制码到余3码转换 解：真值表如下： 8421码余三码 B B2B1B0G G2G1G0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 10 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 最小项表达式为： G=∑)9,8,7,6,5(G2=∑)9,4,3,2,1(G1=∑)8,7,4,3,0(G0=∑)8,6,4,2,0( 33 3
数字逻辑》（白中英）（第六版） 习题解答 第 1 章 开关理论基础 3、将下列十进制数转换成 8421BCD 码： 1997=0001 1001 1001 0111 65.312=0110 0101.0011 0001 0010 3.1416=0011.0001 0100 0001 0110 0.9475=0.1001 0100 0111 0101 十进制 二进制 八进制 49 110001 61 53 110101 65 127 1111111 177 635 1001111011 1173 7.493 111.011111100 7.374 79.43 1001111.0110110 117.33 将下列二进制数转换成十进制数和八进制数： 二进制 十进制 八进制 1010 10 12 111101 61 75 1011100 92 134 0.10011 0.59375 0.46 101111 47 57 01101 13 15 1、将下列十进制数化为二进制数和八进制数： 2、
4、一个电路有三个输入端A、B、C,当其中有两个输入端为高电平时，输出 X
为咼电平，试列出真值表，并写出 X 的逻辑表达式。 ［解］:先列出真值表，然后写出X 的逻辑表达式 ABC X 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 0 X = ABC +ABC +ABC 5、求下列函数的值： 当 A,B,C 为 0,1,0 时: AB + BC =1 (A+B+C)(A + B+C) =1 (AB+AC)B=1 当 A,B,C 为 1,1,0 时: AB + BC =0 (A+B+C)(A + B+C) =1 (AB+AC)B=1 当 A,B,C 为 1,0,1 时: AB + BC=0 (A+B+ C)(A + B+C) =1 (AB+AC)B=0 A ? B ? C = A ? B ? C 成立。 ABC A ? B ? C A ? B ?C 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 0 1 0 0 1 1 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 6用真值表证明恒等式 证明: 所以由真值表得证。
第1 章习题参考答案: 1-6 一个电路含有一个2 输入与门（AND2），其每个输入/输出端上都 连接了一个反相器；画出该电路的逻辑图，写出其真值表；能否将该 电路简化 解：电路图和真值表如下： 由真值表可以看出，该电路与一个2 输入或门（OR2）相同。 第2 章习题参考答案: 将下面的八进制数转换成二进制数和十六进制数。 (a) 12348=1 010 011 1002=29C16 (b) 1746378=1 111 100 110 011 1112=F99F16 (c) 3655178=11 110 101 101 001 1112=1EB4F16 (d) =10 101 011 101 011 010 0012=ABAD116 (e) =111 100 011 0012= (f) =100 101 011 001 100 111 12= 将下面的十六进制数转换为二进制数和八进制数。 (a) 102316=1 0000 0010 00112=100438 (b) 7E6A16=111 1110 0110 10102=771528 (c) ABCD16=1010 1011 1100 11012=1257158 (d) C35016=1100 0011 0101 00002=1415208 (e)=1001 1110 10102= (f)=1101 1110 1010 1110 1110 11112 = 将下面的数转换成十进制数。 (a) =107 (b) 1740038=63491 (c) 2=183
(d) = (e)= (f)F3A516= 62373 (g) 120103=138 (h) AB3D16=43837 (i) 71568=3694 (j) = 完成下面的数制转换。 (a) 125= 1 111 1012 (b) 3489= 66418 (c) 209= 11 010 0012 (d) 9714= 227628 (e) 132= 10 000 1002 (f) 23851= 5D2B16 (g) 727= 104025 (h) 57190=DF6616 (i) 1435=26338 (j) 65113=FE5916 将下面的二进制数相加，指出所有的进位： (a) S：1001101 C：100100 (b) S: 1010001 C: 1011100 (c) S: 0 C: 0 (d) S: C: 利用减法而不是加法重复训练题，指出所有的借位而不是进位： (a) D：011 001 B：110000 (b) D：111 101 B：1110000 (c) D： B：00111000 (d) D：1101101 B： 写出下面每个十进制数的8 位符号－数值，二进制补码，二进制反码表示。 (a) +25 原码: 0001 1001 反码: 0001 1001 补码: 0001 1001 (b) +120 0111 1000 0111 1000 0111 1000 (c) +82 0101 0010 0101 0010 0101 0010 (d) –42 (e) –6 1000 0110 1111 1001 1111 1010