1.I2C协议
2条双向串行线，一条数据线SDA，一条时钟线SCL。
SDA传输数据是大端传输，每次传输8bit，即一字节。
支持多主控(multimastering)，任何时间点只能有一个主控。
总线上每个设备都有自己的一个addr，共7个bit，广播地址全0.
系统中可能有多个同种芯片，为此addr分为固定部分和可编程部份，细节视芯片而定，看datasheet。
1.1 I2C位传输
数据传输：SCL为高电平时，SDA线若保持稳定，那么SDA上是在传输数据bit；
若SDA发生跳变，则用来表示一个会话的开始或结束（后面讲）
数据改变：SCL为低电平时，SDA线才能改变传输的bit
1.2 I2C开始和结束信号
开始信号：SCL为高电平时，SDA由高电平向低电平跳变，开始传送数据。结束信号：SCL为高电平时，SDA由低电平向高电平跳变，结束传送数据。
1.3 I2C应答信号
Master每发送完8bit数据后等待Slave的ACK。
即在第9个clock，若从IC发ACK，SDA会被拉低。
若没有ACK，SDA会被置高，这会引起Master发生RESTART或STOP流程，如下所示：
1.4 I2C写流程
写寄存器的标准流程为：
1. Master发起START
2. Master发送I2C addr（7bit）和w操作0（1bit），等待ACK
3. Slave发送ACK
4. Master发送regaddr（8bit），等待ACK
5. Slave发送ACK
6. Master发送data（8bit），即要写入寄存器中的数据，等待ACK
7. Slave发送ACK
8. 第6步和第7步可以重复多次，即顺序写多个寄存器
9. Master发起STOP
写一个寄存器
写多个寄存器
1.5 I2C读流程
读寄存器的标准流程为：
1. Master发送I2C addr（7bit）和w操作1（1bit），等待ACK
2. Slave发送ACK
3. Master发送regaddr（8bit），等待ACK
4. Slave发送ACK
5. Master发起START
6. Master发送I2C addr（7bit）和r操作1（1bit），等待ACK
7. Slave发送ACK
8. Slave发送data（8bit），即寄存器里的值
9. Master发送ACK
10. 第8步和第9步可以重复多次，即顺序读多个寄存器
读一个寄存器
读多个寄存器
2. PowerPC的I2C实现
Mpc8560的CCSR中控制I2C的寄存器共有6个。
2.1 I2CADR 地址寄存器
CPU也可以是I2C的Slave，CPU的I2C地址有I2CADR指定
2.2 I2CFDR 频率设置寄存器
The serial bit clock frequency of SCL is equal to the CCB clock divided by the divider.
用来设置I2C总线频率
2.3 I2CCR 控制寄存器
MEN：Module Enable. 置1时，I2C模块使能
MIEN：Module Interrupt Enable. 置1时，I2C中断使能。
MSTA：Master/slave mode. 1 Master mode，0 Slave mode.
当1->0时，CPU发起STOP信号
当0->1时，CPU发起START信号
MTX：Transmit/receive mode select.0 Receive mode，1 Transmit mode TXAK：Transfer acknowledge. 置1时，CPU在9th clock发送ACK拉低SDA RSTA：Repeat START. 置1时，CPU发送REPEAT START
BCST：置1，CPU接收广播信息（信息的slave addr为7个0）
2.4 I2CSR 状态寄存器
MCF：0 Byte transfer is in process
1 Byte transfer is completed
MAAS：当CPU作为Slave时，若I2CDR与会话中Slaveaddr匹配，此bit 被置1
MBB：0 I2C bus idle
1 I2C bus busy
MAL：若置1，表示仲裁失败
BCSTM：若置1，表示接收到广播信息
SRW：When MAAS is set, SRW indicates the value of the R/W command bit of the calling address, which is sent from the master.
0 Slave receive, master writing to slave
1 Slave transmit, master reading from slave
MIF：Module interrupt. The MIF bit is set when an interrupt is pending,
causing a processor interrupt request(provided I2CCR[MIEN] is set) RXAK：若置1，表示收到了ACK
2.5 I2CDR 数据寄存器
这个寄存器储存CPU将要传输的数据。
3. PPC-Linux中I2C的实现
内核代码中，通过I2C总线存取寄存器的函数都在文件
drivers/i2c/busses/i2c-mpc.c中
最重要的函数是mpc_xfer.
1. static int mpc_xfer(struct i2c_adapter *adap, struct i2c_msg *msgs, int
num)
2. {
3. struct i2c_msg *pmsg;
4. int i;
5. int ret = 0;
6. unsigned long orig_jiffies = jiffies;
7. struct mpc_i2c *i2c = i2c_get_adapdata(adap);
8.
9. mpc_i2c_start(i2c); // 设置I2CCR[MEN], 使能I2C module
10.
11. /* Allow bus up to 1s to become not busy */
12. //一直读I2CSR[MBB]，等待I2C总线空闲下来
13. while (readb(i2c->base + MPC_I2C_SR) & CSR_MBB) {
14. if (signal_pending(current)) {
15. pr_debug("I2C: Interrupted\n");
16. writeccr(i2c, 0);
17. return -EINTR;
18. }
19. if (time_after(jiffies, orig_jiffies + HZ)) {
20. pr_debug("I2C: timeout\n");
21. if (readb(i2c->base + MPC_I2C_SR) ==
22. (CSR_MCF | CSR_MBB | CSR_RXAK))
23. mpc_i2c_fixup(i2c);
24. return -EIO;
25. }
26. schedule();
27. }
28.
29. for (i = 0; ret >= 0 && i < num; i++) {
30. pmsg = &msgs[i];
31. pr_debug("Doing %s %d bytes to 0x%02x - %d of %d messages\n",
32. pmsg->flags & I2C_M_RD ? "read" : "write",
33. pmsg->len, pmsg->addr, i + 1, num);
34. //根据消息里的flag进行读操作或写操作
35. if (pmsg->flags & I2C_M_RD)
36. ret = mpc_read(i2c, pmsg->addr, pmsg->buf, pmsg->len, i);
37. else
38. ret = mpc_write(i2c, pmsg->addr, pmsg->buf, pmsg->len, i);
39. }
40. mpc_i2c_stop(i2c); //保证为I2CCSR[MSTA]为0，保证能触发STOP
41. return (ret < 0) ? ret : num;
42. }
1. static int mpc_write(struct mpc_i2c *i2c, int target,
2. const u8 * data, int length, int restart)
3. {
4. int i;
5. unsigned timeout = i2c->adap.timeout;
6. u32 flags = restart ? CCR_RSTA : 0;
7.
8. /* Start with MEN */ //以防万一，保证I2C模块使能起来
9. if (!restart)
10. writeccr(i2c, CCR_MEN);
11. /* Start as master */ //写了I2CCR[CCR_MSTA]，触发CPU发起
START信号
12. writeccr(i2c, CCR_MIEN | CCR_MEN | CCR_MSTA | CCR_MTX | flags)
;
13. /* Write target byte */ //CPU发送一个字节，slave I2C addr和0 (写
操作bit)
14. writeb((target << 1), i2c->base + MPC_I2C_DR);
15.
16. if (i2c_wait(i2c, timeout, 1) < 0) //等待slave 发ACK
17. return -1;
18.
19. for (i = 0; i < length; i++) {
20. /* Write data byte */
21. writeb(data[i], i2c->base + MPC_I2C_DR); //CPU接着发数据，包括
regaddr和data
22.
23. if (i2c_wait(i2c, timeout, 1) < 0) //等待slave 发ACK
24. return -1;
25. }
26.
27. return 0;
28. }
1. static int i2c_wait(struct mpc_i2c *i2c, unsigned timeout, int writing)
2. {
3. unsigned long orig_jiffies = jiffies;
4. u32 x;
5. int result = 0;
6.
7. if (i2c->irq == 0)
8. { //循环读I2CSR，直到I2CSR[MIF]置1
9. while (!(readb(i2c->base + MPC_I2C_SR) & CSR_MIF)) {
10. schedule();
11. if (time_after(jiffies, orig_jiffies + timeout)) {
12. pr_debug("I2C: timeout\n");
13. writeccr(i2c, 0);
14. result = -EIO;
15. break;
16. }
17. }
18. x = readb(i2c->base + MPC_I2C_SR);
19. writeb(0, i2c->base + MPC_I2C_SR);
20. } else {
21. /* Interrupt mode */
22. result = wait_event_interruptible_timeout(i2c->queue,
23. (i2c->interrupt & CSR_MIF), timeout * HZ);
24.
25. if (unlikely(result < 0)) {
26. pr_debug("I2C: wait interrupted\n");
27. writeccr(i2c, 0);
28. } else if (unlikely(!(i2c->interrupt & CSR_MIF))) {
29. pr_debug("I2C: wait timeout\n");
30. writeccr(i2c, 0);
31. result = -ETIMEDOUT;
32. }
33.
34. x = i2c->interrupt;
35. i2c->interrupt = 0;
36. }
37.
38. if (result < 0)
39. return result;
40.
41. if (!(x & CSR_MCF)) {
42. pr_debug("I2C: unfinished\n");
43. return -EIO;
44. }
45.
46. if (x & CSR_MAL) { //仲裁失败
47. pr_debug("I2C: MAL\n");
48. return -EIO;
49. }
50.
51. if (writing && (x & CSR_RXAK)) {//写后没收到ACK
52. pr_debug("I2C: No RXAK\n");
53. /* generate stop */
54. writeccr(i2c, CCR_MEN);
55. return -EIO;
56. }
57. return 0;
58. }
1. static int mpc_read(struct mpc_i2c *i2c, int target,
2. u8 * data, int length, int restart)
3. {
4. unsigned timeout = i2c->adap.timeout;
5. int i;
6. u32 flags = restart ? CCR_RSTA : 0;
7.
8. /* Start with MEN */ //以防万一，保证I2C模块使能
9. if (!restart)
10. writeccr(i2c, CCR_MEN);
11. /* Switch to read - restart */
12. //注意这里，再次把CCR_MSTA置1，再触发START
13. writeccr(i2c, CCR_MIEN | CCR_MEN | CCR_MSTA | CCR_MTX | flags)
;
14.
15.
16. /* Write target address byte - this time with the read flag set */
17. //CPU发送slave I2C addr和读操作1
18. writeb((target << 1) | 1, i2c->base + MPC_I2C_DR);
//等待Slave发ACK
1. if (i2c_wait(i2c, timeout, 1) < 0)
2. return -1;
3.
4. if (length) {
5. if (length == 1)
6. writeccr(i2c, CCR_MIEN | CCR_MEN | CCR_MSTA | CCR_TXAK);
7. else //为什么不置TXAK
8. writeccr(i2c, CCR_MIEN | CCR_MEN | CCR_MSTA);
9. /* Dummy read */
10. readb(i2c->base + MPC_I2C_DR);
11. }
12.
13. for (i = 0; i < length; i++) {
14. if (i2c_wait(i2c, timeout, 0) < 0)
15. return -1;
16.
17. /* Generate txack on next to last byte */
18. //注意这里TXAK置1，表示CPU每收到1byte数据后，会发送ACK
19. if (i == length - 2)
20. writeccr(i2c, CCR_MIEN | CCR_MEN | CCR_MSTA | CCR_TXAK);
21.
22. /* Generate stop on last byte */
23. //注意这里CCR_MSTA [1->0] CPU会触发STOP
24. if (i == length - 1)
25. writeccr(i2c, CCR_MIEN | CCR_MEN | CCR_TXAK);
26.
27. data[i] = readb(i2c->base + MPC_I2C_DR);
28. }
29.
30. return length;
31. }
i2c协议以及其相关bug分析总结 篇一：I2C协议以及其相关bug分析总结_袁刚20XX1202 一、I2C通信协议 ................................................ ................................................... (2) 1、I2C 协议：............................................... . (2) 2、I2C时序 ................................................ . (3) 3、I2C协议中文版本 ................................................ .. (7) 二、I2C协议中遇到的BUG分析 ................................................ .. (8) 1、项目A72A中时序问题 ................................................ (8)
2、T03 Light sensor 无ACK问题................................................. (8) 3、S26I 电池以及F01电池问题................................................. (9) 4、现象ACK后面的半高的小毛刺分析 ................................................ (10) 5、T05C G-sensor无数据问题 ................................................ .. (11) 三、I2C协议使用注意事项 ................................................ .. (12) 1、I2C level shift 普通MOS以及level shift IC (12) 2、I2C使用注意事项以及bug总结 ................................................ (15) 文档整理人：袁刚 20XX年12月2日 一、I2C通信协议
I2C总线协议详解 I2C总线定义 -------------------------------------------------------------------------------- I2C(Inter－Integrated Circuit)总线是一种由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备。I2C总线产生于在80年代，最初为音频和视频设备开发，如今主要在服务器管理中使用，其中包括单个组件状态的通信。例如管理员可对各个组件进行查询，以管理系统的配置或掌握组件的功能状态，如电源和系统风扇。可随时监控内存、硬盘、网络、系统温度等多个参数，增加了系统的安全性，方便了管理。 I2C总线特点 -------------------------------------------------------------------------------- I2C总线最主要的优点是其简单性和有效性。由于接口直接在组件之上，因此I2C总线占用的空间非常小，减少了电路板的空间和芯片管脚的数量，降低了互联成本。总线的长度可高达25英尺，并且能够以10Kbps的最大传输速率支持40个组件。I2C总线的另一个优点是，它支持多主控(multimastering)，其中任何能够进行发送和接收的设备都可以成为主总线。一个主控能够控制信号的传输和时钟频率。当然，在任何时间点上只能有一个主控。 I2C总线工作原理 -------------------------------------------------------------------------------- 总线的构成及信号类型 -------------------------------------------------------------------------------- I2C总线是由数据线SDA和时钟SCL构成的串行总线，可发送和接收数据。在CPU与被控IC之间、IC与IC之间进行双向传送，最高传送速率100kbps。各种被控制电路均并联在这条总线上，但就像电话机一样只有拨通各自的号码才能工作，所以每个电路和模块都有唯一的地址，在信息的传输过程中，I2C总线上并接的每一模块电路既是主控器（或被控器），又是发送器（或接收器），这取决于它所要完成的功能。CPU发出的控制信号分为地址码和控制量两部分，地址码用来选址，即接通需要控制的电路，确定控制的种类；控制量决定该调整的类别（如对比度、亮度等）及需要调整的量。这样，各控制电路虽然挂在同一条总线上，却彼此独立，互不相关。 I2C总线在传送数据过程中共有三种类型信号，它们分别是：开始信号、结束信号和应答信号。 开始信号：SCL为高电平时，SDA由高电平向低电平跳变，开始传送数据。 结束信号：SCL为高电平时，SDA由低电平向高电平跳变，结束传送数据。
简单的I2C协议理解 一. 技术性能: 工作速率有100K和400K两种； 支持多机通讯； 支持多主控模块，但同一时刻只允许有一个主控； 由数据线SDA和时钟SCL构成的串行总线； 每个电路和模块都有唯一的地址； 每个器件可以使用独立电源 二. 基本工作原理: 以启动信号START来掌管总线，以停止信号STOP来释放总线； 每次通讯以START开始，以STOP结束； 启动信号START后紧接着发送一个地址字节，其中7位为被控器件的地址码，一位为读/写控制位R/W,R /W位为0表示由主控向被控器件写数据，R/W为1表示由主控向被控器件读数据； 当被控器件检测到收到的地址与自己的地址相同时，在第9个时钟期间反馈应答信号； 每个数据字节在传送时都是高位(MSB)在前； 写通讯过程: 1. 主控在检测到总线空闲的状况下，首先发送一个START信号掌管总线； 2. 发送一个地址字节(包括7位地址码和一位R/W)； 3. 当被控器件检测到主控发送的地址与自己的地址相同时发送一个应答信号(ACK)； 4. 主控收到ACK后开始发送第一个数据字节； 5. 被控器收到数据字节后发送一个ACK表示继续传送数据，发送NACK表示传送数据结束； 6. 主控发送完全部数据后，发送一个停止位STOP，结束整个通讯并且释放总线； 读通讯过程: 1. 主控在检测到总线空闲的状况下，首先发送一个START信号掌管总线； 2. 发送一个地址字节(包括7位地址码和一位R/W)； 3. 当被控器件检测到主控发送的地址与自己的地址相同时发送一个应答信
号(ACK)； 4. 主控收到ACK后释放数据总线，开始接收第一个数据字节； 5. 主控收到数据后发送ACK表示继续传送数据，发送NACK表示传送数据结束； 6. 主控发送完全部数据后，发送一个停止位STOP，结束整个通讯并且释放总线； 四. 总线信号时序分析 1. 总线空闲状态 SDA和SCL两条信号线都处于高电平，即总线上所有的器件都释放总线，两条信号线各自的上拉电阻把电平拉高； 2. 启动信号START 时钟信号SCL保持高电平，数据信号SDA的电平被拉低(即负跳变)。启动信号必须是跳变信号，而且在建立该信号前必修保证总线处于空闲状态； 3. 停止信号STOP 时钟信号SCL保持高电平，数据线被释放，使得SDA返回高电平(即正跳变)，停止信号也必须是跳变信号。 4. 数据传送 SCL线呈现高电平期间，SDA线上的电平必须保持稳定，低电平表示0(此时的线电压为地电压)，高电平表示1(此时的电压由元器件的VDD决定)。只有在SCL线为低电平期间，SDA上的电平允许变化。 5. 应答信号ACK I2C总线的数据都是以字节(8位)的方式传送的，发送器件每发送一个字节之后，在时钟的第9个脉冲期间释放数据总线，由接收器发送一个ACK(把数据总线的电平拉低)来表示数据成功接收。 6. 无应答信号NACK 在时钟的第9个脉冲期间发送器释放数据总线，接收器不拉低数据总线表示一个NACK，NACK有两种用途: a. 一般表示接收器未成功接收数据字节； b. 当接收器是主控器时，它收到最后一个字节后，应发送一个NACK信号，以通知被控发送器结束数据发送，并释放总线，以便主控接收器发送一个停止信号STOP。 五. 寻址约定
THE I2C-BUS SPECIFICATION VERSION 2.1 JANUARY 2000
CONTENTS 1PREFACE. . . . . . . . . . . . . . . . . . . . . . . . . . .3 1.1Version 1.0 - 1992. . . . . . . . . . . . . . . . . . . . 3 1.2Version 2.0 - 198. . . . . . . . . . . . . . . . . . . . . 3 1.3Version 2.1 - 1999. . . . . . . . . . . . . . . . . . . . 3 1.4Purchase of Philips I2C-bus components . . 3 2THE I2C-BUS BENEFITS DESIGNERS AND MANUFACTURERS. . . . . . . . . . . . . . .4 2.1Designer benefits . . . . . . . . . . . . . . . . . . . . 4 2.2Manufacturer benefits. . . . . . . . . . . . . . . . . 6 3INTRODUCTION TO THE I2C-BUS SPECIFICATION . . . . . . . . . . . . . . . . . . . . .6 4THE I2C-BUS CONCEPT . . . . . . . . . . . . . . .6 5GENERAL CHARACTERISTICS . . . . . . . . .8 6BIT TRANSFER . . . . . . . . . . . . . . . . . . . . . .8 6.1Data validity . . . . . . . . . . . . . . . . . . . . . . . . 8 6.2START and STOP conditions. . . . . . . . . . . 9 7TRANSFERRING DATA. . . . . . . . . . . . . . .10 7.1Byte format . . . . . . . . . . . . . . . . . . . . . . . . 10 7.2Acknowledge. . . . . . . . . . . . . . . . . . . . . . . 10 8ARBITRATION AND CLOCK GENERATION . . . . . . . . . . . . . . . . . . . . . .11 8.1Synchronization . . . . . . . . . . . . . . . . . . . . 11 8.2Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . 12 8.3Use of the clock synchronizing mechanism as a handshake. . . . . . . . . . . 13 9FORMATS WITH 7-BIT ADDRESSES. . . .13 107-BIT ADDRESSING . . . . . . . . . . . . . . . . .15 10.1Definition of bits in the first byte . . . . . . . . 15 10.1.1General call address. . . . . . . . . . . . . . . . . 16 10.1.2START byte . . . . . . . . . . . . . . . . . . . . . . . 17 10.1.3CBUS compatibility. . . . . . . . . . . . . . . . . . 18 11EXTENSIONS TO THE STANDARD- MODE I2C-BUS SPECIFICATION . . . . . . .19 12FAST-MODE. . . . . . . . . . . . . . . . . . . . . . . .19 13Hs-MODE . . . . . . . . . . . . . . . . . . . . . . . . . .20 13.1High speed transfer. . . . . . . . . . . . . . . . . . 20 13.2Serial data transfer format in Hs-mode. . . 21 13.3Switching from F/S- to Hs-mode and back . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2313.4Hs-mode devices at lower speed modes. . 24 13.5Mixed speed modes on one serial bus system. . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 13.5.1F/S-mode transfer in a mixed-speed bus system. . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 13.5.2Hs-mode transfer in a mixed-speed bus system. . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 13.5.3Timing requirements for the bridge in a mixed-speed bus system. . . . . . . . . . . . . . 27 1410-BIT ADDRESSING. . . . . . . . . . . . . . . . 27 14.1Definition of bits in the first two bytes. . . . . 27 14.2Formats with 10-bit addresses. . . . . . . . . . 27 14.3General call address and start byte with 10-bit addressing. . . . . . . . . . . . . . . . . . . . 30 15ELECTRICAL SPECIFICATIONS AND TIMING FOR I/O STAGES AND BUS LINES. . . . . . . . . . . . . . . . . . . . 30 15.1Standard- and Fast-mode devices. . . . . . . 30 15.2Hs-mode devices. . . . . . . . . . . . . . . . . . . . 34 16ELECTRICAL CONNECTIONS OF I2C-BUS DEVICES TO THE BUS LINES . 37 16.1Maximum and minimum values of resistors R p and R s for Standard-mode I2C-bus devices . . . . . . . . . . . . . . . . . . . . . 39 17APPLICATION INFORMATION. . . . . . . . . 41 17.1Slope-controlled output stages of Fast-mode I2C-bus devices. . . . . . . . . . . . 41 17.2Switched pull-up circuit for Fast-mode I2C-bus devices . . . . . . . . . . . . . . . . . . . . . 41 17.3Wiring pattern of the bus lines. . . . . . . . . . 42 17.4Maximum and minimum values of resistors R p and R s for Fast-mode I2C-bus devices . . . . . . . . . . . . . . . . . . . . . 42 17.5Maximum and minimum values of resistors R p and R s for Hs-mode I2C-bus devices . . . . . . . . . . . . . . . . . . . . . 42 18BI-DIRECTIONAL LEVEL SHIFTER FOR F/S-MODE I2C-BUS SYSTEMS . . . . 42 18.1Connecting devices with different logic levels. . . . . . . . . . . . . . . . . . . . . . . . . 43 18.1.1Operation of the level shifter . . . . . . . . . . . 44 19DEVELOPMENT TOOLS AVAILABLE FROM PHILIPS. . . . . . . . . . . . . . . . . . . . . 45 20SUPPORT LITERATURE . . . . . . . . . . . . . 46
竭诚为您提供优质文档/双击可除 i方c总线协议 篇一：i2c总线协议 1.i2c协议 2条双向串行线，一条数据线sda，一条时钟线scl。 sda传输数据是大端传输，每次传输8bit，即一字节。 支持多主控(multimastering)，任何时间点只能有一个主控。 总线上每个设备都有自己的一个addr，共7个bit，广播地址全0. 系统中可能有多个同种芯片，为此addr分为固定部分和可编程部份，细节视芯片而定，看datasheet。 1.1i2c位传输 数据传输：scl为高电平时，sda线若保持稳定，那么sda上是在传输数据bit； 若sda发生跳变，则用来表示一个会话的开始或结束（后面讲）数据改变：scl为低电平时，sda线才能改变传输的bit 1.2i2c开始和结束信号
开始信号：scl为高电平时，sda由高电平向低电平跳变，开始传送数据。结束信号：scl为高电平时，sda由低电平向高电平跳变，结束传送数据。 1.3i2c应答信号 master每发送完8bit数据后等待slave的ack。 即在第9个clock，若从ic发ack，sda会被拉低。 若没有ack，sda会被置高，这会引起master发生RestaRt或stop流程，如下所示： 1.4i2c写流程 写寄存器的标准流程为： 1.master发起staRt 2.master发送i2caddr（7bit）和w操作0（1bit），等待ack 3.slave发送ack 4.master发送regaddr（8bit），等待ack 5.slave发送ack 6.master发送data（8bit），即要写入寄存器中的数据，等待ack 7.slave发送ack 8.第6步和第7步可以重复多次，即顺序写多个寄存器 9.master发起stop 写一个寄存器
1.I2C协议 2条双向串行线，一条数据线SDA，一条时钟线SCL。 SDA传输数据是大端传输，每次传输8bit，即一字节。 支持多主控(multimastering)，任何时间点只能有一个主控。 总线上每个设备都有自己的一个addr，共7个bit，广播地址全0. 系统中可能有多个同种芯片，为此addr分为固定部分和可编程部份，细节视芯片而定，看datasheet。 1.1 I2C位传输 数据传输：SCL为高电平时，SDA线若保持稳定，那么SDA上是在传输数据bit； 若SDA发生跳变，则用来表示一个会话的开始或结束（后面讲） 数据改变：SCL为低电平时，SDA线才能改变传输的bit 1.2 I2C开始和结束信号 开始信号：SCL为高电平时，SDA由高电平向低电平跳变，开始传送数据。结束信号：SCL为高电平时，SDA由低电平向高电平跳变，结束传送数据。
1.3 I2C应答信号 Master每发送完8bit数据后等待Slave的ACK。 即在第9个clock，若从IC发ACK，SDA会被拉低。 若没有ACK，SDA会被置高，这会引起Master发生RESTART或STOP流程，如下所示： 1.4 I2C写流程 写寄存器的标准流程为： 1. Master发起START 2. Master发送I2C addr（7bit）和w操作0（1bit），等待ACK 3. Slave发送ACK 4. Master发送regaddr（8bit），等待ACK 5. Slave发送ACK 6. Master发送data（8bit），即要写入寄存器中的数据，等待ACK 7. Slave发送ACK 8. 第6步和第7步可以重复多次，即顺序写多个寄存器
I2C总线协议及工作原理 一、概述 1、I2C总线只有两根双向信号线。一根是数据线SDA，另一根是时钟线SCL。 SCL：上升沿将数据输入到每个EEPROM器件中；下降沿驱动EEPROM器件输出数据。(边沿触发) SDA：双向数据线，为OD门，与其它任意数量的OD与OC门成"线与"关系。 I2C总线通过上拉电阻接正电源。当总线空闲时，两根线均为高电平（SDL=1;SCL=1）。连到总线上的任一器件输出的低电平，都将使总线的信号变低，即各器件的SDA及SCL都是线“与”关系。 2、主设备与从设备 系统中的所有外围器件都具有一个7位的"从器件专用地址码"，其中高4位为器件类型，由生产厂家制定，低3位为器件引脚定义地址，由使用者定义。主控器件通过地址码建立多机通信的机制，因此I2C总线省去了外围器件的片选线，这样无论总线上挂接多少个器件，其系统仍然为简约的二线结构。终端挂载在总线上，有主端和从端之分，主端必须是带有CPU的逻辑模块，在同一总线上同一时刻使能有一个主端，可以有多个从端，从端的数量受地址空间和总线的最大电容400pF的限制。 主端主要用来驱动SCL line； 从设备对主设备产生响应； 二者都可以传输数据，但是从设备不能发起传输，且传输是受到主设备控制的。 二、协议 1.空闲状态 I2C总线总线的SDA和SCL两条信号线同时处于高电平时，规定为总线的空闲状态。此时各个器件的输出级场效应管均处在截止状态，即释放总线，由两条信号线各自的上拉电阻把电平拉高。 2.起始位与停止位的定义： 起始信号：当SCL为高期间，SDA由高到低的跳变；启动信号是一种电平跳变时序信号，而不是一个电平信号。 停止信号：当SCL为高期间，SDA由低到高的跳变；停止信号也是一种电平跳变时序信号，而不是一个电平信号。 起始和终止信号都是由主机发出的，在起始信号产生后，总线就处于被占用的状态；在终止信号产生后，总线就处于空闲状态。
C程序代码]I2C总线协议程序 程序代码 2009-10-11 14:05 阅读48 评论0 /**************************************************************** I2C总线协议程序 ****************************************************************/ #define NOP {_nop_();_nop_();_nop_();_nop_();} sbit SDA=P1^2; /*模拟I2C数据传送位*/ sbit SCL=P1^3; /*模拟I2C时钟控制位*/ bit ack; /*应答标志位*/ void Start_I2c() { SDA=1; NOP; SCL=1; NOP; SDA=0; NOP; SCL=0; NOP; } void Stop_I2c() { SDA=0; NOP;
SCL=1; NOP; SDA=1; NOP; } void Senduchar(uchar c) { uchar i; for(i=0;i<8;i++) { c<<=1; SDA=CY; NOP; SCL=1; NOP; SCL=0; NOP; } SDA=1; NOP; SCL=1; NOP; if(SDA==1) ack=0; else ack=1; SCL=0; NOP; } uchar Rcvuchar() {
uchar i,x=0; SDA=1; for(i=0;i<8;i++) { SCL=0; NOP; SCL=1; NOP; x=x<<1; if(SDA) x=x+1; NOP; } SCL=0; NOP; return(x); } void Ack_I2c(bit a) { SDA=a; NOP; SCL=1; NOP; SCL=0; NOP; } bit ISendStr(uchar sla,uchar suba,uchar *s,uchar no) { uchar i;
SPI、I2C、UART、USB串行总线协议的区别 SPI、I2C、UART三种串行总线协议的区别 第一个区别当然是名字： SPI(Serial Peripheral Interface：串行外设接口); I2C(INTER IC BUS) UART(Universal Asynchronous Receiver Transmitter：通用异步收发器) 第二，区别在电气信号线上： SPI总线由三条信号线组成：串行时钟(SCLK)、串行数据输出( SDO)、串行数据输入(SDI)。SPI总线可以实现多个SPI 设备互 相连接。提供SPI串行时钟的SPI设备为SPI主机或主设备(Mast er)，其他设备为SPI从机或从设备(Slave)。主从设备间可 以 实现全双工通信，当有多个从设备时，还可以增加一条从设备 选择线。 如果用通用IO口模拟SPI总线，必须要有一个输出口(SDO)，一
个输入口(SDI)，另一个口则视实现的设备类型而定，如果要实现主从设备，则需输入输出口，若只实现主设备，则需输出 口即可，若只实现从设备，则只需输入口即可。 I2C总线是双向、两线(SCL、SDA)、串行、多主控（multi-mas ter）接口标准，具有总线仲裁机制，非常适合在器件之间进行近距离、非经常性的数据通信。在它的协议体系中，传输数 据时都会带上目的设备的设备地址，因此可以实现设备组网。如果用通用IO口模拟I2C总线，并实现双向传输，则需一 个输 入输出口(SDA)，另外还需一个输出口(SCL)。（注：I2C资 料 了解得比较少，这里的描述可能很不完备） UART总线是异步串口，因此一般比前两种同步串口的结构要复 杂很多，一般由波特率产生器(产生的波特率等于传输波特率的16倍)、UART接收器、UART发送器组成，硬件上由两根线， 一根用于发送，一根用于接收。 显然，如果用通用IO口模拟UART总线，则需一个输入口，一个
I2C协议规范 一．I2C协议 I2C协议是有PHILIPS公司在1992年最先提出，乃PHILIPS公司专利。只要购买Philips的I2C元件同时传递了一个在Philips的I2C专利下，在I2C系统 使用元件使系统符合由Philips定义的I2C规范的许可证。任何使用I2C的元件 都必须得到PHILIPS公司的授权。 二．I2C总线的特征 1．只要求两条总线线路一条串行数据线（SDA）一条串行时钟线（SCL）。 同时SDL和SCL都是双向线路，分别通过上拉电阻连接到正的电源电压。 2.每个连接到总线的器件都可以通过唯一的地址和一直存在的简单的主 机/从机关系软件设定地址;主机可以作为主机发送器或主机接收器。 3.它是一个真正的多主机总线，如果两个或更多主机同时初始化数据传输 可以通过冲突检测和仲裁防止数据被破坏。 4.串行的8位双向数据传输位速率在标准模式下可达100kbit/s。快速模 式下可达400kbit/s。高速模式下可达3.4Mbit/s。 5.片上的滤波器可以滤去总线数据线上的毛刺波，保证数据完整。 6.连接到相同总线的IC数量只受到总线的最大电容400pF限制。 三．I2C总线的概念 I2C两线――串行数据SDA和串行时钟SCL线在连接到总线的器件间传递信息。每个器件都有一个唯一的地址识别。无论是微控制器，LCD 驱动器，存储器或键盘接口，都可以作为一个发送器或接收器，由器件的 功能决定。很明显LCD驱动器只是一个接收器，而存储器则既可以接收又 可以发送数据。除了发送器和接收器外，器件在执行数据传输时也可以被 看作是主机或从机。主机是初始化总线的数据传输并产生允许传输的时钟 信号的器件。此时任何被寻址的器件都被认为是从机。在I2C总线上，无 论主机是接受方还是发送方，时钟信号永远是主机控制。 四．总线数据有效性 SDA线上的数据必须在时钟的高电平周期保持稳定。数据线的高或低电平状态只有在SCL线的时钟信号是低电平时才能改变。 五．起始和停止条件 在I2C总线中，唯一出现SCL高电平SDA电平变化的是被定义为起始S和停止P的情况。其中一种情况是在SCL线是高电平时SDA线从高 电平向低电平切换，这个情况表示起始条件。当SCL是高电平时SDA线 由低电平向高电平切换，表示停止条件。
编号：_ ______________ 本资料为word版本，可以直接编辑和打印，感谢您的下载 I2c总线协议 甲方：___________________ 乙方：___________________ 日期：___________________
2条双向申行线，一条数据线，一条时钟线。 传输数据是大端传输，每次传输8 ,即一字节。 支持多主控（）,任何时间点只能有一个主控。 总线上每个设备都有自己的一个，共7个，广播地址全0. 系统中可能有多个同种芯片，为此分为固定部分和可编程部份, 定，看。 细节视芯片而1.1 I2C 位传输 数据传输：为高电平时，线若保持稳定，那么上是在传输数据； 若发生跳变，则用来表示一个会话的开始或结束（后面讲） 数据改变：为低电平■时，线才能改变传输的 皿 /〔i~~%一 I -\ y \— L—_ 数据有效I改变数据I 1, 1 1.2 I2C开始和结束信号 开始信号：为高电平时，由高电平向低电平跳变，开始传送数据 结束信号：为高电平■时，由低电平■向高电平跳变，结束传送数据
1.3 I2C 应答信号 每发送完8数据后等待的。 即在第9个，若从发，会被拉低。 若没有，会被置高，这会引起发生或流程，如下所示： I I SCL ~「 代国*；.无同：耳m 何何 代凤国同何同伉m 何二 SDA^同两寂两回祚城.寂网环T 回m 回同函D7]，\__j~ [ -------------------------------------- Galling address START I 1.4 I2C 写流程 写寄存器的标准流程为： 1. 发起 2. 发送I2C (7)和w 操作0 (1),等待 3. 发送 4. 发送(8),等待 5. 发送 6. 发送(8),即要写入寄存器中的数据，等待 7. 发送 8. 第6步和第7步可以重复多次，即顺序写多个寄存器 9. 发起 写一个寄存器 I Read/ 四改 Data byte No ack STOP
IIC总线协议，AT24C08储存器 -----阿拉丁神丢 IIC总线（I nter Integrated Circuit Bus）：是Philips公司推出的串行总线标准（为二线制）。总线上扩展的外围器件及外设接口通过总线寻址，是具备总线仲裁和高低速设备同步等功能的高性能多主机总线。 I2C总线工作原理 串行数据线SDA和串行时钟线SCL构成的，可发送和接收数据。 ?所有挂接在I2C总线上的器件和接口电路都应具有I2C总线接口，且所有的SDA/SCL同名端相连。总线上所有器件要依靠SDA发送的地址信号寻址，不需要片选线。 ?特点：组成系统结构简单，占用空间小，芯片管脚的数量少，无需片选信号，价格低。允许若干兼容器件共享总线，应用比较广泛。总线的长度可达7.6m，传送速度可达400kbps，标准速率为100kbps。支持多个组件。支持多主控器件（某时刻只能有一个主控器件）。I2C 总线上所有设备的SDA,SCL引脚必须外接上拉电阻。 典型的I2C总线系统结构,如图所示 I2C总线器件的寻址方式 由于所有器件都通过SCL和SDA连接在I2C总线上，因此，主器件在进行数据传输前需要通过寻址，选择需要通信的从器件。I2C总线上所有外围器件都需要有唯一的7位地址，由器件地址和引脚地址两部分组成。 器件地址是I2C器件固有的地址编码，器件出厂时就已经给定，不可更改。 引脚地址是由I2C总线外围器件的地址引脚（A2，A1，A0）决定，根据其在电路中接电源正极、接地或悬空的不同，形成不同的地址代码。
I2C总线概述 ?I2C总线采用两线制，由数据线SDA和时钟线SCL构成。I2C总线对数据通信时序进行了严格的定义。 I2C总线数据操作 在I2C总线上，数据是伴随着时钟脉冲，一位一位地传送的，数据位由高到低传送，每位数据占一个时钟脉冲。I2C总线上的在时钟线SCL高电平期间，数据线SDA的状态就表示要传送的数据，高电平为数据1，低电平为数据0。在数据传送时，SDA上数据的改变在时钟线为低电平时完成，而SCL为高电平时，SDA必须保持稳定，否则SDA上的变化会被当作起始或终止信号而致使数据传输停止。
I2C协议 1、I2C总线 I2C总线是由Philips公司开发的一种简单、双向二线制同步串行总线。它只需要两根线即可在连接于总线上的器件之间传送信息。 主器件用于启动总线传送数据，并产生时钟以开放传送的器件，此时任何被寻址的器件均被认为是从器件．在总线上主和从、发和收的关系不是恒定的，而取决于此时数据传送方向。如果主机要发送数据给从器件，则主机首先寻址从器件，然后主动发送数据至从器件，最后由主机终止数据传送；如果主机要接收从器件的数据，首先由主器件寻址从器件．然后主机接收从器件发送的数据，最后由主机终止接收过程。在这种情况下．主机负责产生定时时钟和终止数据传送。 主机发送数据从机找寻从机地址-主动发送数据-主机终止传送 主机接受从机数据主机找从机地址-主机接受数据-主句终止接受 2、工作原理编辑 SDA（串行数据线）和SCL（串行时钟线）都是双向I/O线，接口电路为开漏输出．需通过上拉电阻接电源VCC．当总线空闲时．两根线都是高电平，连接总线的外同器件都是CMOS器件，输出级也是开漏电路．在总线上消耗的电流很小，因此，总线上扩展的器件数量主要由电容负载来决定，因为每个器件的总线接口都有一定的等效电容．而线路中电容会影响总线传输速度．当电容过大时，有可能造成传输错误．所以，其负载能力为400pF，因此可以估算出总线允许长度和所接器件数量。 主器件用于启动总线传送数据，并产生时钟以开放传送的器件，此时任何被寻址的器件均被认为是从器件．在总线上主和从、发和收的关系不是恒定的，而取决于此时数据传送方向。如果主机要发送数据给从器件，则主机首先寻址从器件，然后主动发送数据至从器件，最后由主机终止数据传送；如果主机要接收从器件的数据，首先由主器件寻址从器件．然后主机接收从器件发送的数据，最后由主机终止接收过程。在这种情况下．主机负责产生定