电子科技大学
University of Electronic Science and Technology of China
《数字秒表课程设计》
学院：光电信息学院
学号：
姓名：
指导老师：皇晓辉
日期：2015年5月3日
摘要
EDA技术作为电子工程领域的一门新技术，极大的提高了电子系统设计的效率和可靠性。该设计就是基于FPGA在Quartus II软件下利用VHDL语言结合硬件电路来实现数字秒表的功能，采用ALTRA公司CycloneII系列的EP2C5T144C8N芯片进行仿真，并给出仿真结果。数字秒表有6个模块，分别是分频电路、去抖电路、计时电路、显示电路、锁存电路、控制电路。用VHDL语言编程来实现各个模块的功能，再用例化来实现各模块的连接，从而实现整个数字秒表的功能。该电路能够实现计时功能，计时精度高,电路简单。
关键字：FPGA；EDA；VHDL；Quartus II；数字秒表关键字：FPGA，VHDL，ISE，ModelSim，电子秒表。
目录
前言 ............................................................................................................................ - 4 -一．课题背景....................................................................................................... - 6 -
1.时间： .............................................................................................................. - 6 -
2.背景： .............................................................................................................. - 6 -
3.现实意义：....................................................................................................... - 8 -二．基于FPGA的VHDL设计 ........................................................................... - 8 -
1.FPGA概述....................................................................................................... - 8 -
2.EDA：................................................................................... 错误！未定义书签。
3.ISE ................................................................................................................. - 13 -
4.VHDL：......................................................................................................... - 14 -
5.Modelsim： ................................................................................................. - 17 -三．电子秒表概述.............................................................................................. - 19 -
1.实验任务：..................................................................................................... - 19 -
2.实验条件：..................................................................................................... - 20 -
3.系统需求和方案计划 ...................................................................................... - 20 -四．实验设计详述.............................................................................................. - 21 -
1.分频器模块： ................................................................................................. - 21 -
2.按键处理模块： ............................................................................................. - 22 -
3.计时器模块： ................................................................................................. - 24 -
4.控制器模块： ................................................................................................. - 26 -
5.锁存器模块： ................................................................................................. - 28 -
6.显示模块：..................................................................................................... - 28 -
7.实验总框图： ................................................................................................. - 32 -五．实验总结..................................................................................................... - 32 -
1.实验结论：..................................................................................................... - 32 -
2.实验心得 ............................................................................... 错误！未定义书签。参考文献................................................................................................................... - 33 -附件：.............................................................................................. 错误！未定义书签。
1.管脚分配：............................................................................ 错误！未定义书签。
2.程序....................................................................................... 错误！未定义书签。
1)顶层文件............................................................................ 错误！未定义书签。
2)分频器................................................................................ 错误！未定义书签。
3)消抖电路............................................................................ 错误！未定义书签。
4)控制器................................................................................ 错误！未定义书签。
5)扫描电路............................................................................ 错误！未定义书签。
6)计数器................................................................................ 错误！未定义书签。
7)锁存器................................................................................ 错误！未定义书签。
前言
电子技术综合课程设计是针对模拟电子技术、数字逻辑电路及电路分析课程的要求，对学生进行综合性实践训练的实践学习环节，它包括选择课程、电子电路设计、组装、调试和编写总结报告等实践内容。
通过课程设计实现以下三个目标:
第一，让学生初步掌握电子线路的试验、设计方法，即学生根据设计要求和性能参数，查阅文献资料，收集、分析类似电路的性能，并通过组装调试等实践活动，使电路达到性能指标；
第二，课程设计为后续的毕业设计打好基础。毕业设计是系统的工程设计实践，而课程设计的着眼点是让学生开始从理论学习的轨道上逐渐引向实际运用，从已学过的定性分析、定量计算的方法，逐步掌握工程设计的步骤和方法，了解科学实验的程序和实施方法。
第三，培养学生勤于思考的习惯。
本课程设计介绍的是数字逻辑电路中以计数器集成电路为基础的数字式秒表电路，以电路的基本理论为基础，着重介绍电路的设计装调及性能参数的调试方法。本课程设计应达到如下基本要求（1）综合运用电子技术课程中所学的理论知识独立完成一个数字秒表电路的设计。
（2）通过查阅手册和参考文献资料，培养独立分析和解决实际问题的能力。
（3）熟悉常用电子元器件的类型和特性，并掌握合理选用的原则。（4）掌握电子电路的安装和调试技能。
（5）熟悉的使用各类数字电子仪器。
（6）学会撰写课程设计论文。
（7）培养严肃认真的工作作风和严谨的科学态度。
一．课题背景
1.时间：
1)时间是物理学中的七个基本量纲之一，符号t。在国际
单位制(SI)中，时间的基本单位是秒，符号s，在1967 年
召开的第13 届国际度量衡大会对秒的定义是：铯133
原子基态的两个超精细能阶间跃迁对应辐射的
9,192,631,770 个周期的持续时间。现有的仪器已经证实
了这些相对论关于时间所做的精确的预测，并且其成果
已经用于全球卫星定位系统。
2)电子电路中的时钟可定义如下：
a)就是产生象时钟一样准确的振荡电路。
b)任何工作都按时间顺序。用于产生这个时间的电路
就是时钟电路。
2.背景：
当前电子系统的设计正朝着速度快，容量大，体积小，质量轻，用电省的方向发展。推动该潮流迅速发展的决定
性因素就是使用了现代化的EDA设计工具。EDA是电子
设计自动化(Electronic Design Automation)的缩写，是90年
代初，从CAD（计算机辅助没计）、CAM（算机辅助制造）、
CAT(计算机辅助测试)和CAE(计算机辅助工程)的概念发展而来的。EDA技术就是以计算机为工具，在EDA软件平台上，对以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑行局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。设计者的工作仅限于利用软件的方式，即利用硬件描述语言来完成对系统硬件功能的描述，在EDA工具的帮助下就可以得到最后的设计结果。尽管目标系统是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。EDA技术中最为瞩目的功能，即最具现代电子设计技术特征的功能就是日益强大的逻辑设计仿真测试技术。EDA仿真测试技术只需通过计算机就能对所设计的电子系统从各种不同层次的系统性能特点完成一系列准确的测试与仿真操作，在完成实际系统的安装后还能对系统上的目标器件进行所谓边界扫锚测试。这一切都极大地提高了大规模系统电子设计的自动化程度。
另一方面，高速发展的CPLD/FPGA器件又为EDA 技术的不断进步奠定可坚实的物质基础。CPLD/FPGA器件更广泛的应用及厂商间的竞争，使得普通的设计人员获得廉价的器件和EDA软件成为可能。
现代的EDA工具软件已突破了早期仅能进行PCB版图设计，或类似某些仅限于电路功能模拟的、纯软件范围
的局限，以最终实现可靠的硬件系统为目标，配备了系统
设计自动化的全部工具。如配臵了各种常用的硬件描叙平
台VHDL、Verilog HDL、ABEL HDL等；配臵了多种能兼
用和混合使用的逻辑描述输入工具，如硬件描述语言文本
输入法（其中包括布尔方程描述方式、原理图描述方式、
状态图描述方式等）以及原理图输入法、波形输入法等；
同时还配臵了高性能的逻辑综合、优化和仿真模拟工具。
3.现实意义：
秒表是一种常见的计时工具，种类比较多。FPGA还是有其具大的优势比如它的高速性。同时通过本课题的研究，
掌握数字秒表用FPGA实现得理论设计方法，学会分析。
掌握在FPGA开发环境和实现数字秒表的方法和步骤，有
利于我更好地掌握数字秒表在FPGA上的实现方法，提高
我学习FPGA和应用FPGA的兴趣与水平。
二．基于FPGA的VHDL设计
1.FPGA概述
1)简介：
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程
器件的基础上进一步发展的产物。它是作为专用集成
电路（ASIC）领域中的一种半定制电路而出现的，既
解决了定制电路的不足，又克服了原有可编程器件门
电路数有限的缺点。
2)工作原理：
FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配臵逻辑模块CLB
（Configurable Logic Block）、输入输出模块IOB（Input
Output Block）和内部连线（Interconnect）三个部分。
现场可编程门阵列（FPGA）是可编程器件，与传统
逻辑电路和门阵列（如PAL，GAL及CPLD器件）相
比，FPGA具有不同的结构。FPGA利用小型查找表
（16×1RAM）来实现组合逻辑，每个查找表连接到
一个D触发器的输入端，触发器再来驱动其他逻辑电
路或驱动I/O，由此构成了既可实现组合逻辑功能又
可实现时序逻辑功能的基本逻辑单元模块，这些模块
间利用金属连线互相连接或连接到I/O模块。FPGA
的逻辑是通过向内部静态存储单元加载编程数据来
实现的，存储在存储器单元中的值决定了逻辑单元的
逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无
限次的编程。
3)各模块功能：
a)可编程输入输出单元（IOB）
可编程输入/输出单元简称I/O单元，是芯片与外界电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配要求，其示意结构如图1-2所示。FPGA内的I/O按组分类，每组都能够独立地支持不同的I /O标准。通过软件的灵活配臵，可适配不同的电气标准与I/O物理特性，
可以调整驱动电流的大小，可以改变上、下拉电
阻。I/O口的频率也越来越高，一些高端的FPGA 通过DDR寄存器技术可以支持高达2Gbps的数据速率。
b)可配臵逻辑块（CLB）
CLB是FPGA内的基本逻辑单元。CLB的实际数量和特性会依器件的不同而不同，但是每个
CLB都包含一个可配臵开关矩阵，此矩阵由4或6个输入、一些选型电路（多路复用器等）和触发
器组成。开关矩阵是高度灵活的，可以对其进行
配臵以便处理组合逻辑、移位寄存器或RAM。在Xilinx公司的FPGA器件中，CLB由多个（一般为4个或2个）相同的Slice和附加逻辑构成，如图
1-3所示。每个CLB模块不仅可以用于实现组合逻
辑、时序逻辑，还可以配臵为分布式RAM和分布
式ROM。
c)数字时钟管理模块（DCM）
业内大多数FPGA均提供数字时钟管理（Xilinx的全部FPGA均具有这种特性）。Xilinx推
出最先进的FPGA提供数字时钟管理和相位环路
锁定。相位环路锁定能够提供精确的时钟综合，
且能够降低抖动，并实现过滤功能。
d)嵌入式块RAM（BRAM）
大多数FPGA都具有内嵌的块RAM，这大大拓展了FPGA的应用范围和灵活性。块RAM可被
配臵为单端口RAM、双端口RAM、内容地址存储
器（CAM）以及FIFO等常用存储结构。RAM、FIFO是比较普及的概念，在此就不冗述。CAM存
储器在其内部的每个存储单元中都有一个比较逻
辑，写入CAM中的数据会和内部的每一个数据进
行比较，并返回与端口数据相同的所有数据的地
址，因而在路由的地址交换器中有广泛的应用。
除了块RAM，还可以将FPGA中的LUT灵活地
配臵成RAM、ROM和FIFO等结构。在实际应用
中，芯片内部块RAM的数量也是选择芯片的一个
重要因素。
e)丰富的布线资源
布线资源连通FPGA内部的所有单元，而连线的长度和工艺决定着信号在连线上的驱动能力
和传输速度。FPGA芯片内部有着丰富的布线资源，根据工艺、长度、宽度和分布位臵的不同而划分
为4类不同的类别。第一类是全局布线资源，用于
芯片内部全局时钟和全局复位/臵位的布线；第二
类是长线资源，用以完成芯片Bank间的高速信号
和第二全局时钟信号的布线；第三类是短线资源，
用于完成基本逻辑单元之间的逻辑互连和布线；
第四类是分布式的布线资源，用于专有时钟、复
位等控制信号线。
在实际中设计者不需要直接选择布线资源，布局布线器可自动地根据输入逻辑网表的拓扑结
构和约束条件选择布线资源来连通各个模块单元。
从本质上讲，布线资源的使用方法和设计的结果
有密切、直接的关系。
f)内嵌专用硬核
内嵌专用硬核是相对底层嵌入的软核而言的，指FPGA处理能力强大的硬核（Hard Core），等效
于ASIC电路。为了提高FPGA性能，芯片生产商
在芯片内部集成了一些专用的硬核。例如：为了
提高FPGA的乘法速度，主流的FPGA 中都集成
了专用乘法器；为了适用通信总线与接口标准，
很多高端的FPGA内部都集成了串并收发器
（SERDES），可以达到数十Gbps的收发速度。
2.ISE
1)ISE 的主要功能包括设计输入、综合、仿真、实现和下
载，涵盖了可编程逻辑器件开发的全过程，从功能上讲，
完成CPLD/FPGA 的设计流程无需借助任何第三方
EDA 软件。
2)各功能的作用：
设计输入：ISE 提供的设计输入工具包括用于HDL 代码输入和查看报告的ISE 文本编辑器（The
ISE Text Editor），用于原理图编辑的工具ECS（The
Engineering CaptureSystem），用于生成IP Core 的Core
Generator，用于状态机设计的StateCAD 以及用于约
束文件编辑的Constraint Editor 等。
3)综合：
ISE 的综合工具不但包含了Xilinx 自身提供的综合工具XST，同时还可以内嵌Mentor Graphics 公司的
Leonardo Spectrum 和Synplicity 公司的Synplify，实现
无缝链接。
4)仿真：
ISE 本身自带了一个具有图形化波形编辑功能的仿真工具HDL Bencher，同时又提供了使用Model
Tech 公司的Modelsim 进行仿真的接口。实现：此功
能包括了翻译、映射、布局布线等，还具备时序分析、
管脚指定以及增量设计等高级功能。
5)下载：
下载功能包括了BitGen，用于将布局布线后的设计文件转换为位流文件，还包括了IMPACT，功能是
进行芯片配臵和通信，控制将程序烧写到FPGA 芯片
中去。
3.VHDL：
1)简介：
VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,诞生于1982年。1987年
底，VHDL被IEEE和美国国防部确认为标准硬件描
述语言。自IEEE-1076（简称87版)之后，各EDA
公司相继推出自己的VHDL设计环境，或宣布自己的
设计工具可以和VHDL接口。1993年，IEEE对VHDL
进行了修订，从更高的抽象层次和系统描述能力上扩
展VHDL的内容，公布了新版本的VHDL，即IEEE
标准的1076-1993版本，简称93版。VHDL和Verilog
作为IEEE的工业标准硬件描述语言，得到众多EDA
公司支持，在电子工程领域，已成为事实上的通用硬
件描述语言。
VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来
供美军用来提高设计的可靠性和缩减开发周期的一
种使用范围较小的设计语言。
VHDL翻译成中文就是超高速集成电路硬件描述语言，主要是应用在数字电路的设计中。它在中国的
应用多数是用在FPGA/CPLD/EPLD的设计中。当然
在一些实力较为雄厚的单位，它也被用来设计ASIC。
VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，
VHDL的语言形式、描述风格以及语法是十分类似于
一般的计算机高级语言。VHDL的程序结构特点是
将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分,
及端口)和内部（或称不可视部分），既涉及实体的内
部功能和算法完成部分。在对一个设计实体定义了外
部界面后，一旦其内部开发完成后，其他的设计就可
以直接调用这个实体。这种将设计实体分成内外部
分的概念是VHDL系统设计的基本点。
2)优点：
a)功能强大、设计灵活
VHDL具有功能强大的语言结构，可以用简洁明确的源代码来描述复杂的逻辑控制。它具有
多层次的设计描述功能，层层细化，最后可直接
生成电路级描述。VHDL支持同步电路、异步电
路和随机电路的设计，这是其他硬件描述语言所
不能比拟的。VHDL还支持各种设计方法，既支
持自底向上的设计，又支持自顶向下的设计；既
支持模块化设计，又支持层次化设计。
b)支持广泛、易于修改
由于VHDL已经成为IEEE标准所规范的硬件描述语言，大多数EDA工几乎都支持VHDL，
这为VHDL的进一步推广和广泛应用奠定了基础。
在硬件电路设计过程中，主要的设计文件是用
VHDL编写的源代码，因为VHDL易读和结构化，
所以易于修改设计。
c)强大的系统硬件描述能力
VHDL具有多层次的设计描述功能，既可以描述系统级电路，又可以描述门级电路。而描述
既可以采用行为描述、寄存器传输描述或结构描
述，也可以采用三者混合的混合级描述。另外，
VHDL支持惯性延迟和传输延迟，还可以准确地
建立硬件电路模型。VHDL支持预定义的和自定
义的数据类型，给硬件描述带来较大的自由度，
使设计人员能够方便地创建高层次的系统模型。
d)独立于器件的设计、与工艺无关
设计人员用VHDL进行设计时，不需要首先考虑选择完成设计的器件，就可以集中精力进行
设计的优化。当设计描述完成后，可以用多种不
同的器件结构来实现其功能。
e)很强的移植能力
VHDL是一种标准化的硬件描述语言，同一个设计描述可以被不同的工具所支持，使得设计
描述的移植成为可能。
f)易于共享和复用
VHDL采用基于库（Library）的设计方法，可以建立各种可再次利用的模块。这些模块可以预
先设计或使用以前设计中的存档模块，将这些模
块存放到库中，就可以在以后的设计中进行复用，
可以使设计成果在设计人员之间进行交流和共享，
减少硬件电路设计。
4.Modelsim：
1)简介：
Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一
的单内核支持VHDL和Verilog混合仿真的仿真器。
它采用直接优化的编译技术、Tcl/Tk技术、和单一内
核仿真技术，编译仿真速度快，编译的代码与平台无
关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC
设计的首选仿真软件。
2)主要特点
a)RTL和门级优化，本地编译结构，编译仿真速度快，
跨平台跨版本仿真；
b)单内核VHDL和Verilog混合仿真；
c)源代码模版和助手，项目管理
d)集成了性能分析、波形比较、代码覆盖、数据流
ChaseX、Signal Spy、虚拟对象Virtual Object、Memory
窗口、Assertion窗口、源码窗口显示信号值、信号
条件断点等众多调试功能
e)C和Tcl/Tk接口，C调试；
f)对SystemC的直接支持，和HDL任意混合；
g)支持SystemVerilog的设计功能；
h)对系统级描述语言的最全面支持，SystemVerilog，
SystemC，PSL；
i)可以单独或同时进行行为（behavioral）、RTL级、和
门级（gate-level）的代码。
三．电子秒表概述
1.实验任务：
设计一个秒表
图1-1
如图1-1 所示，为秒表的一个样品图，秒表的计时范围为00’00”00~59’59”99，有两个按钮开关Start/Stop
和Split/Reset，控制秒表的启动、停止、分段和复位：
在秒表已经被复位的情况下，按下“Start/Stop”键，秒表开始计时。在秒表正常运行的情况下，如果按下
“Start/Stop”键，则秒表暂停计时：再次按下改建，秒表
电子科技大学《数字秒表课程设计》 姓名: xxx 学号： 学院： 指导老师：xx
摘要 EDA技术作为电子工程领域的一门新技术，极大的提高了电子系统设计的效率和可靠性。文中介绍了一种基于FPGA在ISE10.1软件下利用VHDL语言结合硬件电路来实现数字秒表的功能的设计方法。采用VHDL硬件描述语言，运用ModelSim等EDA仿真工具。该设计具有外围电路少、集成度高、可靠性强等优点。通过数码管驱动电路动态显示计时结果。给出部分模块的VHDL源程序和仿真结果,仿真结果表明该设计方案的正确,展示了VHDL语言的强大功能和优秀特性。 关键词：FPGA, VHDL, EDA, 数字秒表
目录 第一章引言 (4) 第二章设计背景 (5) 2.1 方案设计 (5) 2.2 系统总体框图 (5) 2.3 -FPGA实验板 (5) 2.4 系统功能要求 (6) 2.5 开发软件 (6) 2.5.1 ISE10.1简介 (6) 2.5.2 ModelSim简介 (6) 2.6 VHDL语言简介 (7) 第三章模块设计 (8) 3.1 分频器 (8) 3.2 计数器 (8) 3.3 数据锁存器 (9) 3.4 控制器 (9) 3.5 扫描控制电路 (10) 3.6 按键消抖电路 (11) 第四章总体设计 (12) 第五章结论 (13) 附录 (14)
第一章引言 数字集成电路作为当今信息时代的基石，不仅在信息处理、工业控制等生产领域得到普及应用，并且在人们的日常生活中也是随处可见，极大的改变了人们的生活方式。面对如此巨大的市场，要求数字集成电路的设计周期尽可能短、实验成本尽可能低，最好能在实验室直接验证设计的准确性和可行性，因而出现了现场可编程逻辑门阵列FPGA。对于芯片设计而言，FPGA的易用性不仅使得设计更加简单、快捷，并且节省了反复流片验证的巨额成本。对于某些小批量应用的场合，甚至可以直接利用FPGA实现，无需再去订制专门的数字芯片。文中着重介绍了一种基于FPGA利用VHDL硬件描述语言的数字秒表设计方法，在设计过程中使用基于VHDL的EDA工具ModelSim对各个模块仿真验证，并给出了完整的源程序和仿真结果。
“秒表测时”实验报告 一、实验任务 利用秒表对电脑主机主要元件装配作业进行测时，计算标准时间 二、实验目的 1、掌握秒表测时技术； 2、掌握标准时间的制定原理、方法、程序和步骤； 3、学会正确划分各测时单元及其计时点，并学会确定正确的宽放率； 4、掌握必要的软件工具。 三、实验原理 1、秒表测时的定义 2、秒表测时的用途 3、测时单元的划分 四、实验设备、仪器、工具及资料 1、电脑主机 2、计算机 3、装拆工具、笔、纸、记录表格 4、秒表、计算器 五、实验过程 1、实验分组，每四人一组，两人负责装配产品，两人负责观测记录 2、收集资料，实验准备，布置工作地 3、划分操作单元，确定计时点 4、测时 采用连续法记录时间研究，在现场记录时用铅笔填写秒表读数“W.R”，见附件：时间研究表（一）。计算基本时间“B.T”。 4、填写时间研究表（二），剔除异常值，用三倍标准法决定正常值范围（正常值范围在x±3σ内）。 5、决定宽放时间 取宽放率为：15%。宽放时间=正常时间×宽放率
6、计算标准时间：标准时间=平均操作时间×评比系数+宽放时间 六、整理时间研究表（一）和时间研究表（二） 时间研究表（一）（现场记录）
时间研究表（二）（统计表）
七、绘制管制界限图 对每一个操作单元进行异常值剔除，选取其中一个操作单元绘制其管制界限图 1、剔除异常值 （1）、操作单元1： n X X n i i ∑== 1 11（其中n=8） 计算得69.71=X n X X n i i ∑=-= 1 2 111)(σ 计算得=1σ 1.48 正常值为σ3±X 之内，即在（3.25，12.13）之间，所以操作单元1无异常值 （2）、操作单元2： n X X n i i ∑== 1 22（其中n=8） 计算得=2X 6.79 n X X n i i ∑=-= 1 2 222)(σ 计算得=2σ0.28 正常值为σ3±X 之内，即在（5.95，7.63）之间，所以操作单元2无异常值 （3）、操作单元3： n X X n i i ∑== 1 33（其中n=8） 计算得=3X 6.42 n X X n i i ∑=-= 1 2 333)(σ 计算得=3σ0.32 正常值为σ3±X 之内，即在（5.46，7.38）之间，所以操作单元3无异常值 （4）、操作单元4： n X X n i i ∑== 1 44（其中n=8） 计算得=4X 6.55 n X X n i i ∑=-= 1 2 444)(σ 计算得=4σ0.90
数字式秒表实验报告 摘要 本次设计任务是设计一个数字式秒表 经查阅资料后我把实验分为1.脉冲产生部分。2.电路控制部分。3.计数部分4.译码部分。5显示部分。 脉冲产生部分我选择555多谐振荡器，产生100Hz的脉冲。经参考资料，电路控制部分：启动和暂停控制开关使用由RS触发器组成的无抖动开关。 使用74ls160计数器计数，7447译码器驱动共阳极七段显示器。 实验要求 1.秒表最大计时值为99分59.99秒； 2. 6位数码管显示，分辨率为0.01秒； 3 .具有清零，启动计时，暂停及继续计数等控制功能； 4.控制操作间不超过二个。 实验分析 数字式秒表，所以必须有一个数字显示。按设计要求，须用七段数码管来做显示器。题目要求最大记数值为99，59，99，那则需要六个数码管。要求计数分辨率为0.01秒，并且需要相应频率的信号发生器。 选择信号发生器时，有两种方案：一种是用晶体震荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。经过查询资料，555多谐振荡器性能稳定，故采用555多谐振荡器。 数字式秒表是一个频率（100HZ）进行计数的计数电路。由于数字式秒表计数的需要，故需要在电路上加一个控制电路，该控制电路清零、启动计时、暂停及继续计数等控制功能，同时100HZ的时间信号必须做到准确稳定。数字电子钟的总体图如图所示。由图可见，
数字电子钟由以下几部分组成：555振荡器秒脉冲发生器，防抖开关；秒表控制开关；一百进制秒、分计数器、六十进制秒计数器；以及秒、分的译码显示部分等 七段显示器 译码器译码器译码器 100进制计数器 60进制计数器 100进制计数器 控制开关 555多谐振器 1． 555构成的多谐振荡器 555构成的多谐振荡器电路图
计算机专业类课程 实 验 报 告 课程名称：汇编语言程序设计 学院：计算机科学与工程 专业：计算机科学与技术 学生姓名：郭小明 学号：2011060100010 日期：2013年12月24日
电子科技大学 实验报告 实验一 学生姓名：郭小明学号：2011060100010 一、实验室名称：主楼A2-412 二、实验项目名称：汇编源程序的上机调试操作基础训练 三、实验原理： DEBUG 的基本调试命令；汇编数据传送和算术运算指令 MASM宏汇编开发环境使用调试方法 四、实验目的： 1. 掌握DEBUG 的基本命令及其功能 2. 学习数据传送和算术运算指令的用法 3．熟悉在PC机上编辑、汇编、连接、调试和运行汇编语言程序的过程五、实验内容： 编写程序计算以下表达式: Z=(5X+2Y-7)/2 设X、Y的值放在字节变量VARX、VARY中，结果存放在字节单元VARZ中。 1．编辑源程序，建立一个以后缀为.ASM的文件. 2．汇编源程序，检查程序有否错误，有错时回到编辑状态，修改程序中错误行。无错时继续第3步。 3．连接目标程序，产生可执行程序。
4．用DEBUG程序调试可执行程序，记录数据段的内容。 六、实验器材（设备、元器件）： PC机，MASM软件平台。 七、实验数据及结果分析： 程序说明: 功能：本程序完成Z=(5X+2Y-7)/2这个等式的计算结果求取。其中X 与Y 是已知量，Z是待求量。 结构：首先定义数据段，两个DB变量VARX与VARY（已经初始化），以及结果存放在VARZ，初始化为？。然后定义堆栈段，然后书写代码段，代码段使用顺序程序设计本程序，重点使用MOV和IMUL以及XOR，IDIV完成程序设计。详细内容见程序注释。 程序清单：
实 验 报 告 系别 信工系 专业 班级 姓名 学号 简易秒表设计 实验目的： 1、 熟悉Keil C51软件的使用方法及proteus 仿真软件的使用； 2、 综合运用所学的理论知识（数码管、按键），通过实践加强对所学知识的理解，具备设计单片机应用系统的能力。 3、 通过本次试验，增强自己的动手能力。认识单片机在日常生活中的应用的广泛性，实用性。 设计要求： 制作简易秒表，用三个按键分别实现秒表的启动、停止与复位，利用两位共阴级的数码管显示时间。 设计思路： 硬件设计：数码管部分采用2位共阴极的数码管，在P0口接上拉电阻，公共端低电平扫描。按键电路部分，将按键一侧与单片机任一I/O 口相连。 软件设计：模块化思想，使用定时器T0的工作方式1，编写显示子程序，延时子程序，初始化程序，主程序设计时注意按键消抖。 原理图： XTAL218XTAL119ALE 30EA 31PSEN 29RST 9P0.0/AD0 39P0.1/AD1 38P0.2/AD2 37P0.3/AD3 36P0.4/AD4 35P0.5/AD5 34P0.6/AD6 33P0.7/AD7 32P1.01P1.12P1.23P1.34P1.45P1.56P1.6 7P1.7 8P3.0/RXD 10P3.1/TXD 11P3.2/INT0 12P3.3/INT1 13P3.4/T0 14P3.7/RD 17P3.6/WR 16P3.5/T1 15P2.7/A15 28P2.0/A8 21P2.1/A9 22P2.2/A10 23P2.3/A11 24P2.4/A12 25P2.5/A13 26P2.6/A14 27U1AT89C51C1 1nF C21nF R110k C31uF 234567891 RP1 RESPACK-8 源代码： #include<>
实验三：秒表实验报告 一、实验目的 1、了解74ls273的工作原理； 2、看懂8086工作的时序图，并且掌握8086总线的技术； 3. 通过此实验，熟悉protues7.9的基本操作和工作环境以及MASM32文件的建立与运行； 二、实验原理 用74ls273扩展IO口，通过片选信号和写信号奖数据总线上的值锁存在273中，同时在273的输出端口输出，当数据总线上的值撤销以后，由于74ls273能够锁存信号，所以273的输出端保持不变，直到下次有新的数据被锁存，通过按键可以控制数据的变化，cpu根据按键变化控制输出，通过总线就可以控制数码管的变化，显示出秒表的效果。 3、实验步骤 1、根据实验目的及内容在proteus画出电路图，如下图所示 2、画好电路图后用汇编软件，按要求写出实验代码，代码如下: .MODEL SMALL .8086 .stack .code
.startup MOV DX,0200H LOOP0: MOV BL,SEC AND BX,000FH MOV SI,BX MOV AL,SITUATION[SI] MOV BL,SEC AND BX,00F0H MOV CL,4 SHR BX,CL MOV SI,BX MOV AH,SITUATION[SI] OUT DX,AX CALL DELAY MOV AL,SEC ADD AL,1 DAA MOV SEC,AL CMP SEC,60H JB LOOP0 MOV SEC,0 JMP LOOP0 DELAY PROC NEAR PUSH BX PUSH CX MOV BX,50 DEL1: MOV CX,5882 DEL2: LOOP DEL2 DEC BX JNZ DEL1 POP CX POP BX RET DELAY ENDP .data SEC DB 00H
电子科技大学 电子技术实验报告 学生姓名：班级学号：考核成绩：实验地点：仿真指导教师：实验时间： 实验报告内容：1、实验名称、目的、原理及方案2、经过整理的实验数据、曲线3、对实验结果的分析、讨论以及得出的结论4、对指定问题的回答 实验报告要求：书写清楚、文字简洁、图表工整，并附原始记录，按时交任课老师评阅实验名称：负反馈放大电路的设计、测试与调试
一、实验目的 1、掌握负反馈电路的设计原理，各性能指标的测试原理。 2、加深理解负反馈对电路性能指标的影响。 3、掌握用正弦测试方法对负反馈放大器性能的测量。 二、实验原理 1、负反馈放大器 所谓的反馈放大器就是将放大器的输出信号送入一个称为反馈网络的附加电路后在放大器的输入端产生反馈信号，该反馈信号与放大器原来的输入信号共同控制放大器的输入，这样就构成了反馈放大器。单环的理想反馈模型如下图所示，它是由理想基本放大器和理想反馈网络再加一个求和环节构成。 反馈信号是放大器的输入减弱成为负反馈，反馈信号使放大器的输入增强成为正反馈。四种反馈类型分别为：电压取样电压求和负反馈，电压取样电流求和负反馈，电流取样电压求和负反馈，电流取样电流求和负反馈。 2、实验电路
实验电路如下图所示，可以判断其反馈类型累电压取样电压求和负反馈。 3.电压取样电压求和负反馈对放大器性能的影响 引入负反馈会使放大器的增益降低。负反馈虽然牺牲了放大器的放大倍数，但它改善了放大器的其他性能指标，对电压串联负反馈有以下指标的改善。 可以扩展闭环增益的通频带 放大电路中存在耦合电容和旁路电容以及有源器件内部的极间电容，使得放大器存在有效放大信号的上下限频率。负反馈能降低和提高,从而扩张通频带。 电压求和负反馈使输入电阻增大 当 v一定，电压求和负反馈使净输入电压减小，从而使输入电流 s
电子技术课程设计 报告 设计题目：电子秒表 院（部）：物理与电子信息学院 专业班级：电子信息工程 学生姓名: 学号: 指导教师: 摘要
秒表应用于我们生活、工作、运动等需要精确计时的方面。它由刚开始的机械式秒表发展到今天所常用的数字式秒表。秒表的计时精度越来越高，功能越来越多，构造也日益复杂。 本次数字电路课程设计的数字式秒表的要求为：显示分辨率为1s/100，外接系统时钟频率为100KHz；计时最长时间为60min，五位显示器，显示时间最长为59m59.99s；系统设置启／停键和复位键。复位键用来消零，做好计时准备、启／停键是控制秒表起停的功能键。 针对上述设计要求，先前往校图书馆借阅了大量的数字电路设计方面的书籍，以及一本电子元件方面的工具书，以待查阅各种设计中所需要的元件。其次安装并学习了数字电路设计中所常用的Multisim仿真软件，在课程设计过程的电路图设计与电路的仿真方面帮助我们发现了设计电路方面的不足与错误之处。 关键字：555定时器十进制计数器六进制计数器多谐振荡器
目录 1.选题与需求分析 (1) 1.1设计任务 (1) 1.2 设计任务 (1) 1.3设计构思 (1) 1.4设计软件 (2) 2.电子秒表电路分析 (3) 2.1总体分析 (3) 2.2电路工作总体框图 (3) 3.各部分电路设计 (4) 3.1启动与停止电路 (4) 3.2时钟脉冲发生和控制信号 (4) 3.3 设计十进制加法计数器 (6) 3.4 设计六进制加法计数器 (7) 3.5 清零电路设计 (8) 3.7 总体电路图： (10) 4 结束语与心得体会 (12)
实验九电子秒表 一、实验目的 1、学习数字电路中基本ＲS触发器、单稳态触发器、时钟发生器及计数、译码显示 等单元电路的综合应用。 ２、学习电子秒表的调试方法。 二、实验原理 图形１７－１为电子秒表的电原理图。按功能分成四个单元电路进行分析。 １、基本RＳ触发器 图形１7-1中单元I为用集成与非门构成的基本RＳ触发器。属低电平直接触发的触发器，有直接置位、复位的功能。 它的一路输出Ｑ作为单稳太触发器的输入,另一跟路输出Q作为与非门5的输入控制信 号。按动按钮开关K2(接地)，则门1输出＝１；门2输出Q=０,Ｋ2复位后Q、状态保持不变。再按动按钮开关K1；则Q由0变为１,门5开启,为计数器启动作为准备。 由1变０,启动单稳态触发器工作。 基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。 ２、单稳态触发器 图１7-1中单元II为用集成与非门构成的微分型单稳态触发器，图17－２为各点波形图。 单稳态触发器的输入触发脉冲信号V1由基本RＳ触发器端提供,输出负脉冲Ｖ0通过非门加到计数器的清除端R。 静态时，门4应处于截止状态，故电阻R必须小于门的关门电阻R OFＦ。定时元件RC取值不同，输出脉冲宽度也不同。当触发脉冲宽度小于输出脉冲宽度时,可以省去输入微分电路的RＰ和C P。 单稳态触发器在电子秒表中的职能是为计数器提供清零信号。 图1７-1 电子秒表原理图 3时钟发生器
图1７-１中单元IＩＩ为用５55定时器构成的多谐振荡器,是一种性能较好的时钟源。 调节电位器ＲW，使在输出端3获得频率为5０ＨZ的矩形波信号，当基本ＲS触发器Ｑ＝1时，门5开启,此时50HＺ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP２。 ３、计数及译码显示 二—五—十进制加法计数器74LS9０构成电子秒表的计数单元,如图１7—1中单元IV所示。其中计数器①接成五进制形式,对频率为50HＺ的时钟脉冲进行五分频,在输出端QD 取得周期为0.1S的矩形波脉冲,作为计数器②的时钟输入。计数器②及计数器③接成84２1码十进制形式,其输出端与实验装置上译码显示单元的相应输入端连接，可显示０.1~0.9秒；1~9．９秒计时。 注：集成异步计数器74ＬS9０ 7４LS９0是异步二—五—十进制加法计数器,它既可以作二进制加法计数器,又可以作五进制和十进制加法计数器。 图17—３为74LS９0引脚排列,表17—1为功能表。 通过不同的连接方式,7４LS9０可以实现四种不同的逻辑功能;而且还右借助R０（1）、R0(2)对计数器清零,借助S９(1）、S9(２)将计数器置9。其具体功详述如下: （1）计数脉冲从CP1输入,Q A作为输出端,为二进制计数器。 （2）计数脉冲从CＰ2输入,Q D Q L Q H作为输出端，为异步五进制加法计数器。 （3）若将CP2和ＱA相连，计数脉冲由CP1输入,Q D、Q C、Q B、Q A作为输出端,则构成异步84２1码十进制加法计数器。 （4）若将CＰ１与QＤ相连,计数脉冲由CP２输入,Q A、Q D、QＣ、QＢ作为输出端,则构成异步54２1码十进制加法计数器。 （5）清零、置9功能。 a)异步清零 当R０(1）、R0（2）均为“1”;Ｓ9(1)、Ｓ9（2)中有“0”时,实现异步清零功能，即Q D ＱC QＢＱA＝００00。 b)置9功能 当S９（１）、S9(2）均为“1”;R0（1）、R0（2）中有“0”时,实现置9功能，即Q D Q C ＱB QＡ =1０01． 表１7-１
安徽科技学院机电与车辆工程学院 《电子电路课程综合实训》 验收材料 题目: 电子秒表 姓名(学号) 胡斌1609110208 李绪1609110214 王增龙1609110227 段鑫鹏 专业: 电气工程及其自动化 班级: 112班 指导教师：叶爱芹 2013 年 12 月 29日
目录 第一章单片机课程设计任务书 (1) 一、目的意义 (1) 二、设计时间、地点和班级 (1) 三、设计内容 (1) 四、参考电路图形 (2) 五、单片机的相关知识 (3) 第二章硬件设计 (5) 一、单片机简介 (5) 二、电源电路 (5) 三、晶振振荡电路 (5) 四、复位电路 (5) 五、显示电路 (6) 六、键盘电路 (6) 七、硬件主电路图设计 (7) 八、元件清单 (7) 第三章软件设计 (8) 一、软件设计概述 (8) 二、主程序流程图 (8) 三、程序中各函数设计 (8) 四、C语言主程序设计 (10) 第四章课程设计体会 (13) ..
五、单片机相关知识 本课题在选取单片机时，充分借鉴了许多成形产品使用单片机的经验，并根据自己的实际情况，选择了AT89C51。 AT89C51单片机采用40引脚的双列直插封装方式。图1.2为引脚排列图，40条引脚说明如下： 主电源引脚Vss和Vcc ①Vss接地 ②Vcc正常操作时为+5伏电源 外接晶振引脚XTAL1和XTAL2 ①XTAL1内部振荡电路反相放大器的输入端，是外接晶体的一个引脚。当采用外部振荡器时，此引脚接地。 ②XTAL2内部振荡电路反相放大器的输出端。是外接晶体的另一端。当采用外部振荡器时，此引脚接外部振荡源。 图1.2 AT89C51单片机引脚图 控制或与其它电源复用引脚RST/VPD，ALE/PROG，PSEN和EA/Vpp ①RST/VPD 当振荡器运行时，在此引脚上出现两个机器周期的高电平（由低到高跳变），将使单片机复位在Vcc掉电期间，此引脚可接上备用电源，由VPD向内部提供备用电源，以保持内部RAM中的数据。 ②ALE/PROG正常操作时为ALE功能（允许地址锁存）提供把地址的低 字节锁存到外部锁存器，ALE 引脚以不变的频率（振荡器频率的1/6）周期性地发出正脉冲信号。因此，它可用作对外输出的时钟，或用于定时目的。但要注意，每当访问外部数据存储器时，将跳过一个ALE脉冲，ALE 端可以驱动（吸收或输出电流）八个LSTTL电路。对于EPROM型单片机，在EPROM编程期间， 此引脚接收编程脉冲（PROG功能）
淮阴工学院 《数字电子技术》课程实验期末考核 2014-2015学年第2学期实验名称：电子秒表电路的设计 班级： 学号： 姓名： 学院：电子与电气工程学院 专业：自动化 系别：自动化 指导教师：《数字电子技术》实验指导教师组成绩： 2015年07月
电子秒表电路的设计 一、实验目的 1 .学习数字电路中基本RS 触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。 2 .学习电子秒表的调试方法。 二、实验原理 图11 －1 为电子秒表的电原理图。按功能分成四个单元电路进行分析。
1.基本RS 触发器 图11 －1 中单元I 为用集成与非门构成的基本RS 触发器。属低电平直接触发的触发器，有直接置位、复位的功能。 它的一路输出作为单稳态触发器的输入，另一路输出Q 作为与非门5 的输入控制信号。 按动按钮开关K 2（接地），则门1 输出＝1 ；门2 输出Q ＝0 ，K 2 复位 后Q 、状态保持不变。再按动按钮开关K 1 , 则Q 由0 变为1 ，门5 开启, 为计数器启动作好准备。由1 变0 ，送出负脉冲，启动单稳态触发器工作。 基本RS 触发器在电子秒表中的职能是启动和停止秒表的工作。 2. 时钟发生器 图11 －1 中单元Ⅲ为用555 定时器构成的多谐振荡器，是一种性能较好的 时钟源。 调节电位器 R W ，使在输出端3 获得频率为50HZ 的矩形波信号，当基本RS 触发器Q ＝1 时，门5 开启，此时50HZ 脉冲信号通过门5 作为计数脉冲加于 计数器①的计数输入端CP 2 。
图11-2 单稳态触发器波形图图11－3 74LS90引脚排列 3.计数及译码显示 二—五—十进制加法计数器74LS90 构成电子秒表的计数单元，如图11 －1 中单元Ⅳ所示。其中计数器①接成五进制形式，对频率为50HZ 的时钟 取得周期为0.1S 的矩形脉冲，作为计数器②的脉冲进行五分频，在输出端Q D 时钟输入。计数器②及计数器③接成8421 码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.1 ～0.9 秒；1 ～9 秒计时。 注：集成异步计数器74LS90 74LS90 是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。
EDA实验报告 数字秒表的设计 指导老师：谭会生 班级：电技1503 学号： ：博 交通工程学院 2017.10.28
实验二数字秒表电路的设计 一、实验目的 1.学习Quartus Ⅱ软件的使用方法。 2.学习GW48系列或其他EDA实验开发系统的基本使用方法。 3.学习VHDL程序的基本结构和基本语句的使用。 二、实验容 设计并调试一个计时围为0.01s~1h的数字秒表，并用GW48系列或其他EDA实验开发系统进行硬件验证。 三、实验要求 1.画出系统的原理框图，说明系统中各主要组成部分的功能。 2.编写各个VHDL源程序。 3.根据系统的功能，选好测试用例，画出测试输入信号波形或编好测试程序。 4.根据选用的EDA实验开发装置偏好用于硬件验证的管脚锁定表格或文件。 5.记录系统仿真，逻辑综合及硬件验证结果。 6.记录实验过程中出现的问题及解决方法。 四、实验条件 1.开发软件：Quartus Ⅱ13.0. 2.实验设备：GW48系列EDA实验开发系统。 3.拟用芯片：EP3C55F484C7 五、实验设计 1.设计思路 要设计一个计时为0.01S~1h的数字秒表，首先要有一个比较精确的计时基准信号，这里是周期为1/100s的计时脉冲。其次，除了对每一个计数器需要设置清零信号输入外，还需为六个技术器设置时钟使能信号，即计时允许信号，以便作为秒表的计时起、停控制开关。因此数字秒表可由一个分频器、四个十进制计数器以及两个六进制记数器组成，如图1所示。
系统原理框图 2.VHDL程序 （1）3MHz→100Hz分频器的源程序CLKGEN.VHD LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY CLKGEN IS PORT(CLK: IN STD_LOGIC; --3MHZ信号输入 NEWCLK: OUT STD_LOGIC); --100HZ计时时钟信号输出 END ENTITY CLKGEN; ARCHITECTURE ART OF CLKGEN IS SIGNAL CNTER: INTEGER RANGE 0 TO 10#239999#; --十进制计数预置数 BEGIN PROCESS(CLK) IS BEGIN IF CLK' EVENT AND CLK='1'THEN IF CNTER=10#239999#THEN CNTER<=0; --3MHZ信号变为100MHZ，计数常熟为30000 ELSE CNTER<=CNTER+1; END IF; END IF; END PROCESS; PROCESS(CNTER) IS --计数溢出信号控制 BEGIN IF CNTER=10#239999#THEN NEWCLK<='1'; ELSE NEWCLK<='0';
电子科技大学通信学院 最佳接收机（匹配滤波器） 实验报告 班级 学生 学号 教师任通菊
最佳接收机（匹配滤波器）实验 一、实验目的 1、运用MATLAB软件工具，仿真随机数字信号在经过高斯白噪声污染后最佳的恢复的方法。 2、熟悉匹配滤波器的工作原理。 3、研究相关解调的原理与过程。 4、理解高斯白噪声对系统的影响。 5、了解如何衡量接收机的性能及匹配滤波器参数设置方法。 二、实验原理 对于二进制数字信号，根据它们的时域表达式及波形可以直接得到相应的解调方法。在加性白高斯噪声的干扰下，这些解调方法是否是最佳的，这是我们要讨论的问题。 数字传输系统的传输对象是二进制信息。分析数字信号的接收过程可知，在接收端对波形的检测并不重要，重要的是在背景噪声下正确的判断所携带的信息是哪一种。因此，最有利于作出正确判断的接收一定是最佳接收。 从最佳接收的意义上来说，一个数字通信系统的接收设备可以看作一个判决装置，该装置由一个线性滤波器和一个判决电路构成，如图1所示。线性滤波器对接收信号进行相应的处理，输出某个物理量提供给判决电路，以便判决电路对接收信号中所包含的发送信息作出尽可能正确的判决，或者说作出错误尽可能小的判决。 图1 简化的接收设备 假设有这样一种滤波器，当不为零的信号通过它时，滤波器的输出能在某瞬间形成信号的峰值，而同时噪声受到抑制，也就是能在某瞬间得到最大的峰值信号功率与平均噪声功率之比。在相应的时刻去判决这种滤波器的输出，一定能得到最小的差错率。 匹配滤波器是一种在最大化信号的同时使噪声的影响最小的线性滤波器设计技术。注意：该滤波器并不保持输入信号波形，其目的在于使输入信号波形失 t输出信号值相对于均方根（输出）噪声值达到真并滤除噪声，使得在采样时刻 最大。
电工电子综合试验——数字计时器实验报告 学号： 姓名： 学院： 专业：通信工程
目录 一，实验目的及要求 二，设计容简介 四，电路工作原理简述 三，设计电路总体原理框图五，各单元电路原理及逻辑设计 1. 脉冲发生电路 2. 计时电路和显示电路 3. 报时电路 4. 较分电路 六引脚图及真值表
七收获体会及建议 八设计参考资料 一，实验目的及要求 1，掌握常见集成电路实现单元电路的设计过程。 2，了解各单元再次组合新单元的方法。 3，应用所学知识设计可以实现00’00”—59’59”的可整点报时的数字计时器 二，设计容简介： 1，设计实现信号源的单元电路。（ KHz F Hz F Hz F Hz F1 4 , 500 3 , 2 2 , 1 1≈ ≈ ≈ ≈ ） 2，设计实现00’00”—59’59”计时器单元电路。 3，设计实现快速校分单元电路。含防抖动电路（开关k1,频率F2,校分时秒计时器停止）。4，加入任意时刻复位单元电路（开关K2）。 5，设计实现整点报时单元电路（产生59’53”,59’55”,59’57”,三低音频率F3,59’59”一高音频率F4）。 三，设计电路总体原理框图 设计框图： 四，电路工作原理简述 电路由振荡器电路、分频器、计数器、译码器、显示器、校时电路和报时电路组成。振荡器产生的脉冲信号经过十二级分频器作为秒脉冲，秒脉冲送入计数器，计数器通过“时”、“分”、“秒”译码器显示时间，将分秒计时器分开，加入快速校分电路与防抖动电路，并控制秒计
时器停止工作。较分电路实现对“分”上数值的控制，而不受秒十位是否进位的影响，在60进制控制上加入任意时刻复位电路。报时电路通过1kHz或2kHz的信号和要报时的时间信号进行“与”的运算来实现的顶点报时的，通过两个不同频率的脉冲信号使得在不同的时间发出不同的声响。 五，各单元电路原理及逻辑设计 （1）脉冲发生电路 脉冲信号发生电路是危机时期提供技术脉冲，此次实验要求产生1HZ的脉冲信号。用NE555集成电路和CD4040构成。555定时器用来构成多谐振荡器，CD4040产生几种频率为后面电路使用。 实验电路如下（自激多谐振荡电路,周期矩形波发生电路） 震荡周期T=0.695(R1+2*R2)C，其中R1=1KΩ，R2=3KΩ，C=0.047uf，计算T=228.67*10-6 s ，f=4373.4Hz产生的脉冲频率为4KHz,脉冲信号发生电路 和CD4040连接成如图所示的电路，则从Q12输出端可以得到212分频信号F1,即1Hz的信号，Q11可以得到F2即2Hz的信号提供给D触发器CP和校分信号，Q3输出分频信号500Hz，Q2输出1KHz提供给报时电路 二，秒计时电路 应用CD4518及74LS00可以设计该电路，CD4518是异步清零，所以在进行分和秒十位计数的时候，需要进行清零，而在个位计数的时候不需要清零。所以Cr2=2QcQb,Cr4=4Qc4QB。当秒个位为1001时，秒十位要实现进位，此时需要EN2=1Qd，同理分的个位时钟EN3=2Qc，分十位时钟端EN4=3Qd。因此，六十进制计数器逻辑电路如下图所示
电子科技大学 实验报告 ( 2018 - 2019 - 2 ) 学生姓名：学生学号：指导老师： 实验学时：1.5h 实验地点：基础实验大楼425 实验时间：2019.4.9 14：30—16：00 报告目录 一、实验课程名称：电路实验I 1.实验名称：BJT放大器设计与测试 二、实验目的： 1. 了解BJT管的基本放大特性。 2. 掌握BJT共射放大电路的分析与设计方法。 3. 掌握放大电路静态工作点的测试方法。 4. 掌握放大电路放大倍数（增益）的测试方法。 5. 掌握放大电路输入、输出电阻的测试方法。 6. 掌握放大电路幅频特性曲线的测试方法。 三、实验器材（设备、元器件）： GDS1152A型数字示波器一台。 EE1641B1型函数发生器一台。
通用面包板一个。 1kΩ电阻；10mH电感；0.047μF电容若干。 四、实验原理：
3、测试方法 （1）静态工作点调整与测试 对直流电压的测量一般用数字万用表。测量静态工作点时测出晶体管各管脚对地的电压。 （2）放大倍数的测试 用晶体管毫伏表或者示波器直接测量输出、输入电压，由 Av=vo/vi 即可得到。（3）放大器输入电阻的测试
在放大器输入端口串入一个取样电阻R，用两次电压法测量放大器的输入电阻Ri。 （4）放大器输出电阻的测试 在放大器输出端口选择一个合适的负载电阻RL，用两次电压法分别测量空载与接上负载时的输出电压，计算输出电阻Ro。 （5）放大器频率特性的测试 用点频法测试法测量放大器的频率特性，并求出带宽。 五、实验内容： （1）静态工作点的测试 （2）电压增益测试 （3）输入电阻测试 （4）输出电阻测试 （5）幅频特性测试 六、实验数据及结果分析： 1、静态工作点调整与测试 令VCC=+12V，用万用表测量VE、VB、VC，计算VBE、IEQ、VCE，数据记入表格中。 2、放大倍数的测试 用函数发生器输出一个正弦波信号作为放大器的输入信号，设置信号频率 f =1kHz，(有效值)Ui=5mV，测量U0 ，计算放大器的电压放大倍数（增益）Av。数据填入表中，定量描绘输出波形图。
* * 交通大学 信息科学与工程学院 综合性实验报告 姓名：*** 学号631206050*** 班级：2012 级软件2班 实验项目名称：电子秒表 实验项目性质：设计性实验 实验所属课程：数字电路技术基础 实验室（中心）：电子电工实验室 指导教帅： *** _________________________ 实验完成时间：2013 年J2 月20 日
一、实验目的 1. 熟悉计数器的工作原理及特点； 2. 了解和掌握四位同步可预置二进制计数器 74LS161的使用方法; 3. 学习设计N进制加法计数器的方法； 4. 了解电子秒表的设计原理； 5. 掌握电子秒表的设计方法； 二、实验内容及要求 1. 自己设计的同学可以在实验中验证； 2. 按老师要求做的最好回去用EW殷计60分钟的电子秒表； 3. 完成实验报告，附上电路图及仿真结果； 4. 总结数字电路设计的一般方法，掌握常见的数字电路设计的软件。 三、实验原理 本实验采用4枚74LS161计数器及少量的门电路组成。当原有计数器从全0状态开始计数并接收了n个脉冲后，电路进入SN状态；如果将SN状态译码产生一个置零信号加入到计数器的置零输入端，则计数器立刻返回S0状态，因此可以得到相应进制 的计数器。由丁电路一旦进入SN状态后立刻乂被置成S0状态，所以SN状态只在极短的时间
出现，在稳定的状态循环中不包括SN状态。 本实验采用的4枚74LS161计数器中其中两枚采用十进制计数，另外两枚采用六进制计数用丁实现60分钟秒表的设计。 五、实验过程及原始记录（含电路图） 本实验采用4枚74LS161计数器进行实验设计，用丁构成秒表；设计过程中其中两枚需设计成十进制计数器；另外两枚需设计成6进制计数器。 六进制计数器：当Q3Q2Q1Q0=0110时，置零输入端输入置零信号使计数器活零；当Q3Q2Q1Q0=0101时，产生一个进位信号输入下一级计数器的EP、ET工作状态控制端。 十进制计数器：当Q3Q2Q1Q0=1010时，置零输入端输入置零信号使计数器活零；当Q3Q2Q1Q0=1001时，产生一个进位信号输入下一级计数器的EP、ET工作状态控制端。 其电路图实现如下：
哈尔滨理工大学数字集成电路设计实验报告 学院：应用科学学院 专业班级：电科12 - 1班 学号：32 姓名：周龙 指导教师：刘倩 2015年5月20日
实验一、反相器版图设计 1.实验目的 1）、熟悉mos晶体管版图结构及绘制步骤； 2）、熟悉反相器版图结构及版图仿真； 2. 实验内容 1）绘制PMOS布局图； 2）绘制NMOS布局图； 3）绘制反相器布局图并仿真； 3. 实验步骤 1、绘制PMOS布局图： (1) 绘制N Well图层；(2) 绘制Active图层； (3) 绘制P Select图层； (4) 绘制Poly图层； (5) 绘制Active Contact图层；(6) 绘制Metal1图层； (7) 设计规则检查；(8) 检查错误； (9) 修改错误； (10)截面观察； 2、绘制NMOS布局图： (1) 新增NMOS组件；(2) 编辑NMOS组件；(3) 设计导览； 3、绘制反相器布局图： (1) 取代设定；(2) 编辑组件；(3) 坐标设定；(4) 复制组件；(5) 引用nmos组件；(6) 引用pmos组件；(7) 设计规则检查；(8) 新增PMOS基板节点组件；(9) 编辑PMOS基板节点组件；(10) 新增NMOS基板接触点； (11) 编辑NMOS基板节点组件；(12) 引用Basecontactp组件；(13) 引用Basecontactn 组件；(14) 连接闸极Poly；(15) 连接汲极；(16) 绘制电源线；(17) 标出Vdd 与GND节点；(18) 连接电源与接触点；(19) 加入输入端口；(20) 加入输出端口；(21) 更改组件名称；(22) 将布局图转化成T-Spice文件；(23) T-Spice 模拟； 4. 实验结果 nmos版图
电子技术课程设计报告 设计题目：电子秒表 院（部）：物理与电子信息学院 专业班级：电子信息工程 学生姓名: 学号: 指导教师: 摘要 秒表应用于我们生活、工作、运动等需要精确计时的方面。它由刚开始的机械式秒表发展到今天所常用的数字式秒表。秒表的计时精
度越来越高，功能越来越多，构造也日益复杂。 本次数字电路课程设计的数字式秒表的要求为：显示分辨率为 1s/100，外接系统时钟频率为100KHz；计时最长时间为60min，五位显示器，显示时间最长为59m59.99s；系统设置启／停键和复位键。复位键用来消零，做好计时准备、启／停键是控制秒表起停的功能键。 针对上述设计要求，先前往校图书馆借阅了大量的数字电路设计方面的书籍，以及一本电子元件方面的工具书，以待查阅各种设计中所需要的元件。其次安装并学习了数字电路设计中所常用的Multisim 仿真软件，在课程设计过程的电路图设计与电路的仿真方面帮助我们发现了设计电路方面的不足与错误之处。 关键字：555定时器十进制计数器六进制计数器多谐振荡器
目录 1.选题与需求分析 (1) 1.1设计任务 (1) 1.2 设计任务 (1) 1.3设计构思 (1) 1.4设计软件 (2) 2.电子秒表电路分析 (3) 2.1总体分析 (3) 2.2电路工作总体框图 (3) 3.各部分电路设计 (4) 3.1启动与停止电路 (4) 3.2时钟脉冲发生和控制信号 (4) 3.3 设计十进制加法计数器 (6) 3.4 设计六进制加法计数器 (7) 3.5 清零电路设计 (8) 3.7 总体电路图： (10) 4 结束语与心得体会 (12)
电子秒表显示器实验报告 洛阳理工学院实验报告系别计算机系班级 B140502 学号 B14050226 姓名韩亚辉课程名称单片机原理及应用实验日期 2016-5-6 实验名称电子秒表显示器成绩实验目的:掌握中断和定时/计数器的工作原理，熟悉C51编程与调试方法实验条件:计算机一台、ISIS、Proteus软件 实验内容: (1)提前阅读与实验5相关的阅读材料; (2)参照实验原理图，在ISIS中完成电路原理图的绘制; (3)参照软件流程图，在uVision3中编写和编译C51程序，生成可执行文件; (4)在uVision3中启动ISIS的仿真运行，并进行联机调试实验步骤: (1)理解定时器的工作原理，完成定时中断程序的编写与调试; (2)练习uVision3与ISIS的联机仿真方法 一、实验原件清单 元件类别电路符号元件名称 Microprocessor ICs U1 80C51 Miscellaneous X1/12MHz CRYSTAL Capacitors C1~C2/1nF CAP Capacitors C3/22uF CAP-ELEC Resistors Packs R2~R8/1k RES Resistors R1/100Ω RES Optoelectronics LED1~LED2 7SEG-COM-CAT-GRN 二、根据原理图画出的实验图
实验电路在软件配合下，要求实现如下功能:数码管的初始显示值为“00”;当1s产生时，秒计数器加1;秒计数到60时清0，并从“00”重新开始，如此周而复始进行。 三、实验程序如下: #include
这里可以加学校LOGAL 单片机课程设计报告 院系：12级物信系 班别：光信息科学与技术7班 课程名称：秒表设计 姓名：龚俊才欧一景 学号：1210407033 1210407041 指导老师：张涛 2011.12.23
目录 1课程设计的目的和任务 1.1 单片机秒表课程设计的概述 1.2课程设计思路及描述 1.3 课程设计任务和要求 2硬件与软件的设计流程 2.1系统硬件方案设计 2.2软件方案设计 3 程序编写流程及课程设计效果3.1源程序及注释 3.2原理图分析 3.3课程设计效果 4 心得体会 5 相关查阅资料
1. 课程设计的目的和任务 1.1单片机秒表课程设计的概述 一、课程设计题目 秒表系统设计——用STC89C52RC设计一个4位LED数码显示“秒表”，显示时间为 00.00~99.99秒，每10毫秒自动加一，每1000毫秒自动加一秒。 二、增加功能 增加一个“复位”按键（即清零），一个“暂停”和“开始”按键。 三、课程设计的难点 单片机电子秒表需要解决三个主要问题，一是有关单片机定时器的使用；二是如何实现LED 的动态扫描显示；三是如何对键盘输入进行编程。 四、课程设计内容提要 本课程利用单片机的定时器/计数器定时和记数的原理，结合集成电路芯片8051、LED数码管以及课程箱上的按键来设计计时器。将软、硬件有机地结合起来，使得系统能够正确地进行计时，数码管能够正确地显示时间。其中本课程设计有两个开关按键：其中key1按键按下去时开始计时，即秒表开始键(同时也用作暂停键)，key2按键按下去时数码管清零，复位为“00.00”. 五、课程设计的意义 1)通过本次课程设计加深对单片机课程的全面认识复习和掌握，对单片机课程的应用进一步 的了解。 2)掌握定时器、外部中断的设置和编程原理。 3)通过此次课程设计能够将单片机软硬件结合起来，对程序进行编辑，校验。 4)该课程通过单片机的定时器/计数器定时和计数原理，设计简单的计时器系统，拥有正确的 计时、暂停、清零，并同时可以用数码管显示，在现实生活中应用广泛，具有现实意义 六、课程设计仪器 a) 集成电路芯片8051，七段数码管，89C51单片机开发板 b) MCS-51系列单片机微机仿真课程系统中的软件（Keil uvision2）。