(此文档为word格式，下载后您可任意编辑修改！)
一．目的与任务 (3)
二．设计题目及要求 (3)
2.1器件名称 (3)
2.2 要求的电路性能指标 (3)
2.3 设计内容 (3)
三、74HC139芯片介绍 (4)
四、电路设计 (5)
4.1 工艺与设计规则和模型的选取 (5)
4.2输出级电路设计 (6)
4.2.1 输出级N管（WL）N的计算 (6)
4.2.2输出级P管（WL）P的计算 (7)
4.3内部基本反相器中的各MOS尺寸的计算 (9)
4.4内部逻辑门MOS尺寸的计算 (11)
4.5输入级设计 (11)
4.6缓冲级的设计 (12)
4.6.1输入缓冲级 (12)
4.6.2输出缓冲级 (13)
4.7输入保护电路设计 (14)
4.8 各级N管和P管的尺寸汇总 (14)
五、功耗与延迟估算 (15)
5.1模型简化 (15)
5.2功耗估算 (16)
5.3延迟估算 (17)
六、电路模拟 (18)
6.1直流分析 (19)
6.2 瞬态分析 (20)
6.3 功耗分析 (20)
七、版图设计 (21)
7.1 各模块版图设计 (21)
7.1.1输入级版图 (21)
7.1.2 输入缓冲级版图 (22)
7.1.3 三输入与非门版图 (23)
7.1.4 输出级版图 (24)
7.1.5调用含有保护电路的pad元件 (25)
7.2 总版图 (26)
7.3 电路网表匹配（LVS）检查 (29)
7.4版图数据提交 (34)
八、心得体会 (36)
九、参考文献 (37)
一．目的与任务
本课程设计是《集成电路分析与设计基础》的实践课程，其主要目的是使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础上，训练综合运用已掌握的知识，利用相关软件，初步熟悉和掌握集成电路芯片的系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法
二．设计题目及要求
2.1器件名称
含2个2—4译码器的74HC139芯片
（根据要求使用工艺及规则：MOSISI：mhp_ns8，自选用ml2_125.md 模型）
2.2 要求的电路性能指标
（1）可驱动10个LSTTL电路（相当于15PF电容负载）；
（2）输出高电平时，；
（3）输出低电平时，；
（4）输出级充放电时间，；
（5）工作电源是5V，常温工作，工作频率，总功耗。
2.3 设计内容
1.功能分析及逻辑设计；
2.电路设计及器件参数计算；
3.估算功耗与延时；
4.电路模拟与仿真；
5.版图设计；
6.版图检查：DRC与LVS；
7.后仿真(选做)； 8.版图数据提交。 三、74HC139芯片介绍
74HC139是包含两个2线— 4线译码器的高速CMOS 数字电路集成芯片，能与TTL 集成电路芯片兼容，它的管脚图如图1所示，其逻辑真值表如表1所示。
图1 74HC139的管脚图 表1 74HC139真值表
74HC139的逻辑表达式：
01010A A C A A C Y s s ??=++=，
01011A A C A A C Y s s ??=++=
01012A A C A A C Y s s ??=++=，
01013A A C A A C Y s s ??=++=
74HC139的逻辑图如图2所示：
图2 74HC139的逻辑图
四、电路设计
4.1 工艺与设计规则和模型的选取
1.工艺与设计规则：MOSIS: mhp_ns8
2.模型：m12_125.md
******************************************************** .model nmos nmos
+ Level=2 Ld=0.0u Tox=225.00E-10 + Nsub=1.066E+16 Vto=0.622490 Kp=6.326640E-05 + Gamma=.639243 Phi=0.31 Uo=1215.74
+ Uexp=4.612355E-2 Ucrit=174667 Delta=0.0
+ Vmax=177269 Xj=.9u Lambda=0.0
+ Nfs=4.55168E+12 Neff=4.68830 Nss=3.00E+10
+ Tpg=1.000 Rsh=60 Cgso=2.89E-10 + Cgdo=2.89E-10 Cj=3.27E-04 Mj=1.067
+ Cjsw=1.74E-10 Mjsw=0.195
.model pmos pmos
+ Level=2 Ld=.03000u Tox=225.000E-10
+ Nsub=6.575441E+16 Vto=-0.63025 Kp=2.635440E-05
+ Gamma=0.618101 Phi=.541111 Uo=361.941
+ Uexp=8.886957E-02 Ucrit=637449 Delta=0.0
+ Vmax=63253.3 Xj=0.112799u Lambda=0.0
+ Nfs=1.668437E+11 Neff=0.64354 Nss=3.00E+10
+ Tpg=-1.00 Rsh=150 Cgso=3.35E-10
+ Cgdo=3.35E-10 Cj=4.75E-04 Mj=.341
+ Cjsw=2.23E-10 Mjsw=0.307
4.2输出级电路设计
据要求，输出级等效电路如图3所示。输入Vi为前一级的输出，可认为是理想的输出，即V iL＝Vss=0V，V iH=V DD=5V。
图3 输出级等效电路
4.2.1 输出级N管（WL）N的计算
当输入为高电平时，输出为低电平，N管导通，后级TTL有较大的灌电流输入，要求|I OL|≤4mA，V OL，max=0.4V，依据NMOS管的理想电流方程分段表达式：
()()?????
??????--???? ???-??????--????
???≤-=饱和
＜＜线性＜＜截止ds
t gs tn gs N
ox N ox t gs ds ds
ds tn gs N ox N ox t gs dsn
V V V V V L W t V V V V V V L W t V V I 02102V 00
2
2
μεμε 根据设计要求和部分从模型读出的参数可知：
Vg=5V ， Vs=0V ， Vd= V OL ，max =0.4V ，Vto=0.622490 Vgs=5V ， Vds=0.4V ， =5V-0.622490V=4.377510V
所以NMOS 工作在线性区
Tox=225.00E-10m S
V P m ??=2
-4101215.74μ
|I OL |=I ds =
()?????
?--????
???2V 2
ds
ds tn gs N ox
N ox V V V L W t με
=()??
?
???-?-????
???????--24.04.0622490.051000.225121574.01085.89.3210
12N L W
=
取相邻整数
4.2.2输出级 P 管（WL ）P 的计算
当输入为低电平时，输出为高电平，P 管导通。同时要求N 管和P 管的充放电时间t r =t f ，分别求出这两个条件下的（WL ）P ，min 极限值，然后取大者。
○
1以|I OH |≤20μA ，V OH ，min
=4.4V 为条件计算（WL ）P ，min 极限值：
用PMOS 管的理想电流方程分段表达式：
PMOS 低电平导通，Vs=5V Vg=0V Vd=4.4V
Tox=225.000E-10m Vto=-0.63025V Uo=361.941
Vgs= -5V Vds= -0.6V < PMOS 工作在线性区 Ids=
()??
?
??
?
-----???? ???2)()(V 2DD ds DD ds tp DD gs P ox
P ox V V V V V V L W t με
()[]()()L W P 2
104122026.06.063025.0510000.22510941.3611085.89.3---?
=?
??
???---?---???? ???????
取相近整数
○2又N 管和P 管的充放电时间t r 和t f 表达式分别为：
()
(
)
()
??
????? ??--+???
?--??? ????=?dd tp
dd tp
dd tp dd dd tp p p ox ox L r V V V V V V V V V W L t C t 2019ln 11.022με
以t r =t f 为条件计算（WL ）P ，min 极限值。
()()()(
)
()
???
? ??--+???
?--????
??????? ??--+????--???? ???=
∴
dd tp
dd tp dd tp
dd dd tp N n dd tn dd tn dd tn dd dd tn P p r
f V V V V V V V V V L W u V V V V V V V V V L W u t t 2019ln 11.022019ln 11.022
2=1
即
16549
.0141074.12156533
.010941.36144=???????
????--P
L W 取整数值=48
比较①和②中（WL ）P ，min 值，取大值者=48作为输出级的（WL ）
P 值。
4.3内部基本反相器中的各MOS尺寸的计算
内部基本反相器如图4所示，它的N管和P管尺寸依据充放电时间t r和t f方程来求。关键点是先求出式中C L（即负载）。
图4 内部反相器
它的负载由以下三部分电容组成：①本级漏极的PN结电容C PN；②下级的栅电容C g；③连线杂散电容C S。
○1本级漏极PN结电容C PN计算
C PN＝C j×（Wb）+C jsw×(2W+2b)
其中C j是每um2的结电容，C jsw是每um的周界电容，b为有源区宽度，可从设计规则获取。如若最小孔为2λ×2λ，孔与多晶硅栅的最小间距为2λ，孔与有源区边界的最小间距为2，则取b＝6λ,L=2λ,C j和C jsw 可用相关公式计算，或从模型库选取，或用经验数据。
在此次设计中。并且在图4中的ml2_125.md模型库中找到：
，，
，。
=0.4um
总的漏极PN结电容应是N管和P管的总和，即：
C PN＝(C j,N×W N＋C j,P×W P）b＋C jsw,N×(2W N＋2b)＋C jsw,P×(2W P＋
2b)
=(3.27E-4×W N ＋4.75E-4×W P ）b ＋1.74E-10×(2W N ＋12)＋2.23E-10×(2W P ＋12)
=1.13E-9×W N ＋1.586E-9×W P +1.9056E-15 ② 栅电容Cg 计算
Cg ＝Cg.N ＋Cg.P ＝＋＝（W N ＋W P ）L
此处W N 和W P 为与本级漏极相连的下一级N 管 和P 管的栅极尺寸，近似取输出级的W N 和W P 值。
Cg=（W N ＋W P ）L=1.534（28λ＋96λ）2λ
=6.086F
此处W N 和W P 为与本级漏极相连的下一级N 管 和P 管的栅极尺寸，近似取输出级的W N 和W P 值。 ③ 连线杂散电容C S
C S ＝
一般CPN ＋Cg ≈10CS ，可忽略CS 作用。
因此，内部基本反相器的总负载电容C L 为上述各电容计算值之和。1.13E-9×W N ＋1.586E-9×W P +6.086
把C L 代入tr 和tf 的方程式，并根据tr=tf ≤25ns 的条件， 设tr=tf=0.3ns 代入
()()
()]???? ??--+????--??? ????=
dd tn dd tn dd tn dd dd tn n n ox ox L f V V V V V V V V V W L t C t 2019ln 1
1.022με 得到
4
3.1221410
534.11074.12156533
.0104.010086.69586.1913.1----???????+-+-P N W E W E =8
根据之前的计算可知
所以W P=3.29W N
代入上式，求解，得到W N=3.8 W P=13
因此
4.4内部逻辑门MOS尺寸的计算
内部逻辑门的电路如图5所示。根据截止延迟时间t pLH和导通延迟时间t pHL 的要求，在最坏情况下，必须保证等效N管、P管的等效电阻与内部基本反相器的相同，这样三输入与非门就相当于内部基本反相器了。因此，N管的尺寸放大3倍，而P管尺寸不变，即：
图5 内部逻辑门的电路
4.5输入级设计
由于本电路是与TTL兼容，TTL的输入电平V iH可能为2.4V，如果按正常内部反相器进行设计，则N1、P1构成的CMOS将有较大直流功耗。故采用如图6所示的电路，通过正反馈的P2作为上提拉管，使V iH较快上升，减小功耗，加快翻转速度。
图6 输入级电路
（1）输入级提拉管P2的（WL）P2计算
为了节省面积，同时又能使V iH较快上升，取（WL）P2＝1。为了方便
画版图，此处的W 允许取6λ。所以（WL ）P2 = （2）输入级P 1管（WL ）P1的计算
此P 1管应取内部基本反相器的尺寸 即
（3）输入级N 1管（WL ）N1的计算
由于要与TTL 电路兼容，而TTL 的输出电平在0.4～2.4V 之间，因此要选 取反相器的状态转变电平：
又知： 式中 ，
=?????
????=?
??
????
??
???=∴--710491.3611074.12154
4N P
p N n p n L W L W L W μμββ0.48 p
n p
n ββββ/1/622490.063025.054.1++-＝
解得=3.82 所以=30.393
4.6 缓冲级的设计 4.6.1输入缓冲级
由74HC139的逻辑图可知，在输入级中有三个信号：C s 、A 1、A 0。其中C s 经一级输入反相器后，形成，用去驱动4个三输入与非门，故需要缓冲级，使其驱动能力增加。同时为了用驱动，必须加入缓冲门。由于A 1、A 0以及各驱动内部与非门2个，所以可以不用缓冲级。
图7 Cs 的缓冲级
C s 的缓冲级设计过程如下：
C s 的缓冲级与输入级和内部门的关系如图7所示。图中M 1为输入级，
M 2为内部门，M 3为缓冲级驱动门。M 1的P 管和N 管的尺寸即为上述所述的输入级CMOS 反相器P 1管和 N 1管尺寸，M 2的P 管和N 管的尺寸即为内部基本反相器P 1管和 N 1管尺寸，M 3的P 管和N 管的尺寸由级间比值（相邻级中MOS 管宽度增加的倍数）来确定。N 为扇出系数，它的定义是：
积
前级等效反相器栅的面下级栅的面积
＝
N
在本例中，前级等效反相器栅的面积为M 2的P 管和N 管的栅面积总和，下级栅的面积为4个三输入与非门中与C s 相连的所有P 管和N 管的栅面积总和。 N=
()()=++?=++?λ
λλλ
λλ2)144(2)1412(434L W W L W W P N P N 5.8
从中得出M 3管尺寸为：
17745.25245.2P 3P 3≈?=?
??
????? ??≈?=?
??
????? ??，内部反相器，内部反相器＝＝L W N L W L W N L W N N
4.6.2输出缓冲级
由于输出级部分要驱动TTL 电路，其尺寸较大，因而必须在与非门输出与输出级之间加入一级缓冲门M 1，如图8所示。将与非门M 0等效为一个反相器，类似上述C s 的缓冲级设计，计算出M 1的P 管和N 管的尺寸。
图8 输出缓冲级
所以，积
前级等效反相器栅的面下级栅的面积
＝
N =
从中得出M 1管尺寸为：
16288.157184.25368.42184..2P 1P 1≈=?=???
????? ??≈=?=?
??
????? ??，内部反相器，内部反相器＝＝L W N L W L W N L W N N
4.7 输入保护电路设计
因为MOS 器件的栅极有极高的绝缘电阻，当栅极处于浮置状态时，由于某种原因（如触摸），感应的电荷无法很快地泄放掉。而MOS 器件的栅氧化层极薄，这些感应的电荷使得MOS 器件的栅与衬底之间产生非常高的电场。该电场强度如果超过栅氧化层的击穿极限，则将发生栅击穿，使MOS 器件失效，因此要设置保护电路。
输入保护电路有单二极管、电阻结构和双二极管、电阻结构。图9所示的为双二极管、电阻结构输入保护电路。保护电路中的电阻可以是扩散电阻、多晶硅电阻或其他合金薄膜电阻，其典型值为300～500Ω。二极管的有效面积可取500μm 2，或用Shockley 方程计算。
输入保护电路的版图可按相关的版图设计要求自己设计，也可调用单元库中的pad 单元版图。
由于本次版图设计中调用单元库中的pad 标准单元版图，因其包含保持电路，就不必另外的保护电路设计。
图9 输入保护电路
至此，完成了全部器件的参数计算。 4.8 各级N 管和P 管的尺寸汇总 输出级 N 管 输出级 P 管=48 内部基本反相器 内部基本反相器 内部逻辑门MOS
输入级提拉管P 2（WL ）P2 ==1 输入级P 1管 输入级N 1管=31 输入缓冲级
17745.25245.2P 3P 3≈?=?
??
????? ??≈?=?
??
????? ??，内部反相器，内部反相器＝＝L W N L W L W N L W N N
输出缓冲级
16288.157184.25368.42184..2P 1P 1≈=?=?
??
????? ??≈=?=?
??
????? ??，内部反相器，内部反相器＝＝L W N L W L W N L W N N
五、功耗与延迟估算
在估算延时、功耗时，从输入到输出选出一条级数最多的去路进行估算。在74HC139电路从输入到输出的所有各支路中，只有C s 端加入了缓冲级，其级数最多，延时与功耗最大，因此在估算74HC139芯片的延时、功耗时，就以C s 支路电路图(如图10所示)来简化估算。
图10 估算延时、功耗C s 支路电路
5.1 模型简化
由于在实际工作中，四个三输入与非门中只有一个可被选通并工作，而另三个不工作，所以估算功耗时只估算上图所示的支路即可。
在C s 端经三级反相器后，与四个三输入与非门相连，但图10所示的支路与另外不工作的三个三输入与非门断开了，所以用负载电容C L1来等效与另外三个不工作的三输入与非门电路，而将工作的一个三输入与非门的两个输入接高电平，只将C s 端信号加在反相器上。在X 点之前的电路，由
于A 0，A 1，C s 均为输入级，虽然A 0、A 1比C s 少一个反相器，作为工程估算，可以认为三个输入级是相同的，于是，估算功耗时对X 点这前的部分只要计算C s 这一个支路，最后将结果乘以3倍就可以了。在X 点之后的电路功耗，则只计算一个支路。 5.2 功耗估算
CMOS 电路的功耗中一般包括静态功耗、瞬态功耗、交变功耗。由于CMOS 电路忽略漏电，静态功耗近似为0，工作频率不高时，也可忽略交变功耗，则估算时只计算瞬态功耗P T 即可。按下列公式计算瞬态功耗。
P T =C L 总V dd 2f max
其
中
：
(
)L X s X g X PN L X s X g X PN L C C C C C C C C
C +++++++?∑∑∑∑∑∑后后后前前前
总＝,,,1,,,3
1.13E-9+1.586E-9+
1.9056E-15+
2.23E-1012
=8.36E-14 + 1.07E-13 +5.8268E-15 +2.676E-15
=7.964E-13
=1.13E-9×(12)＋1.586E-9×(14)+1.9056E-15 =5.65E-14+2.252E-13+7.62E-15
=2.893E-13
=1.534E-3)3410141214626(2λλλλλλλλ++++++??
=4.66E-13
23.)963214281012(210534.1λ+++++???=-∑后
X g C
=5.89E-13
()23121412310534.1λ?+???=-L C =2.393E-13
=7.964E-13+4.66E-13+2.393E-13 )+2.893E-13+5.89E-13+1.5E-11 =2.038F
所以62111030510038.2????=-T P =15.287
对于74HC139器件，整个芯片功耗为2P T =30.575（满足设计要求） 5.3 延迟估算
算出每一级等效反相器延迟时间，总的延迟时间为各级（共6级）延迟时间的总和。各级等效反相器延迟时间可用下式估算：
)2
2(21)(21f
r pHL pLH pd t t t t t +≈+=
图011 延迟时间，上升与下降时间
()()
()??
?
???? ??--+????--??? ????=dd tn dd tn dd tn dd dd tn n n ox ox L f V V V V V V V V V W L t C t 2019ln 1
1.022με n
L W L E E C ???
???-?-?=
3534.1474.12156533.0
(
)
(
)
()
??
????? ??--+???
?--??? ????=?dd tp
dd tp dd tp dd dd tp p p ox ox L r V V V V V V V V V W L t C t 2019ln 11.022με =
p
L W L E E C ???
???-?-?3534.14491.3616549.0
延迟估算如表所示：
表4 延迟估算计算值汇总
由表4可得：，满足设计要求。 六、电路模拟
电路模拟中为了减小工作量，使用上述功耗与延迟估算部分用过的C s 支路电路图。为了计算出功耗，在两个电源支路分别加入一个零值电压源
V
I1和V
I2
，电压值为零（如图12所示），在模拟时进行直流扫描分析，然后
就可得出功耗。
图12 电路模拟用C
s
支路电路
把此电路图转化为SPICE文件，加入电路特性分析指令和控制语句。
6.1直流分析
当V
CS
由0.4V变化到2.4V过程中，观察波形得到阈值电压（状态转变
电平）V
I
＊。
从直流分析可以看出，阈值电压恰好等于 1.4V，和设计的理想情况吻合，满足设计要求。
6.2 瞬态分析
从瞬态分析波形图中可以看出
T pLH =4.2ns t pHL =7.3ns tr=7.88ns tf=13.66ns 所以 t pd,total =5.38ns<25ns
所以器件延迟时间和延迟估计相近，且满足设计要求。 6.3 功耗分析
由波形图可以看出，使用ml2_125.md 模型设计的74HC139的 P(V21)=4.68mW
P(V22)=0.0mW