CPLD 与FPGA
实验报告
题 目：C P L D 与F P G A 实验 学生姓名：陈东
学 院：信息工程学院
班 级：电子11-2
指导教师：荀延龙
学校代码： 10128 学 号： 201120203056
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY AZ IS
PORT (CLK: IN STD_LOGIC;
RESET: IN STD_LOGIC;
SEL: OUT STD_LOGIC_VECTOR(2 DOWNTO 0);
SIGOUTAZ: OUT STD_LOGIC_VECTOR(6 DOWNTO 0)
);
END AZ;
ARCHITECTURE BJ OF AZ IS
TYPE STA TES IS(IDLE,S1,S2,S3,S4,S5,S6,S7,S8,S9,S10,S11,S12,S13,S14,S15,S16); SIGNAL CURRENT_STATES,NEXT_STA TES:STA TES;
SIGNAL COUNT: STD_LOGIC_VECTOR(3 DOWNTO 0);
SIGNAL SELL: STD_LOGIC_VECTOR(2 DOWNTO 0);
BEGIN
PROCESS(CLK)
BEGIN
IF(CLK'EVENT AND CLK='1')THEN
IF(RESET='0')THEN
CURRENT_STA TES<=IDLE;
ELSE
IF(COUNT>="1111")THEN
CURRENT_STA TES<=NEXT_STA TES;
ELSE
CURRENT_STA TES<=CURRENT_STATES;
END IF;
END IF;
END IF;
END PROCESS;
PROCESS(CLK)
BEGIN
IF(RESET<='0')THEN
COUNT<="0000";
ELSE
IF(CLK'EVENT AND CLK='1')THEN CASE CURRENT_STATES IS
WHEN IDLE=> SIGOUTAZ <="0000000";
COUNT<=COUNT+"0001";
NEXT_STA TES<=S1;
WHEN S1=> SIGOUTAZ <="1100000";
COUNT<=COUNT+"0001";
NEXT_STA TES<=S2;
WHEN S2=> SIGOUTAZ <="1111001";
COUNT<=COUNT+"0001";
NEXT_STA TES<=S3;
WHEN S3=> SIGOUTAZ <="0100100";
COUNT<=COUNT+"0001";
NEXT_STA TES<=S4;
WHEN S4=> SIGOUTAZ <="1010000";
COUNT<=COUNT+"0001";
NEXT_STA TES<=S5;
WHEN S5=>SIGOUT<="0011001";
COUNT<=COUNT+"0001";
NEXT_STA TES<=S6;
WHEN S6=> SIGOUTAZ <="0010010";
COUNT<=COUNT+"0001";
NEXT_STA TES<=S7;
WHEN S7=> SIGOUTAZ <="0000010";
COUNT<=COUNT+"0001";
NEXT_STA TES<=S8;
WHEN S8=> SIGOUTAZ <="1111000";
COUNT<=COUNT+"0001";
NEXT_STA TES<=S9;
WHEN S9=> SIGOUTAZ <="0000000";
COUNT<=COUNT+"0001";
NEXT_STA TES<=S10; WHEN S10=> SIGOUTAZ <="0010000";
COUNT<=COUNT+"0001";
NEXT_STA TES<=S11; WHEN S11=> SIGOUTAZ <="0001000";
COUNT<=COUNT+"0001";
NEXT_STA TES<=S12;
WHEN S12=> SIGOUTAZ <="0000011";
COUNT<=COUNT+"0001";
NEXT_STA TES<=S13;
WHEN S13=> SIGOUTAZ <="1000110";
COUNT<=COUNT+"0001";
NEXT_STA TES<=S14;
WHEN S14=> SIGOUTAZ <="0100001";
COUNT<=COUNT+"0001";
NEXT_STA TES<=S15;
WHEN S15=> SIGOUTAZ <="0000110";
COUNT<=COUNT+"0001";
NEXT_STA TES<=s16;
WHEN S16=> SIGOUTAZ <="0001110";
COUNT<=COUNT+"0001";
NEXT_STA TES<=IDLE; WHEN OTHERS=>NEXT_STA TES<=IDLE; END CASE;
END IF;
END IF;
END PROCESS;
PROCESS(CLK,CURRENT_STATES) BEGIN
IF(CLK'EVENT AND CLK='1')THEN
IF(CURRENT_STATES=IDLE)THEN SEL<="000";
ELSE
IF(COUNT>="1111")THEN
SELL<=SELL+"001";
SEL<=SELL;
ELSE
SELL<=SELL;
SEL<=SELL;
END IF;
END IF;
END IF;
END PROCESS;
END BJ;
截屏：
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 CPLD与FPGA的关系 早在1980年代中期，FPGA已经在PLD设备中扎根。CPLD和FPGA包括了一些相对大数量的可以编辑逻辑单元。CPLD逻辑门的密度在几千到几万个逻辑单元之间，而FPGA通常是在几万到几百万。 CPLD和FPGA的主要区别是他们的系统结构。CPLD是一个有点限制性的结构。这个结构由一个或者多个可编辑的结果之和的逻辑组列和一些相对少量的锁定的寄存器。这样的结果是缺乏编辑灵活性，但是却有可以预计的延迟时间和逻辑单元对连接单元高比率的优点。而FPGA却是有很多的连接单元，这样虽然让它可以更加灵活的编辑，但是结构却复杂的多。 CPLD和FPGA另外一个区别是大多数的FPGA含有高层次的内置模块（比如加法器和乘法器）和内置的记忆体。一个因此有关的重要区别是很多新的FPGA支持完全的或者部分的系统内重新配置。允许他们的设计随着系统升级或者动态重新配置而改变。一些FPGA可以让设备的一部分重新编辑而 FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。FPGA的基本特点 1）采用FPGA设计ASIC电路(特定用途集成电路)，用户不需要投片生产，就能得到合用的芯片。 2）FPGA可做其它全定制或半定制ASIC电路的中试样片。 3）FPGA内部有丰富的触发器和I／O引脚。 4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 5) FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。 可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。 FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。 加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完
CPLD和FPGA区别 可编程逻辑器件主要包括FPGA和CPLD，FPGA是Field Programmable Gate Array缩写，CPLD是plex Promrammable Logic Device的缩写。 从可编程逻辑器件的发展历史上来讲，CPLD一般是指采用乘积相结构的基于EEPROM 的器件，所以具有非挥发的,不需要外部配置ROM,具有XX性和有限次编程次数(根据不同的结构，从100次到1万次不等)等特点，适合用在胶合逻辑(glue logic，如DSP芯片外围的译码逻辑),IO扩展，IO电平转换，FPGA芯片配置等应用场合。如Altera的MAX7000和MAX3000系列芯片，Xilinx的XC9500和CoolRunner/II系列芯片，Lattice的ispMACH4000/Z系列芯片都是CPLD器件，容量从32宏单元到512宏单元不等。 FPGA主要是指采用四输入查找表(LUT4)的基于SRAM的器件，因为SRAM是挥发的，掉电丢失数据，所以FPGA需要外部配置ROM，上电的时候，从外部的ROM把FPGA的配置数据导入到FPGA芯片内部后工作。具有SRAM的FPGA采用标准的CMOS制造工艺，可以随着最新的工艺而更新还代，给用户带来了实惠；衡量FPGA容量的一个基本指标是逻辑单元(Logic cell或者Logic element),由一个可编程得LUT4和一个可编程的DFF组成，LUT4完成组合逻辑功能， 而DFF用来实现时序功能。FPGA的容量从几千的逻辑单元到几十万的逻辑单元不等。如Altera的Cyclone/II/III和Stratix/II/III系列芯片，Xilinx Spartan3/3E/3A/3AN 和Virtex4/5系列芯片都是FPGA器件。 随着芯片技术的发展，CPLD和FPGA的概念已经模糊在一起，如Altera和Lattice 公司把小容量(小于2K左右逻辑单元)非挥发的可编程器件归到CPLD里，如Altera的MAXII 系列和Lattice的MACH XO系列芯片，把基于SRAM的FPGA和FLASH的储存单元做到一个芯片里面，以及跟传统的CPLD不一样了； 总之，我们可以简单的区分FPGA和CPLD，CPLD：小容量(<2K左右LE)的非挥发的可编程器件；其它的可编程器件都可归到FPGA。 系统的比较：
1. FPGA FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA 上进行测试，是现代IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。 什么是FPGA? 简单来说，FPGA就是“可反复编程的逻辑器件”。FPGA取自 Field Programmable Gate Array的首个字母，代表现场(Field)可编程(Programmable)逻辑阵列(Gate Array)。 由于在产品发售后您仍然可以对产品设计作出修改，因此我们可以顺利地对产品进行更新以及针对新的协议标准作出相应改进。相对于对售后产品设计无法进行修改的ASIC和ASSP来说，这是FPGA特有的一个优势。由于FPGA 可编程的灵活性以及近年来科技的快速发展，FPGA也正向高集成，高性能，低功耗，低价格的方向发展，并具备了与ASIC和ASSP 同等的性能，被广泛地使用在各行各业的电子及通信设备里。 FPGA与CPLD的区别 尽管很多人听说过CPLD，但是关于CPLD与FPGA之间的区别，了解的人可能不是很多。虽然FPGA与CPLD都是“可反复编程的逻辑器件”，但是在技术上却有一些差异。简单地说，FPGA就是将CPLD的电路规模，功能，性能等方面强化之后的产物。 一般而言，CPLD与FPGA之间的区别的如下所示（当然也有例外）。
5分钟学会使用CPLD 当今社会，随着电子行业的发展，大规模集成电路的运用越来越普遍，用CPLD/FPGA 来开发新产品是当前很多实际情况的需求。在此本人结合到自己的所学，利用业余时间草写了一个简单的使用说明，不要求有丰富经验的大虾来驻足观望，只希望对吾辈刚入门的菜鸟们起到一个抛砖引玉的作用。由于水平有限，文中错误在所难免，望各位提出宝贵的意见。 1.首先请准备一套简单的CPLD原理图。在此我们准备了如下所示的简单一个系统图。晶体用10M的有源晶体，可以在线下载的JTAG接口。电源用5转3.3V的电源模块AS1117。1个1K的排阻。8个发光管在程序运行时轮流点亮。 2．安装XILINX的集成编译软件ISE5.0或6.0。因为ISE在运行时比较消耗计算机的内存，所以要求计算机配置符合相关的要求，高一点的配置，不至于在运行时死机。 3．准备一小段verilog hdl编写一段小代码，主要用来验证系统板的正确。 其中也可以用VHDL来编写，考虑到verilog hdl比较接近C语言，对初级学者来说，相对所花时间较短，上手较快。在此我推荐学verilog hdl。具体的参考书可以看下面的提示：
4．此我们用下面的一小段代码作为范例：其功能是驱动8个发光管轮流点亮，因为是采用了10M频率晶体的边沿触发，所以速度很快，为了使我们肉眼能够看的清楚其工作的流程，我们在里面安放了一个计数器，计数器计每次满一次就点亮一个发光管，依次类推。。。。。。其源程序如下： /* 流水灯的V erilog-HDL描述*/ module LEDWA TER(reset,CLK,LED); input reset, CLK; output [7:0] LED; reg [7:0] LED;//=8'b11111111; reg [17:0] buffer;//=0; reg exchange; always@(posedge CLK) if(reset==0) //如果复位了就熄灭全部的灯 begin LED=8'b1111_1111; buffer=0; exchange=0; end else begin if (exchange==0) begin buffer=(buffer +1); if ( buffer == 17'b111111111111111111111111) begin buffer=0; LED=(LED-1); if(LED==8'b0000_0000) begin LED=8'b1111_1111; exchange=1; end end end if(exchange==1) begin buffer=(buffer +1); if ( buffer == 17'b111111111111111111111111) begin buffer=0; LED=(LED>>1); if(LED==8'b00000000) begin LED=8'b1111_1111;
CPLD/FPGA的区别 CPLD和FPGA是20世纪80年代中后期出现的，Altera公司和Xilinx公司分别推出了类似于PAL结构的扩展型CPLD(Complex Programmable Logic Device)和与标准阵列类似的FPGA(Field Programmable Gate Array)，它们都具有体系结构、逻辑单元灵活、集成度高、适用范围宽、用户可编程等特点。 利用CPLD/FPGA芯片，电子系统设计工程师可以在实验室中设计出专用IC，实现系统的集成，从而大大缩短了产品开发上市的时间、降低了开发成本。此外，CPLD/FPGA还具有静态可重复编程或在线动态重构特性，使硬件的功能可像软件一样通过编程来修改，不仅使设计修改和产品升级变得十分方便，而且极大地提高了电子系统的灵活性和通用能力。 CPLD和FPGA都是可编程的，二者有许多相似的地方，但二者也有显著的本质区别，二者之间的区别主要在于： （1）CPLD更适合完成各种算法和组合逻辑，FPGA更适合于完成时序逻辑，例如触发器多的电路结构适合使用FPGA，而CPLD适用于触发器少而乘积项多的电路结构； （2）CPLD的内部组成结构决定了它的时序延迟是均匀和可预测的，而FPGA的组成结构决定了它的延迟是不可预测的； （3）在编程上FPGA比CPLD更具有灵活性,CPLD通过修改具有固定内连电路的逻辑功能来编程，而FPGA主要通过改变内部连线的布线来编程; （4）CPLD比FPGA使用起来更方便。CPLD的编程采用EEPROM或FLASH 技术，掉电可以保存数据和程序,所以无需另外的外部存储器芯片来存放程序和数据，使用起来简单；而FPGA内部使用的是SDRAM，掉电后会丢失编程信息，所以需要外部存储器，使用方法复杂； （5）在编程次数上，CPLD使用EEPROM或FLASH，编程次数可达1万次左右，而FPGA使用SDRAM编程，所以其编程次数为无限次；CPLD的优点是系统掉电编程信息不丢失； （6）CPLD保密性好、FPGA保密性差； （7）一般CPLD的功耗比FPGA要高，集成度越高越明显。
所谓嵌入式，专指嵌入到其它系统内部，满足特定需求的专用计算机系统。它的概念非常广泛，只要是具有包含软硬件等计算机专有属性的系统都可以称之为嵌入式系统。 单片机是指把CPU、存储器、输入输出设备或接口集成到一片芯片内，加少量的外围电路就可以构成计算机系统的器件，目前常用的有MCS-51系列、PIC系列等器件，生产厂家很多、以8位、16位为主，一般没有操作系统，主要满足简单的控制需求。 目前以ARM为代表的32位CPU严格意义上说是一个单板机系统，可以加载Linux、WinCE等复杂的操作系统，可以满足复杂的需求。 PLC是可编程控制器，也是嵌入式系统的一种，但是一般用于电气控制，已经预制了很多程序，用梯形图等简单的编程语言就能构成系统。PLC价格昂贵、应用简单、容易上手，一般用来实现工业现场复杂情况下的控制，应用领域有限。 CPLD和FPGA以往大多用于可编程数字电路的实现，使数字电路设计趋于简单和可更改设计。这几年随之FPGA的发展，内部可以嵌入微控制器核，来构建SoC（System on Chip），但是开发难度相当大。 DSP的优势在于信号处理，运算能力强大，但控制能力一般，一般往往用于视频分析等需要进行信号复杂运算的场合。 DSP：数字信号处理器，处理器采用哈弗结构，工作频率较高，能大幅度提高数字信号处理算法的执行效率。 MCU：微控制器，主要用于控制系统，工作频率一般来说比DSP低，硬件上具有多个IO 端口，同时也集成了多个外设，主要是便于在控制系统中的应用。至于ARM处理器，个人认为是MCU的高级版本，ARM本身只是一个内核，目前已经有多个版本。 CPLD：复杂可编程逻辑器件 FPGA：现场可编程门阵列 后两者都是可编程器件，CPLD目前一半采用FLASH技术，而FPGA采用SRAM技术，这就决定了FPGA需要采用特定的配置技术。同时FPGA的规模要比CPLD大得多，但CPLD应用起来相对要简单的多
南京理工大学泰州科技学院FPGA系统设计实验报告 教材名称：FPGA系统设计与应用开发 指导教师：周莉莉 实验室：4401 学院（系）：电子电气工程学院 专业班级：10电信（1）班 姓名：周根生朱守超 学号：1002040149 1002040150 实验学期：2013-2014学年第一学期 总评成绩：教师签字： 南京理工大学泰州科技学院 FPGA系统设计实验报告
目录 实验一Max+plusII原理图设计输入 (1) 实验二简单逻辑电路设计与仿真 (6) 实验三组合逻辑电路设计（一） (11) 实验四组合逻辑电路设计（二） (16) 实验五有限状态机的设计 (26) 实验六数字频率计 (32)
南京理工大学泰州科技学院FPGA系统设计实验报告 课程： FPGA系统设计班级：10电信1班姓名：周根生朱守超学号：1002040149 1002040150 指导教师：周莉莉实验日期： 实验题目：Max+plusII原理图设计输入成绩： 一、设计任务 采用原理图设计输入法，设计一个具有四舍五入功能的电路，其输入为4位二进制数，要求输入大于或等于0101时，电路输出为高电平，小于0101时电路输出为低电平。 二、设计过程 根据设计要求列出四舍五入的真值表，如图1.1所示。 图1.1 四舍五入真值表 由图1.1可得化简的表达式为OUT=A+BD+BC,由逻辑表达式可知，要设计的电路图有四个输入端（A,B,C,D）和一个输出端OUT,整个电路由两个2输入端的与门和一个3输入的或门组成。 启动MAX+plusII，新建Graphic Editor file文件，后缀为.gdf。在编辑界面空白处双击左键，出现输入元件对话框如图1.2所示，在Symbol Name栏中直接输入元件的符号名OK，输入端（input）,输出端（output）,连接电路如图1.3所示。
认清CPLD和FPGA CPLD和FPGA都是我们经常会用到的器件。有的说有配置芯片的是FPGA，没有的是CPLD;有的说逻辑资源多的是FPGA，少的是CPLD;有的直接就不做区分，把他们都叫做FPGA。那么两者到底有什么区别呢?下面我们就以Altera公司的CPLD和FPGA为例来说说两者的区别。 首先我们看一下CPLD的芯片结构，搞清楚CPLD是由哪几部分组成的。下图是MAX 系列CPLD的芯片结构图： 从图中可以清楚的看出来CPLD主要由三部分组成：Macro cell(宏单元)，PIA(可编程连线)，和IO Control Block(IO控制块)。每个宏单元都与GCLK(全局时钟)OE(输出使 能)GCLR(清零)等控制信号直接相连，并且延时相同。各宏单元之间也由固定长度的金属线互连，这样保证逻辑电路的延时固定。其中宏单元模块是CPLD的逻辑功能实现单元，是器件的基本单元，我们设计的逻辑电路就是由宏单元具体实现的。下面我们再来看看宏单元的具体结构：
一个宏单元主要包括了LAB Local Array(逻辑阵列)，Product-Term Select Matrix(乘积项选择矩阵)和一个可编程D触发器组成。其中逻辑阵列的每一个交叉点都可以通过编程实现导通从而实现与逻辑，乘积项选择矩阵可实现或逻辑。这两部分协同工作，就可以实现一个完整的组合逻辑。输出可以选择通过D触发器，也可以对触发器进行旁路。通过这个结构可以发现，CPLD非常适合实现组合逻辑，再配合后面的触发器也能够实现一定的时序逻辑。 我们再来以cyclone系列为例看看FPGA的内部结构：
CPLD/FPGA 设计实验报告 实验名称： 组合电路设计基础 实验目的： 掌握Quartus II 软件的基本使用方法，完成基本组合电路设计 学生姓名： 学号： 实验内容： 实验一 半加器 一、 创建工程 工程名称：add_half 顶层实体文件名：add_half 器件：EPM7032SLC44-10 二、 创建文件 创建Block Diagram/Schematic 文件，实现一个半加器功能电路。 三、 编译工程 报告中下列数据是多少 total macrocells:2 total pins:8 装 订 线
四、仿真电路 1、创建VWF文件 2、设定“End Time”为20us 3、在VWF文件中添加Node OR Bus 4、编辑波形 5、仿真 6、画出仿真结果 实验二全加器 一、创建工程 工程名称：add_all 顶层实体文件名：add_all 器件：EPM7032SLC44-10 二、创建文件 创建Block Diagram/Schematic文件，实现一个全加器功能电路。
三、编译工程 报告中下列数据是多少 total macrocells:2 total pins:9 四、仿真电路 1.创建VWF文件 2.设定“End Time”为20us 3.在VWF文件中添加Node OR Bus 4.编辑波形 5.仿真 6.画出仿真结果 实验三模十计数器 一、创建工程 工程名称：count10 顶层实体文件名：count10 器件：EP1C3T100C8 二、创建文件 创建Block Diagram/Schematic文件，实现一个模十计数器功能电路。
《CPLD和FPGA的区别》 1).两者的区别: 最大的区别，就是CPLD进行一次下载编程（写入操作）后，其逻辑门组合方式就保存下来，不管什么时候断电，通电，他都可以执行上一次的逻辑功能。FPGA不能保存上次逻辑功能，断电后，FPGA就失去所有配置。因此FPGA通常需要带一块配置芯片，在通电后，对FPGA进行重新配置，恢复功能（重配置需要时间，CPLD通电后，马上就可以执行相应逻辑）。 CPLD的擦写次数非常有限，经过100～1000次左右的反复擦写就报废了。而FPGA可以反复擦写无限次（当然，实际上是有限的。但是在通常使用中，就算你反复擦写，大概你挂了，它还没有挂）。FPG的配置芯片擦写次数有限，而且常常只能烧写一次（OTP)。CPLD的容量一般比较小，FPGA容量很大。 综合上面所有的情况，结论是这样的，你在学习阶段，或者开发阶段，最好使用FPGA，因为可以反复擦写，不对马上重新烧写。只要不断电，你烧写下去的逻辑功能是一直可用的。定型后可以使用CPLD，可以免去FPGA。但是当你的配置容量非常大的时候，CPLD装不下，你又必须采用FPGA了，这个时候，在最后成品上需要加配置芯片（当然也用单片机模拟配置芯片，具体这个地方不介绍）。 市面上尤其是学校里面可以看到Xilinx公司或者Altera公司各种不同的开发板，其实只有两个大类，CPLD开发板和FPGA开发板。尽管ＦＰＧＡ和ＣＰＬＤ都是可编程ＡＳＩＣ器件,有很多共同特点,但由于ＣＰＬＤ和ＦＰＧＡ结构上的差异,具有各自的特点: ①ＣＰＬＤ更适合完成各种组合逻辑,ＦＰＧＡ更适合于完成时序逻辑。换句话说,ＦＰＧＡ更适合于触发器丰富的结构,而ＣＰＬＤ更适合于触发器有限而乘积项丰富的结构。 ②ＣＰＬＤ的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而ＦＰＧＡ的分段式布线结构决定了其延迟的不可预测性。 ③在编程上ＦＰＧＡ比ＣＰＬＤ具有更大的灵活性。ＣＰＬＤ通过修改具有固定内连电路的逻辑功能来编程,ＦＰＧＡ主要通过改变内部连线的布线来编程;ＦＰＧＡ可在逻辑门下编程,而ＣＰＬＤ是在逻辑块下编程。 ④ＦＰＧＡ的集成度比ＣＰＬＤ高,具有更复杂的布线结构和逻辑实现。 ⑤ＣＰＬＤ比ＦＰＧＡ使用起来更方便。ＣＰＬＤ的编程采用Ｅ2ＰＲＯＭ或ＦＡＳＴＦ
FPGA 实验任务书—实验一 课程名称FPGA 适用专业微电子、通信 实验项目FPGA 最小系统—认识D E2 开发板实验课时 2 实验地点6505 实验时间11 周周四7、8 节一、实验目的： 1．认识F PGA 芯片，熟悉其外围接口、连接方式及其功能。 2．利用控制面板测试D E2 开发板，进一步熟悉F PGA 功能。 二、实验内容： 1.认识D E2 开发板中F PGA 芯片和所有外围接口。 1）请在板子上找出以下内容： 2）打开电源，观察板子的反应，与接电源之前有何不同？ 答：所有LED都在闪烁，7段数码管显示数字0到F。 2.运行DE2的控制面板，对DE2进行测试。测试内容包括：7-SEG、PS/2、LED、LCD、SDRAM/SRAM/FLASH、VGA、LINE OUT。 三、实验步骤： 1. 打开实验板包装，逐一认识各个接口、电路和芯片。 2. 将实验板连接入P C，上电。观察实验板的反应。
3.打开Q uartus II，运行第一个程序。打开控制面板，逐一对主要外围接口进行测试，并记录。 4.运行 DE2_control_panel 目录下的 DE2_Control_Panel.exe，Open->Open_USB_port， 下面即可对开发板进行测试了； 图 2- 4 DE2 Control Panel 5.PS2 和 7-SEG 的测试。在开发板的插上键盘，输入字符即可显示在上图文本框中；设置HEX0 到 HEX7 的数字，点击 Set，开发板上相应位置的数码管显示相应数字。 6.LED 和 LCD 的测试。如同上一步。 7.VGA 测试。将一台显示器数据线连接到开发板的 VGA 口上。选择 SRAM，将 File Length 单选框选中。点击下面的 Write a File to SRAM，打开 DE2_demonstration\pictures\picture.dat；100%完成。如下图示选 VGA 项。去掉 Default Image 前面的√。 图 2- 5 VGA 测试 选择 TOOLS 项，选择 SRAM Multiplexer->Asynchronous1 选项，点 configure 按钮。此时可看到显示器上显示图片如下 图2-6 图片
单片机、dsp、FPGA/CPLD的分析、比较 硬件天地2009-02-15 11:54:39 阅读367 评论0 字号：大中小订阅 引言 信息技术正在快速发展，其应用已经深入到各个领域各个方面。如今越来越多的电子产品向着智能化、微型化、低功耗方向发展，其中有的产品还需要实时控制和信号处理。电子系统的复杂性在不断增加，它迫切要求电子设计技术也有相应的变革和飞跃。使用纯SSI 数字电路设计系统工作量大，灵活性低，而且系统可靠性差。广泛使用单片机(MCU) 设计系统克服了纯SSI 数字电路系统许多不可逾越的困难，是一个具有里程碑意义的飞跃。而DSP 以其极强的信号处理功能赢得了广阔的市场，得到了广泛地应用。近年来，PLD 器件迅速发展，尤其是CPLD/ FPGA 向深亚微米领域进军，PLD 器件得到了广泛应用，以CPLD/ FPGA 为物质基础的EDA 技术诞生了。它具有电子技术高度智能化、自动化的特点，打破了软硬件最后的屏障，使得硬件设计如同软件设计一样简单。它作为一种创新技术正在改变着数字系统的设计方法、设计过程和设计观念。单片机，DSP ，PLD/ EDA 以其各自的特点满足了各种需要，正从各个领域各个层面改变着世界，它们已经成为数字时代的核心动力，推动着信息技术的快速发展。 以下，我们将对单片机，DSP ，PLD/ EDA 分别加以介绍，并作比较和分析。 单片机 单片机是集成了CPU ，ROM ，RAM 和I/ O 口的微型计算机。它有很强的接口性能，非常适合于工业控制，因此又叫微控制器(MCU) 。它与通用处理器不同，它是以工业测控对象、环境、接口等特点出发，向着增强控制功能，提高工业环境下的可靠性、灵活方便地构成应用计算机系统的界面接口的方向发展。所以，单片机有着自己的特点。 品种齐全，型号多样 自从INTEL 推出51 系列单片机，许多公司对它做出改进，发展成为增强型51 系列，而且新的单片机类型也不断涌现。如MOTOROLA 和PHIL IPS 均有几十个系列，几百种产品。CPU 从8 ，16 ，32 到64 位，多采用RISC 技术，片上I/O 非常丰富，有的单片机集成有A/ D ，“看门狗”，PWM ，显示驱动，函数发生器，键盘控制等，它们的价格也高低不等，这样极大地满足了开发者的
CPLD与FPGA区别 转载了网上的文章，帮大家了解下基本概念问题！ 尽管ＦＰＧＡ和ＣＰＬＤ都是可编程ＡＳＩＣ器件,有很多共同特点,但由于ＣＰＬＤ和ＦＰＧＡ结构上的差异,具有各自的特点: ①ＣＰＬＤ更适合完成各种算法和组合逻辑,ＦＰＧＡ更适合于完成时序逻辑。换句话说,ＦＰＧＡ更适合于触发器丰富的结构,而ＣＰＬＤ更适合于触发器有限而乘积项丰富的结构。 ②ＣＰＬＤ的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而ＦＰＧＡ的分段式布线结构决定了其延迟的不可预测性。 ③在编程上ＦＰＧＡ比ＣＰＬＤ具有更大的灵活性。ＣＰＬＤ通过修改具有固定内连电路的逻辑功能来编程,ＦＰＧＡ主要通过改变内部连线的布线来编程;ＦＰＧＡ可在逻辑门下编程,而ＣＰＬＤ是在逻辑块下编程。 ④ＦＰＧＡ的集成度比ＣＰＬＤ高,具有更复杂的布线结构和逻辑实现。 ⑤ＣＰＬＤ比ＦＰＧＡ使用起来更方便。ＣＰＬＤ的编程采用Ｅ2Ｐ
ＲＯＭ或ＦＡＳＴＦＬＡＳＨ技术,无需外部存储器芯片,使用简单。而ＦＰＧＡ的编程信息需存放在外部存储器上,使用方法复杂。 ⑥ＣＰＬＤ的速度比ＦＰＧＡ快,并且具有较大的时间可预测性。这是由于ＦＰＧＡ是门级编程,并且ＣＬＢ之间采用分布式互联,而ＣＰＬＤ是逻辑块级编程,并且其逻辑块之间的互联是集总式的。 ⑦在编程方式上,ＣＰＬＤ主要是基于Ｅ2ＰＲＯＭ或ＦＬＡＳＨ存储器编程,编程次数可达1万次,优点是系统断电时编程信息也不丢失。ＣＰＬＤ又可分为在编程器上编程和在系统编程两类。ＦＰＧＡ大部分是基于ＳＲＡＭ编程,编程信息在系统断电时丢失,每次上电时,需从器件外部将编程数据重新写入ＳＲＡＭ中。其优点是可以编程任意次,可在工作中快速编程,从而实现板级和系统级的动态配置。 ⑧ＣＰＬＤ保密性好,ＦＰＧＡ保密性差。 ⑨一般情况下,ＣＰＬＤ的功耗要比ＦＰＧＡ大,且集成度越高越明显。
第一章CPLD/FPGA的基本知识 FPGA,CPLD和其它类型PLD的结构各有其特点和长处，但概括起来，它们是由三大部分组成的：（1）一个二维的逻辑块阵列，构成了PLD器件的逻辑组成核心；（2）输入／输出块；（3）连接逻辑块的互连资源，由各种长度的连线线段组成，其中也有一些可编程的连接开关，它们用于逻辑块之间、逻辑块与输入／输出块之间的连接。 图1.2.1 PLD的结构 对用户而言，虽然CPLD与FPGA的内部结构稍有不同，但其用法都一样，所以多数情况下，不加以区分。FPGA／CPLD芯片都是特殊的ASIC芯片，它们除了具有ASIC的特点之外，还具有以下几个优点：（1）随着VlSI(Very Large Scale IC，超大规模集成电路)工艺的不断提高单一芯片内部可以容纳上百万个晶体管，FPGA／CPLD芯片的规模也越来越大，其单片逻辑门数已达到上百万门，它所能实现的功能也越来越强，同时也可以实现系统集成，即片上系统SOC。 （2）FPGA／CPLD芯片在出厂之前都做过百分之百的测试，不需要设计人员承担投片风险和费用，设计人员只需在自己的实验室里就可以通过相关的软硬件环境来完成芯片的最终功能设计。所以，FPGA ／CPLD的资金投入小，节省了许多潜在的花费。 （3）用户可以反复地编程、擦除、使用或者在外围电路不动的情况下用不同软件就可实现不同的功能。所以，用FPGA／PLD 试制样片，能以最快的速度占领市场。FPGA／CPLD软件包中有各种输入工具和仿真工具，及版图设计工具和编程器等全线产品，电路设计人员在很短的时间内就可完成电路的输入、编译、优化、仿真，直至最后芯片的制作。当电路有少量改动时，更能显示出FPGA／CPLD的优势。电路设计人员使用FPGA／CPLD进行电路设计时，不需要具备专门的IC(集成电路)深层次的知识，FPGA／CPLD软件易学易用，可以使设计人员更能集中精力进行电路设计，快速将产品推向市场。（4）在线可编程技术（ISP）使得使用CPLD/FPGA的产品可以做到远程升级。 （以上内容参照西电《CPLD技术及其应用》，有改动） （三）PLD/FPGA 结构与原理初步 一. 基于乘积项（Product-Term）的PLD结构 采用这种结构的PLD芯片有：Altera的MAX7000，MAX3000系列（EEPROM工艺）,Xilinx的XC9500系列（Flash工艺）和Lattice,Cypress的大部分产品（EEPROM工艺）。我们先看一下这种PLD的总体结构（以MAX7000为例，其他型号的结构与此都非常相似）：
CPLD与FPGA的用途及区别 FPGA/CPLD能做什么呢？可以毫不夸张的讲，FPGA/CPLD能完成任何数字器件的功能，上至高性能CPU,下至简单的74电路，都可以用FPGA/CPLD来实现。FPGA/CPLD如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由的设计一个数字系统。通过软件仿真，我们可以事先验证设计的正确性。在PCB完成以后，还可以利用FPGA/CPLD的在线修改能力，随时修改设计而不必改动硬件电路。使用FPGA/CPLD来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。FPGA/CPLD 还可以做数字IC设计的前端验证，用这种方式可以很大程度上降低IC设计的成本。FPGA/CPLD的这些优点使得FPGA/CPLD技术在90年代以后得到飞速的发展，同时也大大推动了EDA软件和硬件描述语言（HDL）的进步。FPGA/CPLD有什么区别呢？1）各个厂家叫法不尽相同：PLD(Programmable Logic Device)是可编程逻辑器件的总称，早期多EEPROM工艺，基于乘积项（Product Term）结构。FPGA (Field Programmable Gate Arry)是指现场可编程门阵列，最早由Xilinx公司发明。多为SRAM 工艺,基于查找表（Look Up Table）结构，要外挂配置用的EPROM。Xilinx把SRAM工艺,要外挂配置用的EPROM的PLD叫FPGA,把Flash工艺（类似EEPROM工艺）,乘积项结构的PLD叫CPLD; Altera把自己的PLD产品:MAX系列（EEPROM工艺）,FLEX/ACEX/APEX系列（SRAM工艺）都叫作CPLD,即复杂PLD(Complex PLD)。由于FLEX/ACEX/APEX系列也是SRAM工艺,要外挂配置用的EPROM,用法和Xilinx的FPGA一样，所以很多人把Altera的FELX/ACEX/APEX系列产品也叫做FPGA. 2）结构上的主要区别逻辑块的粒度不同逻辑块指PLD 芯片中按结构划分的功能模块,它有相对独立的组合逻辑阵列,块间靠互连系统联系.FPGA 中的CLB 是逻辑块,其特点是粒度小,输入变量为4～8 ,输出为1～2 ,因而只是一个逻辑单元,每块芯片中有几十到近千个这样的单元. CPLD中逻辑块粒度较大,通常有数十个输入端和一、二十个输出端,每块芯片只分成几块. 有些集成度较低的(如ATV2500) 则干脆不分块. 显然,如此粗大的分块结构使用时不如FPGA 灵活. 逻辑之间的互连结构不同CPLD 的逻辑块互连是集总式的,其特点是等延时,任意两块之间的延时是相等的,这种结构给设计者带来很大方便; FPGA 的互连则是分布式的,其延时与系统的布局有关, 3）应用范围也有所不同逻辑系统通常可分两大类型: 1、逻辑密集型: 如高速缓存控制、DRAM 控制和DMA 控制等,它们仅需要很少的数据处理能力,但逻辑关系一般都复杂2、数据密集型: 数据密集型需要大量数据处理能力,其应用多见于通讯领域. 为了选择合适的PLD 芯片,应从速度与性能、逻辑利用率、使用方便性、编程技术等方面进行考查。速度与性能: 数据密集型系统,比如,通讯中对信号进行处理的二维卷积器. 在实现这一算法的逻辑系统中,每个单元所需要的输入端较少,但需要很多这样的逻辑单元. 这些要求与FPGA 的结构相吻合. 因为FPGA 的粒度小,其输入到输出的传输延迟时间很短,因而能获得高的单元速度.而控制密集型系统通常是输入密集型的,逻辑复杂,CLB 的输入端往往不够用,需把多个CLB 串行级联使用,同时CLB 之间的连接有可能通过多级通用PI 或长线,导致速度急剧下降. 因而实际的传输延迟时间要大CPLD. 比如,实现一个DRAM 控制器,它由四个功能块组成:刷新状态机、刷新地址计数器、刷新定时器和地址选择开关,需要的输入端有几十个,显然用CPLD 更合适. 逻辑利用率: 逻辑利用率是指器件中资源被利用的程度. CPLD 逻辑寄存器少,FPGA 逻辑弱而寄存器多,这正好与控制密集型系统与数据密集型系统相对应. 比如, 规模同为6000PLD 门的 is2pLSI1032 有192 个寄存器;而XC4005E 有616 个寄存器. 因此从逻辑利用率角度,对于组合电路较复杂的设计,宜采用颗粒较粗的CPLD ，触发器较多的设计,宜采用用细颗粒的FPGA. (3) 使用方便性: 使用方便首先要考虑性能的可预测性,在这点上CPLD 优于FPGA. 对于CPLD ,通常只要输入、输出端口数,内部门和触发器数目不超过芯片的资源并有
电气技术实践 可编程逻辑器件FPGA应用开发 实验报告 2016年12月
目录 一、实验目的 二、实验要求 三、实验内容 四、实验代码及实验结果 （1）4位二进制加法计数器 （2）半加器 （3）LED静态显示 （4）38译码器 （5）点阵扫描显示 （6）步进电机状态机 五、实验感想 六、学习并使用FPGA的心得与体会 七、电气技术实践总结
一、实验目的 1、熟悉使用可编程逻辑器件(Altera公司FPGA Cyclone系列EP1C6Q)。 2、熟悉使用硬件描述语言VHDL。 3、掌握FPGA集成环境(Altera公司FPGA QuartusII 9.0)开发流程。 4、熟悉使用核心目标系统板与接口电路等工作原理及其功能模块绑定信息。 5、熟悉并掌握下载线方式和下载文件的选择。 二、实验要求 1、学习并掌握文本、图形等输入和时序、功能仿真方法。 2、学习并熟悉门电路、组合电路、时序电路等单一模块功能。 3、学习并设计各种不同状态机逻辑功能。 4、学习并设计由单一模块→较多功能模块集成→系统集成方法。 5、学习并选择多种模式显示(发光二极管显示、米字型数码管显示、七段数码管→动 态扫描或静态扫描显示、LED点阵显示各种字符和图形或静止或移动等方式、LCD液晶显示各种字符和图形或静止或移动等方式)。 6、根据自已的兴趣和愿望，可从以下给定的实验目录中选取或自已设定功能题目。 7、实验数目没有要求，关键是看质量，是否是自已编写、调试、实现。 三、实验内容 1、按指导书集成开发环境章节操作实现文本编程实例1和图形编程实例2全过程。 2、任选门电路、组合电路、时序电路实验各完成一个其逻辑功能，其实现方案自已规 定。在进行FPGA目标器件输入和输出引脚绑定时，输入引脚绑定高/低电平、单脉冲、各种分频连续脉冲等多种信号，输出引脚可绑定发光二极管、七段数码管、LED点阵等显示模式。 3、在完成1位十进制计数器的基础上，可增加完成2或3等多位十进制计数器逻辑功 能并用多位七段数码管来显示。 4、根据状态机工作特点，设计一个有一定功能效果的例程。 5、利用4X4键盘设计显示对应的键字符信息。 6、用LED点阵显示任意字符、图形信息。 四、实验代码及实验结果 （1）4位二进制加法计数器 【实验代码】
《EDA技术》结课论文FPGA技术及发展方向 姓名：____________郭阳______ 指导教师：________卢超______ 学号：______1110064081______ 所在学院：___物理与电信工程学院 所在专业：__电子信息科学与技术 论文完成时间：_____2014-6-20___
目录 摘要 (3) 一、 CPLD/FPGA简介 (3) 二、FPGA不断扩大的应用领域 (3) 三、FPGA的发展现状 (4) 1、FPGA的硬件朝向大容量、低电压、低功耗发展 (4) 2、系统级高密度FPGA (4) 3、第三方设计使FPGA更加方便 (5) 3.1、Altium：System-On-FPGA方案 (5) 3.2、Cadence：致力于验证 (5) 3.3、Mentor：具备FPGA全流程方案 (5) 4、FPGA和ASIC出现相互融合 (6) 5、动态可重构FPGA (6) 结论 (6) 参考文献 (6)
[摘要]：CPLD/FPGA的出现为EDA的快速发展做出了巨大的贡献。与传统单片机相比，CPLD/FPGA在高频电子设计上有突出的优势。CPLD/FPGA在很短的时间内得到了空前的发展，同时在电子市场上也得到了广泛的应用。通过对CPLD/FPGA当前现状的分析，可以为其未来的发展奠定基本方向。本篇文章得出CPLD/FPGA器件会向着大容量、低电压、低功耗的方向发展。于此同时IP库也在各大厂商的推动下将得到进一步的发展。另一方面，随着技术的发展，芯片的规模将越来越大，有取代ASIC的可能性。而最新的“动态可重构技术”也为系统设计方法的转变提供了条件。 [关键字]：CPLD/FPGA 技术现状发展方向 [Abstract]: The emergence of the CPLD/FPGA made great contribution to the rapid development of EDA. Compared with the traditional MCU, CPLD/FPGA has prominent advantages in high frequency electronic design. CPLD/FPGA in a very short period of time got unprecedented development, at the same time also has been widely used in the electronic market. Through the analysis of the current status of CPLD/FPGA, to lay the basic direction of future development. This article concludes that CPLD/FPGA device will toward the direction of large capacity, low voltage, low power consumption. At the same time the IP library under the impetus of the major manufacturers will also get further development. , on the other hand, with the development of technology, the size of the chip will be bigger and bigger, have replaced the possibility of an ASIC. The latest "dynamic reconfigurable technique" also provides conditions for the transition of the system design method. [Key words]: CPLD/FPGA technical state development direction 一、 CPLD/FPGA简介 CPLD主要是由可编程逻辑宏单元（LMC，Logic Macro Cell）围绕中心的可编程互连矩阵单元组成，其中LMC逻辑结构较复杂，并具有复杂的I/O单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。由于 CPLD内部采用固定长度的金属线进行各逻辑块的互连，所以设计的逻辑电路具有时间可预测性，避免了分段式互连结构时序不完全预测的缺点。较常用的有Altera公司的CPLD。 FPGA通常包含三类可编程资源：可编程逻辑功能块、可编程I/O块和可编程互连。可编程逻辑功能块是实现用户功能的基本单元，它们通常排列成一个阵列，散布于整个芯片；可编程I/O块完成芯片上逻辑与外部封装脚的接口，常围绕着阵列排列于芯片四周；可编程内部互连包括各种长度的连线线段和一些可编程连接开关，它们将各个可编程逻辑块或I/O块连接起来，FPGA在可编程逻辑块的规模，内部互连线的结构和采用的可编程元件上存在较大的差异。FPGA一般用于逻辑仿真。电路设计工程师设计一个电路首先要确定线路，然后进行软件模拟及优化，以确认所设计电路的功能及性能。 随着电路规模的不断增大，电路频率的不断提高，将给电路引入许多分布参数的影响，而这些影响用软件方法较难进行仿真，所以有必要进行硬件仿真。FPGA就可以进行硬件仿真以做成模型机。将软件模拟后的路径下载到FPGA，就可容易的到一个模型机。从改模型机，设计者就可以很直观的测试其逻辑功能以及性能指标。 二、FPGA不断扩大的应用领域 据Gartner Dataquest在去年美国DAC(设计自动化年会)期间公布的数据，每年采用ASIC开始进行设计的数量在逐年下降，取而代之的是ASSP（特殊应用标准产品），由于深亚微米（DSM）制程以后，ASIC的开发成本不断上升，因此标准产品中的FPGA是理想的选择之一。FPGA的应用领域不断扩大，未来，消费电子（例如HDTV、无线路由器）和汽车电子是所有应用中成长最快的。汽车行业一直在密切关注可编程逻辑器件（PLD），发掘PLD怎样帮助系统供应商和汽车制造商（原始设备生产商）获得成功。PLD凭借其较低的成本结构和较高的系统性能，进入了主流汽车市场。与ASSP解决方案不同，PLD所具有的灵活性在汽车行业中受到普遍欢迎。汽车图形处理汽车联网辅助驾驶音频处理汽车行业一直在密切关注可编程逻辑器件（PLD），发掘PLD怎样帮助系统供应商和汽车制造商（原始设备生产商）获得成功。PLD已经在信息娱乐和通信市场上得到了广泛应用，新兴的汽车辅助驾驶设计也采用了PLD。在这一领域中，某些应用发展非常迅速，包括道路偏离报警、夜视和胎压监