数字IC面试题

1. 简述数字IC设计流程2. 阐述下数字后端如何选择工艺节点（process node），如何选择metal stack(比如是选用1P7M还是1P8M)?3. 如何做好floorplan?大概阐述下做floorplan的步骤？如何qualify floorplan?4. 当design中memory特别多，多到已经无法全部摆放在boundary的周围，请问是否可以把memory摆放在core区域，为什么？这样做的利弊分别是什么？5. 如何规划powerplan?衡量powerplan好坏的指标有哪些？6. 影响标准单元延迟的因素有哪些？net delay是否可以为负值？为什么？如果可以为负值，请解释原因。

7. 请阐述placement这个步骤的作用，干什么的？placement这步包含哪些子步骤？8. 在placement阶段，针对时钟clock和reset等信号，是否需要额外特殊处理？为什么？9. placement后，如果发现timing violation比较大，应该如何debug？应该从哪些方面着手分析？10. placement阶段优化timing的方法，策略有哪些？11. 如何qualify一个placement结果？12. placement阶段是否需要设置clock uncertainty?如果需要，应该设多少值？13. 何为congestion？如果design中有比较严重的congestion，应该如何处理？14. 阐述下时钟树综合（clock tree synthesis）的作用？为何要做时钟树综合？15. 时钟树上clock inverter或者buffer的类型应该如何确定？是否可以用clock buffer来长tree？16. 要想让工具长好某段tree，应该告诉工具哪些要素？如何qualify一段clock tree?17. Clock tree latency 和clock skew哪个更重要？18. Clock tree太长有何坏处？clock skew较大有何利弊？19. cts之后clock skew是有哪些部分组成？cto后的clock skew值和cts 后的clock skew值有何不一样？20. 对于一个时钟结构比较复杂的设计，给你一个placement的constraint，你能否编写出时钟树约束文件（并非是指定clock inverter类型，max transition值等）？详述下你是如何分析设计的时钟结构的？21. cts后如何分析时钟树是否合理？22. 给定一个timing report，要求判断这条path是setup还是hold的timing report? 要求判断当前的report是什么阶段的report?分析该条path 是否有异常（比如某个delay值比较大等等）？23. 阐述下clock inter-balance是干什么用的？分析其存在的合理性。

1：什么是同步逻辑和异步逻辑？（汉王）同步逻辑是时钟之间有固定的因果关系。

异步逻辑是各时钟之间没有固定的因果关系。

同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。

改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入 x 有无变化，状态表中的每个状态都是稳定的。

异步时序逻辑电路的特点：电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件，电路中没有统一的时钟，电路状态的改变由外部输入的变化直接引起。

2：同步电路和异步电路的区别：同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。

异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。

3：时序设计的实质：时序设计的实质就是满足每一个触发器的建立/保持时间的要求。

4：建立时间与保持时间的概念？建立时间：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的最小时间。

保持时间：触发器在时钟上升沿到来之后，其数据输入端的数据必须保持不变的最小时间。

5：为什么触发器要满足建立时间和保持时间？因为触发器内部数据的形成是需要一定的时间的，如果不满足建立和保持时间，触发器将进入亚稳态，进入亚稳态后触发器的输出将不稳定，在0和1之间变化，这时需要经过一个恢复时间，其输出才能稳定，但稳定后的值并不一定是你的输入值。

这就是为什么要用两级触发器来同步异步输入信号。

这样做可以防止由于异步输入信号对于本级时钟可能不满足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中，导致亚稳态的传播。

（比较容易理解的方式）换个方式理解：需要建立时间是因为触发器的D端像一个锁存器在接受数据，为了稳定的设置前级门的状态需要一段稳定时间；需要保持时间是因为在时钟沿到来之后，触发器要通过反馈来锁存状态，从后级门传到前级门需要时间。

IC笔试面试题目集合1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPG等的概念）。

（仕兰微面试题目）2、FPGA和ASIC的概念，他们的区别。

（未知）FPGA是可编程ASIC。

ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。

根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。

与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点模拟电路3、基尔霍夫定律的内容是什么？（仕兰微电子）基尔霍夫定律（Kirchhoff Law）基尔霍夫电流定律（KCL）：对任一集总参数电路中的任一节点，在任一瞬间，流出该节点的所有电流的代数和恒为零。

基尔霍夫电压定律（KVL）：对任一集总参数电路中的任一回路，在任一瞬间，沿此回路的各段电压的代数和恒为零。

4、平板电容公式C=εS/4πkd5、三极管曲线特性。

（未知）6、描述反馈电路的概念，列举他们的应用。

（仕兰微电子）反馈是将放大器输出信号(电压或电流)的一部分或全部,回授到放大器输入端与输入信号进行比较(相加或相减),并用比较所得的有效输入信号去控制输出,这就是放大器的反馈过程.凡是回授到放大器输入端的反馈信号起加强输入原输入信号的,使输入信号增加的称正反馈.反之则反.按其电路结构又分为:电流反馈电路和电压反馈电路.正反馈电路多应用在电子振荡电路上,而负反馈电路则多应用在各种高低频放大电路上.因应用较广,所以我们在这里就负反馈电路加以论述.负反馈对放大器性能有四种影响: 1.负反馈能提高放大器增益的稳定性. （温度稳定性）2.负反馈能使放大器的通频带展宽. 3.负反馈能减少放大器的失真. 4.负反馈能提高放大器的信噪比. 5.负反馈对放大器的输出输入电阻有影响。

IC设计面试笔试题目集合分类笔试/面试题目集合分类--IC设计基础1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。

（仕兰微面试题目）2、FPGA和ASIC的概念，他们的区别。

（未知）答案：FPGA是可编程ASIC。

ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。

根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。

与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点模拟电路1、基尔霍夫定理的内容是什么？（仕兰微电子）2、平板电容公式(C=εS/4πkd)。

（未知）3、最基本的如三极管曲线特性。

（未知）4、描述反馈电路的概念，列举他们的应用。

（仕兰微电子）5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知）6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。

（未知）8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。

（凹凸）9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。

（未知）10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。

（未知）11、画差放的两个输入管。

（凹凸）12、画出由运放构成加法、减法、微分、积分运算的电路原理图。

并画出一个晶体管级的运放电路。

Q16. 一个 300K 温度下的 1K 电阻的热噪声电压是多少？
Q17. 一个晶体管在环境温度为 25C 的环境下消耗 25W 的功率。已知这个晶体管的热电阻是 3C/W，它的最大可工作电压为 150C，那么散热片的热电阻应该为多大？
RSA≤[(TJ-TA)/over{PD}]-(RJC+RCS)=(150℃-25℃)/25W-3℃/W=2℃/W
Q18. 用反相器、与非门和或非门电路画出异或门等效电路。
Q19. 在如下的工作中，你从事何种工作？ a. C++编程人员； b. Canary 岛的滑板俱乐部教员； c. 滚石乐队巡演的保安； d. 模拟设计工程师。
模拟 IC 笔试、面试题 2
三极管, 放大器, 负反馈, 灵敏度, 微电子
1、基尔霍夫定理的内容是什么？（仕兰微电子） 基尔霍夫第一定理：在集总电路中，任何时刻，对电路中的任一节点，流进某一节点的电流之和恒等于流出该节点的电流之和。 基尔霍夫第二定理：在集总电路中，任何时刻，对电路中的任一闭环回路，沿回路绕行方向上各段电压代数和恒等于零。 （集总电路：电路所涉及电路元件的电磁过程都集中在元件内部进行。用集总电路近似实际电路是有条件的，这个条件是实际电路 的尺寸要远小于电路工作时的电磁波长。对于集总参数电路，由基尔霍夫定律唯一地确定了结构约束。） 2、平板电容公式 (C=εS/4πkd)。（未知） 3、最基本的如三极管曲线特性。（未知） 4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） 在电路中，将输出量的一部分或全部通过一定的电路形式作用到输入回路，来影响其输入量的措施称为反馈。 负反馈能起到稳定电路的作用，比如共射放大电路中射级电阻 Re 能抵消由于温度升高引起的 Ic 上升。 正反馈可用于振荡器电路，将电路的自激振荡维持下去，最终形成稳定的振荡信号。 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改 变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知） 优点： （1）牺牲放大倍数而达到稳定放大倍数的效果，Af 减小到 A 的（1+AF）分之一，而增益稳定性提高到 A 的 （1+AF）倍。 （2）改变输入、输出电阻：串联负反馈 增大输入电阻（1+AF）倍、并联反馈减小输入电阻（1+AF）分之一 电压负反馈（稳定输出电压） 减小输出电阻 （1+AF）分之一 电流负反馈（稳定输出电流） 增大输出电阻 （1+AF）倍 （3）展宽频带 （1+AF）倍 （4）改善放大器的非线性失真（只能抑制电路内部的非线性失真；输出量在闭环前、后的基波不变时，非线性失真（输出的 谐波部分）才能减小到基本放大电路的（1+AF）分之一） 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子） 补偿： 引入负反馈，增加相位裕度（至少 45 度），使电路稳定性提高。 补偿方式： （1）密勒补偿 使极点 P1 更加靠近原点，极点 P2 更加远离原点，使相位在第二个极点处的-90 度变化延后了， 而 0dB 点的位置没变，从而相位裕度增加了。 （2）前馈补偿 抵消前馈路径（比如加一个单位缓冲器），消除右半平面零点。（相位曲线每经过一个 RHP 的 变化和经过一个极点的变化一样。） （通过加入调零电阻，调节 Rz 使右半平面零点远在带宽之外，也可以控制 RHP 的作用） 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知） 稳定：环路增益下降到 1 时，反馈信号的相位变化小于 180 度。改变方法：补偿-密勒补偿（控制极点位置）、前馈补偿（控 制右半平面零点位置） 8、给出一个差分运放，如何相位补偿，并画补偿后的波特图。（凹凸） 可参考两级运放的补偿及补偿前后波特图的变化（重点是极点位置的改变） 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未 知） 差分放大器：抑制共模干扰 10、给出一差分电路，告诉其输出电压 Y+和 Y-,求共模分量和差模分量。（未知）

IC类面试题IC类面试题一、基础知识部分1. 什么是集成电路（Integrated Circuit），它的优点和应用范围是什么？2. 请解释什么是半导体（Semiconductor），以及半导体材料的特点。

3. 请简要介绍一下半导体器件（如二极管、三极管）的结构、工作原理和应用。

4. 请解释什么是超大规模集成电路（VLSI），以及它的特点和应用范围。

5. 什么是数字集成电路（Digital Integrated Circuit）和模拟集成电路（Analog Integrated Circuit）？请列举它们各自的应用领域。

6. 请简要介绍一下有源器件（如场效应管、双极型晶体管）和无源器件（如电阻、电容、电感）的基本原理和应用。

二、设计能力部分1. 请设计一个简单的二极管整流电路，并解释它的工作原理和应用。

2. 如何设计一个简单的数字电路，将一个四位二进制数转换为十进制数？3. 请设计一个模拟滤波电路，用于去除输入信号中的高频噪声。

4. 如何设计一个集成电路，实现一个温度控制系统？请简要描述设计思路。

5. 请设计一个数字信号处理电路，能够实现输入数据的快速傅里叶变换。

6. 如何设计一个功率放大器电路，实现对输入信号的放大和输出？三、实践能力部分1. 请解释什么是电子设计自动化工具（Electronic Design Automation，简称EDA），并介绍一种常用的EDA工具。

2. 请介绍一种常用的半导体器件制造工艺，并谈谈其优缺点。

3. 请介绍一种常用的可编程逻辑器件（Programmable Logic Device，简称PLD），并解释它的工作原理和应用。

4. 请列举一些常见的集成电路封装形式，并解释它们的特点和应用场景。

5. 请介绍一种常用的模拟集成电路设计方法，以及一种常用的数字集成电路设计方法。

四、综合能力部分1. 在集成电路设计中，如何确定适当的工艺尺寸和电路结构，以实现设计要求？2. 在集成电路设计和制造中，如何解决功耗、发热和可靠性等问题？3. 在开发一个集成电路产品时，您认为最重要的是什么，为什么？4. 请谈谈您对未来集成电路技术发展的看法，以及您认为可能面临的挑战和机遇。

ic设计工程师面试常见问题_20个面试常见问题盘点IC设计工程师是一个从事IC开发，集成电路开发设计的职业。

随着中国IC 设计产业渐入佳境，越来越多的工程师加入到这个新兴产业中。

成为IC设计工程师所需门槛较高，往往需要有良好的数字电路系统及嵌入系统设计经验，了解ARM体系结构，良好的数字信号处理、音视频处理，图像处理及有一定的VLSI基础。

本文主要介绍的是IC设计工程师在面试中常遇到的问题盘点，具体的有20个跟随小编来一起看看吧。

一、什么是同步逻辑和异步逻辑？同步逻辑是时钟之间有固定的因果关系。

异步逻辑是各时钟之间没有固定的因果关系。

同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。

改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入x 有无变化，状态表中的每个状态都是稳定的。

异步时序逻辑电路的特点：电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件，电路中没有统一的时钟，电路状态的改变由外部输入的变化直接引起。

二、同步电路和异步电路的区别：同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。

异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。

三、为什么触发器要满足建立时间和保持时间？因为触发器内部数据的形成是需要一定的时间的，如果不满足建立和保持时间，触发器将进入亚稳态，进入亚稳态后触发器的输出将不稳定，在0和1之间变化，这时需要经过一个恢复时间，其输出才能稳定，但稳定后的值并不一定是你的输入值。

这就是为什么要用两级触发器来同步异步输入信号。

这样做可以防止由于异步输入信号对于本级时钟可能不。

注：红色为不会数字部分逻辑同步复位和异步复位：同步复位：同步复位仅在有效的时钟沿时对触发器复位，该复位信号经过组合逻辑馈送到触发器的D输入端。

同步复位优缺点：1）、优点：同步复位可以保证100%同步，可以对小的复位毛刺滤波；同步复位可以在时钟周期之间，对逻辑等式产生的毛刺进行滤波；a、有利于仿真器的仿真b、可以使所设计的系统成为100%的同步时序电路，这便大大有利于时序分析，而且综合出来的fmax一般较高。

c、因为他只有在时钟有效电平到来时才有效，所以可以滤除高于时钟频率的毛刺2）、缺点：同步复位有时需要脉冲展宽，用以保证时钟有效期间有足够的复位宽度；同步复位将复位信号经过组合逻辑馈送到数据输入端，从而增加了数据通道使用组合逻辑门数和相应的时延；a、复位信号的有效时长必须大于时钟周期，才能真正被系统识别并完成复位任务。

同时还要考虑，诸如：clk skew,组合逻辑路径延时,复位延时等因素。

b、由于大多数的逻辑器件的目标库内的DFF都只有异步复位端口，所以，倘若采用同步复位的话，综合器就会在寄存器的数据输入端口插入组合逻辑，这样就会耗费较多的逻辑资源。

C. An active clock is essential for a synchronous reset design. Hence you can expect more power consumption.异步复位：它是指无论时钟沿是否到来，只要复位信号有效，就对系统进行复位异步复位优点：1）、最大优点是只要综合工具工艺库有可异步复位的触发器，那么该触发器的数据输入通道就不需要额外的组合逻辑；2）、电路在任何情况下都能复位而不管是否有时钟出现。

a、大多数目标器件库的dff都有异步复位端口，因此采用异步复位可以节省资源b、设计相对简单。

c、异步复位信号识别方便d、Clocking scheme is not necessary for an asynchronous design. Hence design consumes less power. Asynchronous design style isalso one of the latest design options to achieve low power. Design community is scrathing their head over asynchronous design possibilities.异步复位缺点：1）、最大的问题在于它属于异步逻辑，问题出现在复位释放时，而不是有效时，如果复位释放接近时钟有效沿，则触发器的输出可能进入亚稳态，从而使复位失败。

第1篇1. 集成电路基础：- 请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSp、ASIC、FpGA等的概念）。

2. 研发工作特点：- 你认为你从事研发工作有哪些特点？3. 基尔霍夫定理：- 基尔霍夫定理的内容是什么？4. 集成电路设计流程：- 描述你对集成电路设计流程的认识。

5. 集成电路工艺：- 描述你对集成电路工艺的认识。

6. 模拟电路设计：- 最基本的如三极管曲线特性（太低极了点）。

- 基本放大电路，种类，优缺点，特别是广泛采用差分结构的原因。

- 反馈之类，如：负反馈的优点（带宽变大）。

7. 数字电路设计：- Verilog/VHDL设计计数器。

- 逻辑方面数字电路的卡诺图化简，时序。

8. 电容公式：- 平板电容公式(CS/4kd)。

9. 反馈电路：- 描述反馈电路的概念，列举他们的应用。

10. 负反馈种类：- 负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点。

11. 放大电路的频率补偿：- 放大电路的频率补偿的目的是什么，有哪些方法？12. 频率响应：- 频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。

13. A/D电路组成和工作原理：- A/D电路组成,工作原理。

14. 软件操作：- ic设计的话需要熟悉的软件: Cadence, Synopsys, Advant，UNIX当然也要大概会操作。

15. 实际工作所需要的一些技术知识：- 电路的低功耗，稳定，高速如何做到，调运放，布版图注意的地方等等。

请注意，这些题目仅供参考，实际面试中的题目可能会根据公司的具体需求和应聘者的背景有所不同。

第2篇一、基础篇1. 请简要描述电子工程的基本概念及其在现代社会中的应用。

2. 解释电子电路中的模拟信号和数字信号的区别。

3. 电流、电压和电阻之间的关系是什么？4. 电路中常见的电源有哪几种？5. 什么是基尔霍夫定律？6. 请简述二极管、晶体管和场效应晶体管的基本原理。

ic面试题目在工程领域中，集成电路（Integrated Circuit，IC）是一种由许多电子元件组成的电路，其主要作用是将多个电子元件集成在一个芯片上，以实现各种电子设备的功能。

IC技术是现代电子产业的核心之一，对于电子工程师而言，掌握IC设计和制造技术显得尤为重要。

面试是进入IC领域的一个重要步骤，通过面试可以让面试官了解应聘者的技术水平、工作经验以及解决问题的能力。

下面是一些常见的IC面试题目，我们来看一下：1. 请简要介绍一下集成电路（IC）的基本概念和应用领域。

集成电路是将多个电子元件（如晶体管、电容器、电阻器等）集成在一个芯片上的电路，通常使用半导体材料制成。

IC广泛应用于各种电子设备中，如计算机、手机、家电、汽车等。

它可以实现电子元器件的高度集成和小尺寸化，并具有低功耗、高可靠性等优点。

2. 请简述集成电路设计的主要流程。

集成电路设计主要包括以下几个步骤：（1）需求分析：确定IC的功能和性能指标。

（2）电路设计：通过模拟电路和数字电路的设计，实现IC的功能。

（3）布局设计：将电路设计图映射到芯片的布局上，确定电路元件的位置。

（4）版图设计：在布局的基础上，进行版图设计，编写版图规则。

（5）电路验证：对设计的电路进行仿真分析，确保电路的性能和可靠性。

（6）制造流程：将设计好的版图送入制造工艺流程，生产IC芯片。

（7）芯片测试：对生产的芯片进行测试，确保其功能和性能符合要求。

3. 什么是EDA工具？请举例说明。

EDA全称为Electronic Design Automation，即电子设计自动化，它是用于集成电路设计的软件工具。

EDA工具能够实现电路设计的各个环节，例如原理图绘制、电路仿真、版图设计等。

常见的EDA工具有Cadence公司的OrCAD、Mentor Graphics公司的PADS、Synopsys公司的Design Compiler等。

4. 对于数字集成电路设计，我们常用什么编程语言进行描述和仿真？在数字集成电路设计中，我们常用硬件描述语言（Hardware Description Language，HDL）进行描述和仿真。

完整版ic后端⾯试题4 .What are several factors to improve propagation delay of standard cell?哪些因素可以影响标准单元的延迟？T : Temperature V : V oltage 1）PVT P : Process答output load input transition，2））Vth 3 input transition （输⼊转换时间）（输出负载）output loadCout）delay=f（Ttransition，fanout越⼤的地⽅，延时会越⼤，因为要给更多的电容充电所以 3 How to fix x-talk violation？如何解决线间⼲扰？难度：4 （关于难度的定义，在第⼀题⾥⾯）1类）之类的只算其中（应该⾄少有5⼤类解决办法，wire spacing, shielding, change layer 3条答暂时把上⾯⼏位的答案总结为以下upsize victim net driver, downsize aggressor net driver1）change wire width increase wire space, shielding, change layer，2）insert butter in victim net3）的⼀个⼤条的，在⼯作中已经基本够⽤，但是还有两个不常⽤到的，是AMD能答出以上3 ⽜告诉我的。

的单元Hi-Vth4）把与victim net相连的输⼊端改成。

这个不易做到，但是也是解决⽅法5）改变信号的timing window1.Why power stripes routed in the top metal layers?为什么电源⾛线选⽤最上⾯的⾦属层？1难度：的话会占⽤⼀些有⽤的资低层使⽤率⽐较⾼，⽤来做power⾼层更适合global routing.答 1. 源，m1 Pin 。

第1篇一、面试背景随着科技的不断发展，数字电子技术已经成为现代电子技术的重要组成部分。

为了选拔优秀的人才，许多企业、研究机构和高校都会对数字电子技术专业的人才进行面试。

本篇面试题目旨在考察应聘者在数字电子技术领域的理论基础、实践能力以及解决问题的能力。

二、面试内容一、基础知识1. 请解释数字电子技术的基本概念，并说明它与模拟电子技术的区别。

2. 简述逻辑代数的基本运算，如与、或、非、异或等，并举例说明其在数字电路设计中的应用。

3. 解释卡诺图的概念，并说明如何使用卡诺图进行逻辑函数的化简。

4. 简述TTL和CMOS两种逻辑门电路的特点，并比较它们的优缺点。

5. 解释时序逻辑电路的基本概念，并说明组合逻辑电路与时序逻辑电路的区别。

6. 解释触发器的概念，并说明D触发器、JK触发器、T触发器的动作特点。

7. 解释寄存器和锁存器的概念，并说明它们的区别。

8. 解释脉冲波形的产生和整形，并说明施密特触发器和单稳态触发器的作用。

9. 解释半导体存储器的概念，并说明RAM、ROM、EEPROM等存储器的特点。

10. 解释可编程逻辑器件（PLD）的概念，并说明GAL、FPGA等PLD的特点。

二、实践应用1. 设计一个4位二进制加法器，并使用卡诺图进行化简。

2. 设计一个简单的计数器，要求实现0-9循环计数。

3. 设计一个串行数据到并行数据的转换电路，并说明其工作原理。

4. 设计一个数字信号发生器，要求输出方波、三角波和锯齿波。

5. 分析一个数字电路，说明其功能，并找出其中的错误。

6. 设计一个简单的数字温度计，要求测量范围在-50℃至150℃。

7. 设计一个数字频率计，要求测量范围在1Hz至10MHz。

8. 分析一个数字通信系统，说明其工作原理，并指出可能存在的问题。

9. 设计一个数字滤波器，要求对输入信号进行低通滤波。

10. 设计一个数字锁相环（PLL）电路，要求实现频率合成。

三、综合能力1. 介绍一种你所熟悉的数字信号处理算法，并说明其在实际应用中的优势。

ic验证工程师面试题一、背景介绍IC验证工程师是集成电路（IC）设计领域中的重要职业，主要负责验证和测试设计的可行性、正确性以及功能性。

他们需要具备扎实的电子工程知识和熟练的验证技能，以确保IC设计符合设计要求并可以正常运行。

IC验证工程师的面试题目通常涉及各个方面的知识与技巧，下面是一些常见的面试题目。

二、面试题目1. 请简要介绍一下你的背景和经验，特别是在IC验证领域的工作经历。

2. 在IC验证过程中，你是如何确保设计的正确性和一致性的？3. 请解释一下什么是仿真和验证，以及它们在IC设计过程中的作用。

4. 如果你在验证过程中发现设计存在错误，你会如何解决和修复这些问题？5. 在IC验证中，你经常使用哪些工具和软件？请列举并简要介绍它们的功能。

6. 你是否熟悉基本的验证语言和工具，例如Verilog、SystemVerilog 和UVM？请详细说明你的经验。

7. 请解释一下Constrained Random Verification（约束随机验证）的概念，并说明其优势和应用场景。

8. 在验证过程中，你是否遇到过时间和资源限制的挑战？请分享并解决这些挑战的方法。

9. 在IC验证中，测试计划和测试用例的编写对于验证的成功至关重要。

请描述一下你编写测试计划和测试用例的方法或流程。

10. 在项目进展紧张的情况下，你是如何管理时间和任务的分配的？请分享你的时间管理和组织能力。

三、结束语以上是一些常见的IC验证工程师面试题目，通过回答这些问题，你可以展示出你在IC验证领域的知识和技能，体现你的经验和能力。

同时，你的回答也需要结合实际工作和项目经历，给面试官展示你的应变能力和解决问题的能力。

祝你在面试中取得成功！。

第1篇一、基础知识1. 题目：简述半导体材料的特点及其分类。

解析：半导体材料具有导电性介于导体和绝缘体之间的特性。

半导体材料分为元素半导体和化合物半导体。

元素半导体主要有硅、锗等，化合物半导体主要有砷化镓、磷化铟等。

2. 题目：解释PN结的形成原理及其特性。

解析：PN结是由P型半导体和N型半导体组成的。

在PN结形成过程中，P区的空穴和N区的电子相互扩散，形成扩散区。

扩散完成后，由于电荷积累，在PN结两侧形成内建电场，阻止电荷继续扩散。

PN结具有单向导电性、整流作用、电容特性等特性。

3. 题目：什么是集成电路？简述集成电路的发展历程。

解析：集成电路是将多个晶体管、二极管、电阻、电容等元件集成在一个半导体芯片上，实现一定功能的电路。

集成电路的发展历程经历了以下阶段：分立元件阶段、小规模集成电路阶段、中规模集成电路阶段、大规模集成电路阶段、超大规模集成电路阶段。

4. 题目：什么是CMOS技术？简述CMOS技术的特点。

解析：CMOS技术是一种互补金属氧化物半导体技术，由N沟道MOSFET和P沟道MOSFET组成。

CMOS技术具有以下特点：低功耗、高集成度、低噪声、良好的温度稳定性等。

二、模拟电路1. 题目：简述运算放大器的特点及其应用。

解析：运算放大器是一种高增益、差分输入、单端输出的放大器。

运算放大器具有以下特点：高增益、低输入阻抗、高输出阻抗、带宽较宽等。

运算放大器广泛应用于模拟信号处理、模拟电路设计等领域。

2. 题目：解释负反馈的概念及其作用。

解析：负反馈是将输出信号的一部分反馈到输入端，与输入信号进行叠加，从而改变电路的放大倍数、带宽、线性度等特性。

负反馈的作用包括：稳定电路工作点、提高电路线性度、扩展电路带宽等。

3. 题目：什么是滤波器？简述滤波器的基本类型及其特点。

解析：滤波器是一种允许信号通过而阻止或削弱其他信号通过的电路。

滤波器的基本类型包括：低通滤波器、高通滤波器、带通滤波器、带阻滤波器。

芯片公司面试时会问的问题一、前言在现今科技日新月异的时代，芯片行业成为了一个备受关注的领域。

随着人工智能、物联网等技术的快速发展，芯片公司对于高端人才的需求也越来越大。

因此，芯片公司面试时会问到哪些问题呢？本文将从多个角度对此进行探讨。

二、技术方面1.请简述你对于芯片设计原理的理解？2.你对于数字信号处理有哪些了解？3.你能否介绍一下常见的EDA软件？4.请讲述一下你在FPGA设计方面的经验？5.你如何实现低功耗设计？6.请简述一下你对于模拟电路设计的理解？7.请介绍一下你对于射频电路设计的认识？8.请谈谈你在ASIC设计方面的经验？9.如何提高芯片性能？10.谈谈你在数字信号处理器（DSP）方面的经验。

三、项目经验1.请介绍一下你参与过哪些项目，具体负责了哪些部分？2.如果遇到项目中出现问题，你是如何处理和解决的？3.请分享一个比较有挑战性的项目经历。

4.你在项目中遇到过哪些困难？如何解决的？5.你如何保证项目的质量和进度？6.请谈谈你对于软件开发流程的理解。

7.请介绍一下你对于软件测试的认识。

8.请分享一下你在项目中发挥领导力的经历。

四、行业趋势1.你如何看待芯片行业未来的发展趋势？2.请谈谈你对于人工智能芯片的认识。

3.你了解物联网技术吗？请简单介绍一下。

4.请介绍一下最近热门的芯片技术有哪些？5.你如何看待中国芯片产业发展现状？6.请谈谈你对于5G技术的认识。

7.请分享一下你对于云计算技术的理解。

8.除了芯片设计，您还了解其他方面吗？比如封装测试等五、其他问题1.为什么选择我们公司？2.您有什么职业规划和目标吗？3.您在个人生活中是怎样保持工作与生活平衡的？4.您有什么特长或者爱好吗？5.您在团队合作中是如何发挥自己的优势的？6.您有什么自我评价？7.请谈谈你在学校期间的经历。

六、总结以上就是芯片公司面试时可能会问到的问题。

这些问题涵盖了技术方面、项目经验、行业趋势以及其他问题，对于应聘者来说都是非常重要的。

仕兰微面试题目电子类说明：1、笔试共分两部分：第一部分为基础篇（必答题）；第二部分为专业篇（选答题）。

2、应聘芯片设计岗位的同学请以书面形式回答问题并附简历参加应聘面试。

3、如不能参加现场招聘的同学，请将简历和答卷邮寄或发e-mail的形式（请注明应聘标题）给我们，以便我们对您作出客观、全面的评价。

第一部分:基础篇（该部分共有试题8题,为必答题，每位应聘者按自己对问题的理解去回答，尽可能多回答你所知道的内容。

若不清楚就写不清楚）。

1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。

2、你认为你从事研发工作有哪些特点？3、基尔霍夫定理的内容是什么？4、描述你对集成电路设计流程的认识5、描述你对集成电路工艺的认识。

6、你知道的集成电路设计的表达方式有哪几种？7、描述一个交通信号灯的设计。

8、我们将研发人员分为若干研究方向，对协议和算法理解（主要应用在网络通信、图象语音压缩方面）、电子系统方案的研究、用MCU、DSP编程实现电路功能、用ASIC设计技术设计电路（包括MCU、DSP 本身）、电路功能模块设计（包括模拟电路和数字电路）、集成电路后端设计（主要是指综合及自动布局布线技术）、集成电路设计与工艺接口的研究。

你希望从事哪方面的研究？（可以选择多个方向。

另外，已经从事过相关研发的人员可以详细描述你的研发经历）。

第二部分：专业篇（根据你选择的方向回答以下你认为相关的专业篇的问题。

一般情况)下你只需要回答五道题以上，但请尽可能多回答你所知道的，以便我们了解你的知识结构及技术特点。

1、请谈谈对一个系统设计的总体思路。

针对这个思路，你觉得应该具备哪些方面的知识？2、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx，其中，x为4位二进制整数输入信号。

硬件工程师面试题集（DSP，嵌入式系统，电子线路，通讯，微电子，半导体）---Real_Yamede 1、下面是一些基本的数字电路知识问题，请简要回答之。

(1) 什么是Setup和Hold 时间？答：Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。

建立时间(Setup Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳定不变的时间。

输入数据信号应提前时钟上升沿(如上升沿有效)T 时间到达芯片，这个T就是建立时间通常所说的SetupTime。

如不满足Setup Time，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入触发器。

保持时间(Hold Time)是指触发器的时钟信号上升沿到来以后，数据保持稳定不变的时间。

如果Hold Time 不够，数据同样不能被打入触发器。

(2) 什么是竞争与冒险现象？怎样判断？如何消除？答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产生的延时也就会不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞争。

由于竞争而在电路输出端可能产生尖峰脉冲或毛刺的现象叫冒险。

如果布尔式中有相反的信号则可能产生竞争和冒险现象。

解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。

(3) 请画出用D 触发器实现2 倍分频的逻辑电路答：把D 触发器的输出端加非门接到D 端即可，如下图所示：(4) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？答：线与逻辑是两个或多个输出信号相连可以实现与的功能。

在硬件上，要用OC 门来实现(漏极或者集电极开路)，为了防止因灌电流过大而烧坏OC 门,应在OC 门输出端接一上拉电阻(线或则是下拉电阻)。

(5) 什么是同步逻辑和异步逻辑？同步电路与异步电路有何区别？答：同步逻辑是时钟之间有固定的因果关系。

异步逻辑是各时钟之间没有固定的因果关系.电路设计可分类为同步电路设计和异步电路设计。