目录
摘要 (ii)
ABSTRACT (iii)
第一章绪论 (1)
1.1 研究背景及意义 (1)
1.2 国内外研究现状 (4)
1.3 主要研究内容及论文结构 (5)
第二章固态盘阵列控制逻辑的总体设计 (7)
2.1 阵列控制逻辑总体架构设计 (7)
2.2 接口逻辑设计 (8)
2.2.1 阵列控制逻辑互联技术设计 (8)
2.2.2 AXI4总线的实现 (9)
2.2.3 AXI4_lite总线的实现 (10)
2.3 RAID控制器设计 (11)
2.3.1 数据布局方式设计 (11)
2.3.2 阵列写逻辑设计 (13)
2.3.3 硬盘读写时序设计 (14)
2.4 SATA主机端控制器实现 (15)
2.4.1 物理层实现 (15)
2.4.2 链路层实现 (19)
2.4.3 传输层整实现 (26)
2.5 本章小结 (29)
第三章固态盘阵列控制逻辑的优化设计 (31)
3.1 控制逻辑性能优化设计 (31)
3.2 阵列的稳定性优化设计 (33)
3.2.1 NAND Flash的存储机理分析 (33)
3.2.2 硬盘阵列的垃圾回收分析 (35)
3.2.3 硬盘阵列的垃圾回收逻辑设计 (38)
3.3 控制逻辑的资源优化设计 (41)
3.3.1 SATA协议命令分析 (41)
3.3.2 SATA协议应用层简化设计 (45)
3.4 本章小结 (49)
第四章测试验证及结果分析 (51)
4.1 测试平台搭建 (51)
4.3 测试结果分析 (52)
4.3.1 功能测试结果分析 (53)
4.3.2 性能优化测试结果分析 (54)
4.3.3 资源占用率测试结果分析 (55)
4.4 本章小结 (56)
第五章总结与展望 (57)
致谢 (59)
参考文献 (61)
作者在学期间取得的学术成果 (63)
表目录
表2.1 三种片上总线对比 (8)
表2.2 不同厂商的SATA3.0固态硬盘数据读写测试 (12)
表2.3 扰码模块验证信息 (22)
表2.4 SATA协议基元编码表 (23)
表2.5 FIS类型 (27)
表3.1 ATA-ACS指令集 (42)
表3.2 阵列接口信号列表 (48)
表4.1 SATA控制器读写速度测试 (54)
表4.2 SATA主机控制器资源消耗 (55)
图目录
图1.1 磁盘容量随时间的变化曲线 (2)
图1.2 NAND Flash存储单元 (2)
图2.1 固态存储阵列整体设计 (7)
图2.2 阵列数据布局方式 (13)
图2.3 AXI读交易猝发时序 (9)
图2.4 AXI写交易猝发时序 (9)
图2.5 AXI4_lite写时序 (10)
图2.6 AXI4_lite读时序 (11)
图2.7 RAID3阵列数据写 (13)
图2.8 阵列写状态机 (14)
图2.9 硬盘读写时序 (14)
图2.10 硬盘读写状态机 (15)
图2.11 SATA协议整体视图 (16)
图2.12 物理层实现整体框图 (17)
图2.13 GTX结构图 (17)
图2.14 GTX配置页面 (18)
图2.15 物理层状态转移图 (19)
图2.16 数据在链路层中的传输过程 (20)
图2.17 链路层整体设计框图 (20)
图2.18 CRC校验模块仿真 (21)
图2.19 扰码模块验证结果 (22)
图2.20 SATA协议帧构成 (23)
图2.21 链路层发送状态转移图 (25)
图2.22 链路层接收状态转移图 (26)
图2.23 数据在传输层中的传输过程 (26)
图2.24 传输层整体设计框图 (27)
图2.25 主机到设备的register FIS构成 (27)
图2.26 设备到主机的register FIS构成 (28)
图2.27 DATA FIS构成 (28)
图2.28 Register FIS收发状态转移图 (29)
图3.1 阵列数据通路 (31)
图3.2 RAID3系统示意图 (32)
图3.3 硬盘速度随DMA大小变化直方图 (32)
图3.4 闪存芯片结构图 (34)
图3.5 闪存芯片的读写 (34)
图3.6 垃圾回收示意图 (36)
图3.7 垃圾回收策略对阵列性能影响 (37)
图3.8 基于垃圾回收感知的数据缓冲 (38)
图3.9 垃圾回收逻辑设计 (38)
图3.10 垃圾回收管理状态机 (39)
图3.11 基于DDR2的片外异步FIFO整体设计 (40)
图3.12 Non-Data命令执行流程 (43)
图3.13 DMA读命令执行流程 (44)
图3.14 写DMA命令执行流程 (45)
图3.15 应用层整体设计框图 (45)
图3.16 无数据命令状态机 (46)
图3.17 DMA读状态机 (46)
图3.18 DMA写命令执行状态转移图 (47)
图4.1 SATA控制器测试平台 (51)
图4.2 存储系统测试平台 (52)
图4.3 SATA控制器DMA写命令验证 (53)
图4.4 SATA控制器DMA读命令验证 (53)
图4.5 HD Tune对SATA3固态硬盘测速结果 (54)
图4.6 存储系统写性能测试 (55)
国防科技大学研究生院工学硕士学位论文