电子技术课程设计总
结报告
摘要 (3)
第一章设计指标 (4)
1.1设计题目 (4)
1.2设计任务和要求 (4)
1.3设计原理 (4)
第二章系统方案 (5)
2.1 系统模块及框图 (5)
2.2 单元电路设计 (6)
2.2.1 秒基准信号发生器 (6)
2.2.2 计数器 (7)
2.2.3 数码显示 (8)
2.2.3 校时切换电路 (8)
2.2.3 校时切换电路 (9)
2.2.4 整体电路图 (9)
2.2.5 部分芯片实际引脚图及功能 (11)
2.3 multisim 仿真 (12)
第三章方案总结 (12)
3.1 元件清单 (12)
3.2电路及方案的特点 (12)
3.3 心得体会 (13)
参考文献： (13)
摘要
时钟是生活中必不可少的工具，实际生活中，时钟小巧精致甚至很多是作为另一个工具的附加物（如手机、收音机等）。但实际上时钟的原型——脉冲源是时序逻辑电路完成其逻辑功能的基础。如果电源是数字电路的发动机的话，那么时钟源就是它的轮胎使它能向前运行，所以几乎所有电子产品都离不开时钟源。本设计目的不在制作生活用的电子时钟，而是希望通过对电子钟的分模块设计，加深对震荡电路、波形转换、分频器、计数器、数据选择器、译码器、数码管等的理解，加强对实际集成器件的应用，锻炼电路焊接技术和检查排错能力。
本设计通过32768Hz晶体和14位二进制分频器4060产生2Hz的脉冲信号，再通过JK 触发器4027组成的二分频器产生1Hz秒脉冲，比基于555定时器的时钟源精确和稳定。显示部分采用CD4511驱动共阴极7段数码管。校时部分采用四二选一数据选择器74157芯片选择正常走时或手动校时。
设计过程中先使用multisim11.0进行仿真设计，后又进行实际焊接。
第一章设计指标
1.1设计题目
数字电子时钟
1.2设计任务和要求
1、时钟的“时”要求用两位显示，采用24进制。
2、时钟的“分”、“秒”要求各用两位显示。
3、整个系统要有校时部分，校时时不能产生进位。
1.3设计原理
1、由石英晶体多谐振荡器和分频器产生1HZ标准秒脉冲。
2、“秒电路”、“分电路”均为00—59的六十进制计数、译码、显示电路。
3、“时电路”为00—23的二十四进制计数、译码、显示电路。
第二章 系统方案
2.1 系统模块及框图
数字显示电子钟系统包括秒脉冲发生器、秒60进制计数器、分60进制计数器、时24进制计数器、6个数码管及数字显示译码器、校时与正常走时选择电路、手动校时脉冲发生电路。系统总体框图如下。
其中通过控制开关控制数据选择器可以选择将1HZ 秒脉冲信号送给秒计数器并且断开校时脉冲对分、时计数器的控制，或断开1HZ 对秒计数器的控制给之清零信号并接通校时电路与分、时计数器的通道。
2.2 单元电路设计
2.2.1 秒基准信号发生器
秒基准信号发生器实质上是1Hz的时钟信号源，数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。它利用某种反馈方式产生时钟信号。对数字电路来说，振荡器的输出的幅度范围为0v—5v的方波信号而不是锯齿波、三角波或其他形式。利用555定时器和电容电阻可以产生时钟脉冲但是其精确度和稳定性不高。而通过32768Hz 石英晶体和非门构成的振荡器稳定性和精度都很高，但其频率太高需要多15级二分频器才能产生1Hz的秒基准信号。
所以考虑使用含有非门和14级二进制串行分频器的集成块CD4060，既可以提供非门又可以进行14级二分频产生2Hz的信号，其中反相器并联电阻可使反相器工作在，电压跳变的转折区，利于起振，阻值不能太小否则无法起振。如图1。
20p
再将2Hz的信号经由双JK触发器4027芯片组成的二分频器进行二分频得到1Hz的秒基准信号。如下图2：
2.2.2 计数器
秒、分计数器都是60进制计数器，时计数器为24进制。考虑到成本，采用2-5-10计数器74ls90，共需六个。
每个7490的引脚1和12相接构成十进制计数器再由两个10进制计数器配上与门构成60进制和10进制计数器如图3（60进制）和图4（24进制）。
A B C D
2.2.3 数码显示
显示模块采用7段显示共阴极数码管，使用CD4511BE译码并驱动，330 电阻限流，4511的试灯和消隐都接高电平，锁定接地，电路图如图5（显示电路）
2.2.3 校时切换电路
校时电路的核心是四二选一数选器74157，相当于四个同步切换单刀双掷开关，切换开关通过与非门改造的反相器把信号送给74157的地址输入端，加个反相器可以有效控制控制开关切换时对已经校准过的分、时产生干扰。分脉冲输入时接的与非门也是为了防止控制开关切回正常走时时对已经校准的分的干扰。
注：由于仿真软件的限制，轻触开关用单刀单掷开关代替。
2.2.4 整体电路图
注：由于仿真软件的限制，轻触开关用单刀双掷开关代替。数码管已经内置译码器。
2.2.5 部分芯片实际引脚图及功能
a 11
a 22
3
a 34
a 4
b 1
b 2
b 3
b 4
5
6
7
8a 11
a 22
3
a 34a 4
b 1
b 2
b 3
b 4567
8
——A0
A2
A3
A1
BL
LT
VSS LE
D
F C VCC A
G E
B 7
261438
510
15
11
16
13
14
912
CD4511BE
引脚3和引脚4分别为试灯和消隐，低电平有效，故本设计使用时接高电平。 引脚5为锁定功能，高电平有效，使用时接低电平。
引脚1为地址端，用于选择将A 送给Y 或者将B 送给Y
74LS157
2.3 multisim 仿真
在仿真妙基准信号发生器时，发现用CD4060和晶体模拟晶振并不能出现脉冲信号。在网上查阅资料后发现，可能是模拟晶振需要耗费大量计算资源，所以一般仿真软件无法仿真晶振。但可以用单独的反相器和晶体等仿真出振荡电路。
小时的高位能显示0、1、2三个数，属于三进制，刚开始误以为它是二进制故最初时计数器的高位7490芯片没有将引脚1和12相接构成十进制，结果仿真时发现高位出现2就自动清零，此问题才得以发现并更正。
刚开始没有考虑，校时切换开关动作对分、时的影响。仿真结果是，校时切换时，分和时都自动出现进位，后经改进控制开关串联一个与非门构成的反相器，并使用与非门将校时切换时送给秒的清零信号反馈给分的时钟输入端抑制其进位。
第三章方案总结
3.1 元件清单
3.2电路及方案的特点
该电子时钟电路，采用32768Hz晶体和CD4060内部的反相器构成振荡器，晶体生产工艺成熟，频率精确稳定，而且反相器可对其波形整形，故可产生精确稳定的脉冲信号，通过CD4060的14级分频器和JK触发器改造的二分频器将脉冲变成1Hz的妙基准脉冲。所用器件不多就可产生妙基准时钟。
该电路还通过四二选一数选器构成，校时和正常走时切换电路，校时的时候切断了秒脉冲并将秒计数器清零不会产生进位。正常走时的时候切断了校时脉冲，校时轻触开关不起作用。同时利用与非门构成的反相器消除开关动作和抖动对分、时计数器的影响。
由于成本的原因，选用7490作为10进制计数器，需要先将2-5进制连接成10进制，造成连线增多不利于实际焊接。由于译码器限制未考虑数码管无效零消隐，增加了电路功耗。由于时间原因，未设计整点报时电路。
改进方向是增加无效零消隐功能，利用减法计数器触发555定时器并驱动蜂鸣器实现整点前报时相应次数。
3.3 心得体会
通过此次数字显示电子时钟的设计，熟悉了课程设计的基本原则和一般过程。强化了将复杂系统分功能块设计的思想。设计时很大程度上利用了计算机的模拟仿真技术，帮助发现和解决了许多问题，例如通过仿真异步清零法实现的60进制计数器，彻底弄清楚了同步清零与异步清零的不同，和实际应用中的使用方法。但有时仿真软件也带来了一些问题，比如仿真时采用方波电源提供1Hz秒脉冲，结果走了好长时间也没出现走秒，用示波器测其波形，结果好长时间才出现一次跳变，于是发现仿真的频率比实际频率低的多，后来将频率提高到几千赫兹才出现了接近走秒频率。而且通过了解还发现不同的计算机仿真的结果还不一样，有的同学将频率调为几百赫兹就能得到接近秒的频率。这让我对仿真软件有了更深的认识。理论和仿真上没问题后，开始了实际焊接。焊接可是花费了大量时间，一方面实际管脚图与仿真管脚不同，而且芯片正面与反面管脚位置分布相反很容易搞混；另一方面初次焊接电路板，由于电子钟所用元件多，受限于万用板面积，芯片排布很紧密，更增加了管脚识别和焊接难度。焊接时不是焊接不牢固就是焊接短路，真是花费了好长时间才逐渐掌握。
但可惜的是最终焊出来的板，后面的线占满了板，小时部分显示与校准也有问题，管脚和连线实在太多，检查多次找不到问题。而且由于使用网线里面的细线作为连接用线，后来才发现这种比较硬的线不敢多次掰动检查，否则很容易折断，于是最终放弃了检查小时部分。虽然实物没有做成功，但还是在焊接过程中学了不少东西。比如用万用表检查连通性，可有效的检查出短路和虚焊，这是我焊板时使用最多的排错方法。有时候不得不接通电源，测量特定点的电压，可检查出某些线路没有完全短路但绝缘性不好，造成电位不高不低。这也帮我解决了几次疑难问题。焊接时没增加一个数码管就接通电源检查一下，结果每次都有问题，需要检查更正。这就是理论与实践区别，仿真时很轻易的就实现了的电路在焊接时却举步维艰。但无论最后的结果是怎样，我努力做了，我收获不小。虽然小时部分显示不正常，但仍然有三分之二的显示正常，很是欣慰。
参考文献：
《数字电子技术基础》艾永乐付子义主编
《模拟电子技术基础》艾永乐付子义主编
《电工电子实践系列教材—电子技术实践》阎有运主编