数字电路组合逻辑电路设 计实验报告 The Standardization Office was revised on the afternoon of December 13, 2020
实验三组合逻辑电路设计（含门电路功能测试）
一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测
出门电路的输出响应。动态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。
组合逻辑电路的应用 1.实验目的 （1）初步学会组合逻辑电路的设计方法，设计3人表决器及路灯控制电路。 （2）测试所设计电路的逻辑功能。 （3）学会合理布局、布线技巧，提高检查线路与排除故障的能力。 2.实验预习要求 （1）复习组合逻辑电路的设计方法，认真预习以下的实验内容和步骤。 （2）用与非门设计3人表决器电路。 （3）用异或门及与门设计路灯控制电路。 （4）利用EDA软件对路灯控制电路进行仿真。 3.实验原理 组合逻辑电路的设计方法大致归纳如下： （1）进行逻辑抽象 ①根据设计要求，确定输入、输出信号及它们之间的因果关系； ②设定变量，用英文字母加以表示； ③状态赋值，即用“0”或“1”表示信号的状态； ④列真值表，把变量的各种取值和相应的函数值列表。 （2）进行化简及转换函数式 ①用卡诺图法或代数法化简，得函数表达式； ②根据实验室具有的门电路元件情况，将表达式转换成相应逻辑的最简函数式。（3）画逻辑电路 设计时应本着电路结构最简单、使用器件最少的原则。 4.实验参考电路 74LS20是4输入双与非门集成块，管脚排列见图1。74LS00是2输入四与非门集成块，管脚排列见图2。74LS86是2输入四异或门集成块，管脚排列见图3。 图1 74LS20管脚排列图2 74LS00管脚排列
图3 74LS86管脚排列 内容和步骤 5.实验 实验内容和步骤 （1）用与非门设计一个3人表决器，逻辑功能是3人表决，有2人或3人赞成时，表决通过，否则不通过。应用一片74LS20和一片74LS00集成块实现。 ①按题意确立输入、输出变量。设A、B、C为3人的输入变量，赞成为“1”，反对为“0”；Y为表决结果的输出变量，通过为“1”，不通过则为“0”。 ②列出真值表，填入表1中。 的真值表 和功能测试表 真值表和功能测试表 表1 表决器 表决器的 输入输出实测电路输出 A B C Y Y ③写出逻辑表达式： Y= ④卡诺图化简后： Y= ⑤化为与非形式： Y= ⑥根据简化了的逻辑表达式，画出逻辑电路图。 ⑦按图接线，A、B、C端接“0”或“1”逻辑按钮，Y接到发光二极管或电平显示装置上。 ⑧测试表决器的功能，并填入表1中的最右面一列。
数字电子技术第三章(组合逻辑电路)作业及答案 -标准化文件发布号：（9456-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII
第三章（组合逻辑电路）作业及答案 1、写出图3-1所示组合逻辑电路中输入输出的逻辑关系式和真值表。 图3-1：组合逻辑电路逻辑图 解：（1）C A A AC B A Y +=++=1 （2）D B C B A CD B A CD B A D BD CD A B A Y ++=++=+=++=）（ 2 2、试分析图3-2所示组合逻辑电路，写出其逻辑函数表达式。若设S 1﹑S 0为功能控制信号，A ﹑B 为输入信号，L 为输出，说明当S 1﹑S 0取不同信号值时，电路所实现的逻辑功能。 图3-2：组合逻辑电路逻辑图 3、试用与门、或门和非门，或者与门、或门和非门的组合来实现如下各逻辑函数关系，画出相应的逻辑电路图。 （1）1 Y AB BC =+ A B S 1 S 0 =1 =1 & =1
（2）2Y A C B =+（） （3）3Y ABC B EF G =++（） & & 1 ≥Y1. 1 A B C . & 1 ≥Y2 . 1 A B C & 1 ≥1 ≥& & 1 A B C . E F G .Y3 . . . 4、试用门电路设计4线-2线优先编码器，输入、输出信号都是高电平有效，要求任一按键按下时，G S 为1，否则G S =0；还要求没有按键按下时，E O 信号为1，否则为0。
5、试用逻辑门电路设计一个2选1数据选择器，输入信号为A、B，选择信号为S，输出信号为Y，要求写出真值表、逻辑函数表达式和画出逻辑电路图。 6、某公司3条装配线各需要100kW电力，采用两台发电动机供电，一台100kW，另外一台是200kW，3条装配线不同时开工，试设计一个发电动机控制电路，可以按照需求启动发电动机以达到节电的目的。
第一章 1. 什么是模拟信号什么是数字信号试举出实例。 模拟信号-----指在时间上和数值上均作连续变化的信号。例如，温度、压力、交流电压等信号。 数字信号-----指信号的变化在时间上和数值上都是断续的，阶跃式的，或 者说是离散的，这类信号有时又称为离散信号。例如，在数 字系统中的脉冲信号、开关状态等。 2. 数字逻辑电路具有哪些主要特点 数字逻辑电路具有如下主要特点： ●电路的基本工作信号是二值信号。 ●电路中的半导体器件一般都工作在开、关状态。 ●电路结构简单、功耗低、便于集成制造和系列化生产。产品价格低 廉、使用方便、通用性好。 ●由数字逻辑电路构成的数字系统工作速度快、精度高、功能强、可 靠性好。 3. 数字逻辑电路按功能可分为哪两种类型主要区别是什么 根据数字逻辑电路有无记忆功能，可分为组合逻辑电路和时序逻辑电路两类。组合逻辑电路：电路在任意时刻产生的稳定输出值仅取决于该时刻电路输入值的组合，而与电路过去的输入值无关。组合逻辑电路又可根据 输出端个数的多少进一步分为单输出和多输出组合逻辑电路。时序逻辑电路：电路在任意时刻产生的稳定输出值不仅与该时刻电路的输入值有关，而且与电路过去的输入值有关。时序逻辑电路又可根据电 路中有无统一的定时信号进一步分为同步时序逻辑电路和异 步时序逻辑电路。 4. 最简电路是否一定最佳为什么 一个最简的方案并不等于一个最佳的方案。最佳方案应满足全面的性能 指标和实际应用要求。所以，在求出一个实现预定功能的最简电路之后，往往要根据实际情况进行相应调整。 5. 把下列不同进制数写成按权展开形式。 (1) 10 (3) 8 (2) 2 (4) 16 解答（1）10 = 4×103＋5×102＋1×101＋7×100＋2×10-1＋3×10-2 ＋9×10-3 （2）2= 1×24＋1×22＋1×21＋1×2-2＋1×2-4
组合逻辑电路在实际中的应用 摘要：组合逻辑电路是数字系统中数字电路的一个主要组成部分之一, 功能繁多, 使用非常广泛, 可以直接用小规模、中规模或大规模集成电路实现任何一个组合逻辑函数。本来主要介绍组合逻辑电路在实际中的几个应用。 关键词：组合逻辑电路；数学运算；数据选择器 Combinational logic circuit in the actual application Abstract: In combinational logic circuit is a digital system is a major component of the digital circuit, one of the functions of use is very broad, can be directly with small, medium size or large scale integrated circuit to realize any combinational logic function. Was mainly introduced several of combinational logic circuit in actual application. Key words:Combinational logic circuit; Mathematics; Data selector 组合逻辑电路是指在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与电路以前状态无关，而与其他时间的状态无关。组合逻辑电路是一种现时输出只决定于现时输入而与电路的过去状态无关的电路组合逻辑电路。 组合逻辑电路是数字系统中数字电路的一个主要组成部分之一, 功能繁多, 使用非常广泛, 可以直接用小规模、中规模或大规模集成电路实现任何一个组合逻辑函数。用门电路实现组合逻辑电路, 可以归结为这样几种应用方向：计算机和数字系统中的编码器、译码器、代码转换与校验电路、数据选择与数据分配器、加法器、数值比较器等。控制系统中的各种控制电路。如报警电路、门铃电路、数字系统中的逻辑控制电路、自控系统中的种种控制电路。信号产生电路。由门电路可以组成脉冲振荡电路, 压控振荡等。由门电路的反馈线相连接, 产生触发器这种新型器件, 成为时序电路的基本器件。在模拟系统, 将门电路接入反馈电阻, 可以使它由开关状态转换为线性状态, 组成线性放大器。 1 组合逻辑器的数学运算 在数字系统中算术运算都是利用加法进行的，因此加法器是数字系统中最基本的运算单元。组合逻辑器可以在很多方面使用，如计算机和数字系统中的编码器、译码器、代码转换与校验电路、数据选择与数据分配器、加法器、数值比较器等，由于二进制运算可以用逻辑运算来表示，因此可以用逻辑设计的方法来设计运算电路。加法在数字系统中分为全加和半加，所以加法器也分为全加器和半加器。 ⑴半加器设计 半加器不考虑低位向本位的进位，因此它有两个输入端和两个输出端。设加数（输入端）为A、B ；和为S ；向高位的进位为Ci+1。
实验目的 1.掌握组合逻辑电路的功能测试。 2.验证半加器和全加器的逻辑功能。 3.学会二进制的运算规律。 实验器材 二输入四“与非”门组件3片，型号74SL00 二输入四“异或”门组件1片，型号74SL86 六门反向器门组件1片，型号74SL04 二输入四“与”门组件1片，型号74SL08 实验内容 A：一位全加/全减法器的实现 电路做加法还是做减法是由M决定的。当M=0时做加法运算，输入信号A、B和Cin分别为加数、被加数和低位来的进位，S为和数，Co为向上位的进位；当M=1时做减法运算，输入信号A、B和Cin分别为减数、被减数和低位来的借位，S为差，Co为向上位的借位。 B：舍入与检测电路设计 用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大于或等于(5)10时，电路的输出F1=1；其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1；其他情况F2=0。
实验前准备 ▽内容A：一位全加/全减法器的实现 ①根据全加全减器功能，可得到输入输出表如下： ②由以上做出相应的卡诺图：
③于是可得其逻辑电路图： ▽内容B：舍入与检测电路设计 ①根据舍入与检测电路功能，可得到输入输出表如下： ②由上做出相应的卡诺图：
③于是可得其逻辑电路图： 实验步骤 1.按要求预先设计好逻辑电路图； 2.按照所设计的电路图接线； 3.接线后拨动开关，观察结果并记录。
实验体会 本次是第一次实验，主要了解了实验平台，同时需要我们将自己设计好的电路，用实验台上的芯片来实现。由于实验所使用的线很多，芯片的接口也多，所以一定要细心，分清楚连接芯片的输入、输出端，以免接错线。
时序逻辑电路的组成及分析方法案例说明 一、时序逻辑电路的组成 时序逻辑电路由组合逻辑电路和存储电路两部分组成，结构框图如图5-1所示。图中外部输入信号用X （x 1，x 2，… ，x n ）表示；电路的输出信号用Y （y 1，y 2，… ，y m ）表示；存储电路的输入信号用Z （z 1，z 2，… ，z k ）表示；存储电路的输出信号和组合逻辑电路的内部输入信号用Q （q 1，q 2，… ，q j ）表示。 x x y 1 y m 图8.38 时序逻辑电路的结构框图 可见，为了实现时序逻辑电路的逻辑功能，电路中必须包含存储电路，而且存储电路的输出还必须反馈到输入端，与外部输入信号一起决定电路的输出状态。存储电路通常由触发器组成。 2、时序逻辑电路逻辑功能的描述方法 用于描述触发器逻辑功能的各种方法，一般也适用于描述时序逻辑电路的逻辑功能，主要有以下几种。 （1）逻辑表达式 图8.3中的几种信号之间的逻辑关系可用下列逻辑表达式来描述： Y =F (X ，Q n ) Z =G (X ，Q n ) Q n +1=H (Z ，Q n ) 它们依次为输出方程、状态方程和存储电路的驱动方程。由逻辑表达式可见电路的输出Y 不仅与当时的输入X 有关，而且与存储电路的状态Q n 有关。 （2）状态转换真值表 状态转换真值表反映了时序逻辑电路的输出Y 、次态Q n +1与其输入X 、现态Q n 的对应关系，又称状态转换表。状态转换表可由逻辑表达式获得。 （3）状态转换图
状态转换图又称状态图，是状态转换表的图形表示，它反映了时序逻辑电路状态的转换与输入、输出取值的规律。 （4）波形图 波形图又称为时序图，是电路在时钟脉冲序列CP的作用下，电路的状态、输出随时间变化的波形。应用波形图，便于通过实验的方法检查时序逻辑电路的逻辑功能。 二、时序逻辑电路的分析方法 1.时序逻辑电路的分类 时序逻辑电路按存储电路中的触发器是否同时动作分为同步时序逻辑电路和异步时序逻辑电路两种。在同步时序逻辑电路中，所有的触发器都由同一个时钟脉冲CP控制，状态变化同时进行。而在异步时序逻辑电路中，各触发器没有统一的时钟脉冲信号，状态变化不是同时发生的，而是有先有后。 2.时序逻辑电路的分析步骤 分析时序逻辑电路就是找出给定时序逻辑电路的逻辑功能和工作特点。分析同步时序逻辑电路时可不考虑时钟，分析步骤如下： （1）根据给定电路写出其时钟方程、驱动方程、输出方程； （2）将各驱动方程代入相应触发器的特性方程，得出与电路相一致的状态方程。 （3）进行状态计算。把电路的输入和现态各种可能取值组合代入状态方程和输出方程进行计算，得到相应的次态和输出。 （4）列状态转换表。画状态图或时序图。 （5）用文字描述电路的逻辑功能。 3.案例分析 分析图8.39所示时序逻辑电路的逻辑功能。 图8.39 逻辑电路 解:该时序电路的存储电路由一个主从JK触发器和一个T触发器构成，受统一的时钟CP控制，为同步时序逻辑电路。T触发器T端悬空相当于置1。 （1）列逻辑表达式。 输出方程及触发器的驱动方程分别为
实验三组合逻辑电路设计（含门电路功能测试）
一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。
测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测出门电路的输出响应。动态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表
A B C 0 0 1 0 1 1 1 0 1 1 1 0 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。 测试电路如图3-2所示。试验中A、B输入高、低电平，由数字电路实验箱中逻辑电平产生电路产生，输入F可直接插至逻辑电平只是电路的某一路进行显示。 仿真示意
第四章组合逻辑电路 4.1概述 1、数字电路种类：逻辑电路根据输岀信号对输入信号响应的不同分为两类：一类是组合逻辑电路，简称组合电路;另一类是时序逻辑电路，简称时序电路。 2、组合逻辑电路定义：某一时刻电路的输出状态仅由该时刻电路的输入信号决定，而与该电路在此输入信号之前所具有的状态无关。从电路结构上来看，组合逻辑电路的输出端和输入端之间没有反馈回路。 3、电路结构框图 组合电路的一般电路结构如右图所示。可用如下表达式裏示： X n-P X n） 点. | i 1）电路由逻辑门构成，不含记忆元件. 2）输出卷反馈到输入的回路（不含反馈元 件）所以输出与电路原来状态无关时序电路（以 后祥细讨论）某一时刻电路的输岀状态不仅取决 于该时刻电路的输入信号,还与该电路在此输入 信号之前所具有的状态有关。组逻电合辑路 X千― n-1 X n 组合电路有两类问题：7?给定电路，分析其功能。
4.2组合逻辑电路的分析方法与设计方法 421组合电路的分析方法 一、分析步骤： 1、由已知的逻辑图，写出相应的逻辑函数式； 2、对函数式进行化简； 3、根据化简后的函数式列真值表； 4、找出其逻辑功能； 5、评价与改进。（评价给定的逻辑电路是否经济、合理。）设计步骤用框图表示如下:
A?B (A^)C i+AB C (A^B)C f +AB = (A^B)C i +AB 一位二进制加法器。 A 为被加数， B 为加数, C,为低位的进位数。 S 为本位之和， C 。是本位向高位的进 位数。 ? 真值表 A^B 0 0 7 0 1 1 0 0 0 0 0 0 0 0 1 0 0 1 0 1 s (A?B)C Z 0 0 1 0 1 0 0 1 1 0 0 1 0 1 A?B?C. AB T" 0 0 0 0 0 0 0 0 1 0 1 Co P 0 0
第1 章数字逻辑基础 部分习题解答 1.3 将下列十进制数转换成等值的二进制数、八进制数、十六进制数。要求二进制数保留小数点后4位有效数字。 （1）（19）D ；（2）（37.656）D ；（3）（0.3569）D 解： （19）D＝（10011）B＝（23）O＝（13）H （37.656）D＝（100101.1010）B＝（45.5176）O＝（25.A7E）H （0.3569）D＝（0.01011）B＝（0.266）O＝（0.5B）H 1.4 将下列八进制数转换成等值的二进制数。 （1）（137）O ；（2）（36.452）O ；（3）（0.1436）O 解： （137）O＝（1 011 111）B （36.452）O＝（11110. 10010101）B （0.1436）O＝（0.001 100 011 11）B 1.5 将下列十六进制数转换成等值的二进制数。 （1）（1E7.2C）H ；（2）（36A.45D）H ；（3）（0.B4F6）H 解： （1E7.2C）H＝（1 1110 0111.0010 11）B （36A.45D）H＝（11 0110 1010. 0100 0101 1101）B （0.B4F6）H＝（0.1011 0100 1111 011）B 1.6 求下列BCD码代表的十进制数。 （1）（1000011000110101.10010111）8421BCD ； （2）（1011011011000101.10010111）余3 BCD ； （3）（1110110101000011.11011011）2421BCD； （4）（1010101110001011.10010011）5421BCD ； 解： （1000 0110 0011 0101.1001 0111）8421BCD＝（8635.97）D （1011 0110 1100 0101.1001 0111）余3 BCD ＝（839.24）D （1110 1101 0100 0011.1101 1011）2421BCD＝（8743.75）D （1010 1011 1000 1011.1001 0011）5421BCD＝（7858.63）D 1.7 试完成下列代码转换。 （1）（1110110101000011.11011011）2421BCD = （？）余3 BCD （2）（1010101110001011.10010011）5421BCD= （？）8421BCD
1．逻辑函数的两种标准形式分别为。 2．将2004个“1”异或起来得到的结果是（0）。 3．半导体存储器的结构主要包含三个部分，分别是（译码器）、（存储阵列）、（控制逻辑）。 4．A/D转换的四个过程是采样、保持、量化和（编码），其中采样脉冲的频率要求至少是模拟信号最高频率的（2）倍。 5．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（5/128）v；当输入为10001000，则输出电压为（5*136/128）v。 6．就逐次逼近型和双积分型两种A/D转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换精度高。 7．（61. 5)10 == (3D.8)16 = (10010001.1000)5421BCD； 8．已知某74ls00为2输入4与非门，I OL=22mA，I OH=2mA，I IL=2mA，I IH=40μA，则其低电平输出的扇出系数N OL=（11），其高电平输出的扇出系数N OH=（50）； 9．函数的最小项表达式为F=（4.5.7），最大项表达式为（0.1.2.3.6） 10. 根据对偶规则和反演规则，直接写出的对偶式和反函数， Fd =（)，=()； 11． 12．已知X=（-17），则X的8位二进制原码为（10001001），其8位二进制补码为（11110111）； 13．T' 触发器的次态方程是（Qn+1 = ~Qn）； 14．D触发器的次态方程是（）； 15．根据毛刺的不同极性，可以将逻辑险象分为0型险象和1型险象，对于一个逻辑表达式，若在给定其它变量适当的逻辑值后，出现F= （）的情形，则存在1型险象；
时序逻辑电路分析例题 1、 分析下图时序逻辑电路。 解： 1、列出驱动方程：111==K J 1//122Q A AQ K J +== 2、列出状态方程： 将驱动方程代入JK 触发器的特性方程Q K JQ Q //*+=得： /1*1Q Q = 212/1//21//2/1*2Q AQ Q Q A Q Q A Q AQ Q +++= 3、列出输出方程： 21//2/1Q Q A Q AQ Y += 4、列出状态转换表： （1）当A=1时： 根据：/1*1Q Q =；21/2/1*2Q Q Q Q Q +=；/ 2/1Q Q Y =得：
（2）当A=0时： 根据：/1*1Q Q =；2/1/21*2 Q Q Q Q Q +=；21Q Q Y =得： 5、画状态转换图： 6、说明电路实现的逻辑功能： 此电路是一个可逆4进制（二位二进制）计数器，CLK 是计数脉冲输入端，A 是加减控制端，Y 是进位和借位输出端。当控制输入端A 为低电平0时，对输入的脉冲进行加法计数，计满4个脉冲，Y 输出端输出一个高电平进位信号。当控制输入端A 为高电平1时，对输入的脉冲进行减法计数，计满4个脉冲，Y 输出端输出一个高电平借位信号。 2、如图所示时序逻辑电路，试写出驱动方程、状态方程，画出状态图，说明该电路的功能。
()()n n n n n n n n n n n n n n Q XQ Q Q X Q Q X Q Q Q X Q Q X Q Q X Q 0 1 1 1 1 010110 11+=⊕=+=⊕=++ 输出方程 ()01Q Q X Z ⊕= 1、 状态转换表，如表所示。状态转换图，略。 CP X Z
组合逻辑电路的分析实例 下面将对一些实际组合电路进行分析，进一步加深对分析方法的理解和运用。 例1 分析图10.1（a ）和（b ）所示电路。 解 由图10.1（a ）写出逻辑函数表达式，并进行化简 cd d cd c ab b ab a G ?⊕?= ()()[]()()[] ()() d c b a d c d c b a b a d c d d c c b a b b a a ⊕⊕⊕=+⊕+=+++⊕+++= 由表达式求出真值表1： 表1 真值表 真值表1表明：在图10.1（a ）所示电路中，当a 、b 、c 、d 中有奇数个1时，G 为1；反之G 为0。这显然是采用偶校验位产生电路。 图1（a ）所示电路使用与非门太多，连线也多，既不经济也不可靠，改用图1（c ）所示电路，同样可以实现产生偶校验位的功能。 （a ） （b ） （c ） 图1 例1电路图
由图1（b ）可写出F 的表达式 F = G ⊙d c b a ⊕⊕⊕ 该表达式表明，在图10.1（b ）所示电路中，当收到a 、b 、c 、d 和G 五位码元之后，若F 为1，即判定码组a 、b 、c 、d 正确；若F 为0，即判定码组发生错误，显然是偶校验检测器。 例2 分析图2所示电路的逻辑功能。 解 由图2可见该电路有三个输入信号A 0、A 1、A 2，三个控制信号G 1、A G 2、B G 2和八个输出信号0Y 、1Y 、2Y 、3Y 、4Y 、5Y 、6Y 、7Y 。 （1）根据给定电路图写出输出信号的逻辑函数表达式： B A G G G A A A Y 2210120= B A G G G A A A Y 2210121= B A G G G A A A Y 2210122= B A G G G A A A Y 2210123= B A G G G A A A Y 2210124= B A G G G A A A Y 2210125= B A G G G A A A Y 2210126= B A G G G A A A Y 2210127= （2）根据表达式可以得到如表2所示的真值表。由表达式可见，当G 1为0时，无论其它输入信号为什么状态，70~Y Y 均为1，同理A G 2和B G 2只要有一个为1时，70~Y Y 也都为1。为了列表方便，通常将A G 2和B G 2用下式表示：B A G G G 222+=。 图2 74LS138逻辑图
习题 4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。 习题4.1图 解：B A B A B A B A B A F ⊕=+=+= 该电路实现异或门的功能 4.2分析图所示电路，写出输出函数F 。 习题4.2图 解：[]B A B B B A F ⊕=⊕⊕⊕=)( 4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟． 图 解：B A B A B A AB B AB A AB B AB A F ⊕=?=???=???= 4.4由与非门构成的某表决电路如图所示。其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。 （1） 试分析电路，说明决议通过的情况有几种。 （2） 分析A 、B 、C 、D 四个人中，谁的权利最大。 解：（1）ABD BC CD ABD BC CD L ++=??= （2） L B A =1 =1 =1 F F B A
(3)根据真值表可知，四个人当中C 的权利最大。 4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。 习题4.5图 解：（1）011011)(S S B S A S S B S A L ⊕⊕+⊕=⊕⊕?⊕= (2) 4.6试分析图所示电路的逻辑功能。 习题4.6图 解：（1）ABC C B A F )(++= 10
(2) 电路逻辑功能为：“判输入ABC 是否相同”电路。 4.7已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。 习题4.7图 解：（1）根据波形图得到真值表： C AB BC A C B A F ++= 4.8、设∑=)14,12,10,9,8,4,2(),,,(m D C B A F ，要求用最简单的方法，实现的电路最简 单。 1）用与非门实现。 2）用或非门实现。 3) 用与或非门实现。 F C B A
中国石油大学（北京）远程教育学院 《数字逻辑》期末复习题 一、单项选择题 1. TTL 门电路输入端悬空时，应视为( A ) A. 高电平 B. 低电平 C. 不定 D. 高阻 2. 最小项D C B A 的逻辑相邻项是（ D ） A ．ABCD B ．D B C A C ．C D AB D ．BCD A 3. 全加器中向高位的进位1+i C 为( D ) A. i i i C B A ⊕⊕ B.i i i i i C B A B A )(⊕+ C.i i i C B A ++ D.i i i B C A )(⊕ 4. 一片十六选一数据选择器，它应有（ A ）位地址输入变量 A. 4 B. 5 C. 10 D. 16 5. 欲对78个信息以二进制代码表示，则最少需要（ B ）位二进制码 A. 4 B. 7 C. 78 D. 10 6. 十进制数25用8421BCD 码表示为（B ） A.10 101 B.0010 0101 C.100101 D.10101 7. 常用的BCD 码有（C ） A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码 8. 已知Y A AB AB =++,下列结果中正确的是（C ） A:Y=A B:Y=B C:Y=A+B D: Y A B =+ 9. 下列说法不正确的是（ D ） A:同一个逻辑函数的不同描述方法之间可相互转换 B:任何一个逻辑函数都可以化成最小项之和的标准形式 C:具有逻辑相邻性的两个最小项都可以合并为一项 D:任一逻辑函数的最简与或式形式是唯一的 10. 逻辑函数的真值表如下表所示，其最简与或式是（C ）
A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC + 11．以下不是逻辑代数重要规则的是( D ) 。 A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则 12．已知函数E)D (C B A F +?+=的反函数应该是( A ) 。 A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?= D. [] )E D (C B A F +?+?= 13．组合逻辑电路一般由（ A ）组合而成。 A 、门电路 B 、触发器 C 、计数器 D 、寄存器 14．求一个逻辑函数F 的对偶式，可将F 中的（ A ）。 A 、“·”换成“+”，“+”换成“·”,常数中的“0”“1”互换 B 、原变量换成反变量，反变量换成原变量 C 、变量不变 D 、常数中的“0”换成“1”，“1”换成“0” 15．逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。 A. AB+AC+AD+AE B. A+BCED C. (A+BC)(A+DE) D. A+B+C+D+E 16．下列逻辑电路中，不是组合逻辑电路的有（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器 17．逻辑表达式A+BC=（ C ）
模块6 组合逻辑电路 一、判断题 1. 组合逻辑电路具有记忆功能。（） 2. 组合逻辑电路是由集成运放大器所组成的。（） 3. 组合逻辑电路的读图就是分析电路所能实现的逻辑功能。（） 4. 组合逻辑电路的设计就是根据功能要求设计逻辑电路。（） 5. 组合逻辑电路读图的第一步是根据实际问题建立真值表。（） 6. 组合逻辑电路的输出取决于该时刻的输入。（） 7. 触发器是一种常见的组合逻辑电路。（） 8. 编码器属于组合逻辑电路。（） 9．编码器的功能是将输入端的各种信号转换为二进制数码。 ( ) 10．译码器的功能是将二进制码还原成给定的信息符号。 ( ) 11. 在3位二进制编码器中，输入信号为8位二进制代码，输出为3个特定对象。( ) 12.在8421BCD编码器中，其输出端为BCD码。（） 13. 8421BCD编码器，有10个输入端，BCD码由4个输出端口输出。（） 14. 在编码器中，两个输入信号同时有效时，必须采用优先编码器。（） 15. 编码器的输入端与输出端的数量是相同的。（） 16. BCD编码器的输出，是以二进制形式表达十进制数码。（） 17.普通编码器允许同时输入多个输入信号。（） 18. 显示译码器的功能是将二进制码复原为十进制码。（） 19. 显示器的作用仅显示数字。（） 20. 译码器是由逻辑门电路所构成的。（） 21. 在输入端信号消失后，译码器的输出仍然维持不变。（） 22. 74LS138集成电路是3线—8线译码器。（） 23. 数码管某几个发光二极管损坏，会引起显示缺段的现象。（） 24. 2位二进制代码可以表示4种输入组合。（） 25. 显示译码器的作用是将输入端的BCD码译成驱动数码管的信号。（）二、单项选择题 1. 组合逻辑电路的功能是。 A．放大数字信号 B．实现一定的逻辑功能 C．放大脉冲信号 D．存储数字信号 2．组合逻辑电路中一般不包括以下器件。 A．与门 B．非门 C．放大器 D．或非门3．不属于组合电路表达方式的一项是。 A．真值表 B．逻辑电路 C．逻辑函数表达式 D．二进制代码 4．关于组合逻辑电路不正确的表述是。 A．组合逻辑电路是由逻辑门电路所组成 B. 组合逻辑电路不可以作为存储信号的记忆元件 C. 组合逻辑电路的输出取决于输入状态 D. 组合逻辑电路的输出与以前状态有关 5．组合逻辑电路是属于。 A．数字电路 B. 模拟电路与门电路的组合 C. 模拟电路 D. 数字与模拟电路的组合 6．优先编码器同时有两个输入信号时，是按的输入信号编码。 A．高电平 B．低电平 C．高优先级 D．高频率7．要完成二进制代码转换为十进制数，应选择的电路是。 A．译码器 B．编码器 C．数据选择器 D．数据分配器 8．半导体数码管是由排列成显示数字。 A．小灯泡 B．液态晶体 C．辉光器件 D．发光二极管 9. 一个输出n位代码的二进制编码器，可以表示种输入信号。 A. 2n B. 2n C. n2 D. n
(2分)正逻辑是指 C. 高电平用“1”表示，低电平用“0”表示 (2分)五个D触发器构成环形计数器，其计数长度为 B. 10 (2分)一个T触发器，在T=1时，来一个时钟脉冲后，则触发器（） D. 翻转 (2分)数字电路中的三极管工作在 C. 饱和区或截止区 (2分)当用异步I/O输出结构的PAL A. 组合逻辑电路 (2分)用输出低点平有效的3/8译码器和逻辑门实现某一逻辑函数 A. 一定用与门 (2分)按计数过程中数字增减趋势，计数器可分为加法计数器，可逆计数器和 A. 减法计数器 (2分)五个D A. 5 (2分)四位比较器（74LS85）的三个输出信号A〉B，A=B，A＜B中，只有一个是有效信号时，它呈现 B. 低电平 (2分)测试放大电路输出电压幅值与相位的变化，可以得到它的频率响应，条件是 A. 输入电压幅值不变，改变频率 (2分)下列说法正确的是（） D. 竞争－冒险一般是由于信号传输延迟时间不一致引起的 (2分)为实现将JK触发器转换为D A. J=D,K=D (2分)合逻辑电路的有 D. 寄存器 (2分)三态门输出端的三种状态分别是高电平状态，低电平状态和
C. 高阻抗输出状态 (2分)存在约束条件的触发器是 C. JK触发器 (2分)欲对全班53个同学以二进制代码编码表示，最少需要二进制的位数是（） B. 6 (2分)所谓三极管工作在饱和状态，是指三极管 C. 发射结反偏置，集电结正偏置 (2分)下列说法是正确的是 A. 施密特触发器的回差电压ΔU=UT+-UT- (2分)一个触发器可记录一位二进制代码它有（）个稳态 C. 2 (2分)一个8选一数据选择器的数据输入端有（）个 E. 8 (3分)欲使JK触发器按Qn + 1=Qn JK触发器的输入端 A. J=K=1 C. J=Q,K=Q D. J=Q,K=1 E. J=1,K=Q (3分)PLD器件的基本结构组成有 A. 与阵列 B. 或阵列 C. 输入缓冲电路 D. 输出电路 (3分)下列说法正确的是（） A. 存储器容量等于字线×位线 C. 试用1024×4位的RAM构成4096×4位的存储单元，需要进行字扩展 D. 试用1024×4位的RAM构成4096×16位的存储单元，需要16片RAM (3分)逻辑表达式Y=AB可以用（CD）实现 C. 正与门
1、组合逻辑电路分析。采用4选1数据选择器和逻辑门构成图示电路。 1)写出下图的函数真值表和逻辑表达式。 2)叙述该电路的功能。 2、设计一个数字比较电路，能比较两个两位二进制数的大小，这两个数为A ＝A !A 0，B=B 1B 0，当A>B 时，F 1F 0＝10；当A=B 时，F 1F 0＝11；当A
(1) 写出该电路的逻辑函数 (2) 从真值表分析该电路的逻辑功能 5、根据图4所示4选1数据选择器实现的组合电路，写出输出E 表达式并化成最简“与或”表达式。 6、用八选一数据选择器74HC151（功能表见附录）和反相器设计一个函数发生器电路，它的功能如下表所示。要求写出设计步骤，并画出电路图。 A 2 A 1 A 0D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 S Y 74HC151 W （09南理工） 148输出接138,138输出接3个与门 A1A0=X3X2，D10=X1X0，D11=X1+X0，D12=X1+X0，D13=（X1+X0）‘ 。 D20=0，D21=X1⊙X0，，D22=X1⊙X0，D23=0 S 1 S 0 Y 0 0 AB 0 1 A+B 1 0 A B 1 1 A B e
武汉大学计算机学院教学实验报告课程名称数字逻辑成绩教师签名 实验名称触发器及其运用和组合逻辑电 路的分析实验序号02 实验日期2012-05 -09 姓名徐佩学号2012301 500163 专业计算机 科学与 技术 年级-班2012级 计科5 班 一、实验目的及实验内容 （本次实验所涉及并要求掌握的知识；实验内容；必要的原理分析） 小题分：一、实验目的 1）1.熟悉并掌握R-S、D、J-K触发器的构成、工作原理和功能测试方法。 2.学会正确使用触发器集成芯片。 3.了解触发器的简单应用。 2）1. 掌握组合逻辑电路的分析方法。 2. 掌握组合逻辑电路的设计方法，逻辑函数简化技术及芯片的使用方法。 二、实验内容 1）1. 基本R-S触发器的功能测试 2. 集成D触发器的功能测试及应用 2）1. 组合逻辑电路的分析 2. 组合逻辑电路的设计 三、实验原理 1）1用“与非门”构成的基本R-S触发器是无时钟控制低电平直接触发的触发器, 它具有置“0”、置“1”和“保持”三种功能 2在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为Q n+1＝D n ，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器 2）1、逻辑电路分析，是指对一个给定的逻辑电路找出其输出与输入之间的逻辑关系。 2、逻辑电路设计的首要任务是将设计问题转化为逻辑问题，即将文字描述的设计要求抽象为一种逻辑关系。就组合逻辑电路而言，就是抽象出描述问题的逻辑表达式。
二、实验环境及实验步骤 小题分：（本次实验所使用的器件、仪器设备等的情况；具体的实验步骤） 一、实验环境 1）1. 双踪示波器 2. 74LS00 二输入四与非门 3. 74LS112 双J-K触发器 4. 74LS74 双D触发器 2）1. TD-DS实验箱 2. 示波器 3. 74LS00 二输入四与非门 4. 74LS04 六反相器 5. 74LS20 四输入二与非门 6. 74LS86 二输入四异或门 二、实验步骤 1）用相对应的芯片做实验，连接电源，测试效果；验证电路的逻辑功能。 2）结合芯片，连接实验所给的逻辑电路，测试其功能。 三、实验过程分析 小题分：（详细记录实验过程中发生的故障和问题，进行故障分析，说明故障排除的过 程及方法。根据具体实验，记录、整理相应的数据表格、绘制曲线、波形等）
实验一：门电路功能测试及组合逻辑电路设计 一．实验目的： （1）掌握常用门电路的逻辑功能及测试方法。 （2）掌握小规模集成电路设计组合逻辑电路的方法。 二．实验仪器设备与主要器件 数字电路实验箱一个；双踪示波器一台；稳压电源一台；数字万用表一个；74LS00（四2输入与非门一片）；74LS10（三3输入与非门一片）；74LS20（二4输入与非门一片）。三．实验原理 与非门当输入均为高电平时，输出低电平；当输入有低电平时，输出为高电平。测试门电路的逻辑功能有静态测试和动态测试。静态测试时，门电路输入端加固定高低电平，用示波器，万用表或发光二极管测出门电路的输出响应。动态测试时，门电路的一端加脉冲信号，用示波器可观察输入波形和输出波形的同步关系。 四．实验内容及结果 1.对74LS00进行功能测试，按图2-1-2实现静态测试，测试结果与表2-1-2对照，说明测试的门电路功能是否正确；按图2-1-4实现动态测试，画出输入和输出的同步波形图，并说明实验所得的波形是否符合逻辑功能。 （1）静态测试真值表如下： 静态测试仿真电路图： （2）动态测试仿真电路图：
K=1: K=0: 2.分析测试图2-1-8所示电路的逻辑功能，将测试结果填入2-1-4的F列中，并写出逻辑表达式。 仿真电路如图：
真值表如下： 3.设计一个控制楼梯电灯的开关控制器。设楼上楼下各装一个开关，要求两开关均可分别控制楼梯间的一个电灯。设楼上开关用K1表示，楼下开关用K2表示，1表示开关闭合，0表示开关断开；楼梯电灯的状态用Y 表示，1表示亮，0表示灭，则开关和电灯的控制关系可参考表2-1-5所示的真值表。写出逻辑表达式，画出逻辑电路并接线调试，观察输出状态是否正确。 逻辑表达式为：2121K K K K Y ?+?= 真值表如下： 仿真电路图如图：