课程设计实验报告
-----物联网实验
学院：电子工程学院班级：2011211204
指导老师：赵同刚
一．物联网概念
物联网是新一代信息技术的重要组成部分。物联网的英文名称叫“The Internet of things”。顾名思义，物联网就是“物物相连的互联网”。这有两层意思：第一，物联网的核心和基础仍然是互联网，是在互联网的基础上延伸和扩展的网络；第二，其用户端延伸和扩展到了任何物体与物体之间，进行信息交换和通信。因此，物联网的定义是：通过射频识别（RFID）、红外感应器、全球定位系统、激光扫描器等信息传感设备，按约定的协议，把任何物体与互联网相连接，进行信息交换和通信，以实现对物体的智能化识别、定位、跟踪、监控和管理的一种网络。
二．物联网作用
现有成熟的主要应用包括：
—检测、捕捉和识别人脸，感知人的身份；
—分析运动目标（人和物）的行为，防范周界入侵；
—感知人的流动，用于客流统计和分析、娱乐场所等公共场合逗留人数预警；
—感知人或者物的消失、出现，用于财产保全、可疑遗留物识别等；
—感知和捕捉运动中的车牌，用于非法占用公交车道的车辆车牌捕捉；
—感知人群聚集状态、驾驶疲劳状态、烟雾现象等各类信息。
三．物联网无线传感（ZigBee）感知系统
ZigBee是一种新兴的短距离、低功耗、低数据速率、低成本、低复杂度的无线网络技术。ZigBee在整个协议栈中处于网络层的位置，其下是由IEEE 802.15.4规范实现PHY（物理层）和MAC（媒体访问控制层），对上ZigBee提供了应用层接口。
ZigBee可以组成星形、网状、树形的网络拓扑，可用于无线传感器网络（WSN）的组网以及其他无线应用。ZigBee工作于2.4 GHz的免执照频段，可以容纳高达65 000个节点。这些节点的功耗很低，单靠2节5号电池就可以维持工作6～24个月。除此之外，它还具有很高的可靠性和安全性。这些优点使基于ZigBee的WSN广泛应用于工业控制、消费性电子设备、汽车自动化、家庭和楼宇自动化、医用设备控制等。
ZigBee的基础是IEEE802.15.4，这是IEEE无线个人区域网工作组的一项标准，被称作IEEE802.15.4(ZigBee)技术标准。ZigBee不仅只是802.15.4的名字。IEEE仅处理低级MAC
层和物理层协议，因此ZigBee 联盟对其网络层协议和API 进行了标准化。ZigBee 联盟还开发了安全层。
四．物联网系统组成
（一）硬件平台
1、硬件组成
从硬件角度看，系统由4大部分组成：位于最底层的传感器采集节点、中间的路由节点、将数据传送到PC 机的协调器节点以及PC 机几个平台。系统框图如图2-1所示： PC
协调器
(LM3S9B96)
采集节点1采集节点5采集节点3采集节点4路由1路由2采集节点6
采集节点2路由3
ZigBee
UART/USB
ZigBee ZigBee ZigBee
图
2-1 系统框图
从上图可以看到，除协调器与PC 机的通讯可采用以太网或USB 外，其他各个部分之间都采用ZigBee 网络。整个系统除了PC 机外的其他部分都采用当前最流行的低功耗、小封装的Cortex-M3芯片做主控芯片。其中的终端节点和路由节点采用LM3S811，汇聚节点采用内部集成以太网和USB 控制器的LM3S6952或LM3S9B96，终端节点除ZigBee 部分进行数据传输外，还有不同的传感器信号处理部分。具体见下面介绍。
2、主要器件介绍
● LM3S6952：
支持最大主频为50MHz 的ARM Cortex-M3内核，256 Kbyte FLASH,64 KByte SRAM ，LQFP-100封装。集成10/100MHz 以太网、睡眠模块、正交编码器、3路10位ADC 、带死区PWM 、模拟比较器、3路UART 、SSI 、通用定时器，I2C 、CCP 等外设。
● LM3S9B96：
支持最大主频为80 MHz 的ARM Cortex-M3内核，256 KByte FLASH,96 KByte SRAM ，LQFP-100封装。集成10/100MHz 以太网、2路CAN 控制器、USB OTG 、外部总线EPI 、ROM 片上StellarisWare 软件、睡眠模块、正交编码器、16路ADC 、带死区PWM 、模拟比较器、UART 、SSI 、通用定时器、I2S 、I2C 、CCP 、高精度振荡器、DMA 等外设。
● LM3S811：
支持最大主频为50 MHz的ARM Cortex-M3内核，64 KByte FLASH,8 KByte SRAM，LQFP-48封装。集成正交编码器、4路10位ADC、带死区PWM、模拟比较器、2路UART、SSI、3个通用定时器，I2C、CCP等外设。
CC2420：
CC2420是Chipcon As公司推出的首款符合2.4GHz IEEE802.15.4标准的射频收发器。该器件包括众多额外功能，是第一款适用于ZigBee产品的RF器件。它基于Chipcon公司的SmartRF 03技术，以0.18um CMOS工艺制成只需极少外部元器件，性能稳定且功耗极低。CC2420的选择性和敏感性指数超过了IEEE802.15.4标准的要求，可确保短距离通信的有效性和可靠性。利用此芯片开发的无线通信设备支持数据传输率高达250kbps可以实现多点对多点的快速组网。
CC2420的主要性能参数如下：
●工作频带范围：2.400～2.4835GHz；
●采用IEEE 802.15.4规范要求的直接序列扩频方式；
●数据速率达250kbps，码片速率达2MChip/s；
●采用O-QPSK调制方式；
●超低电流消耗（RX:18.8mA,TX:17.4mA）高接收灵敏度（-95dBm）；
●抗邻频道干扰能力强(39dB)；
●内部集成有VCO、LNA、PA以及电源整流器，采用低电压供电(2.1～3.6V)；
●输出功率编程可控；
●IEEE 802.15.4的ＭＡＣ层硬件可支持自动帧格式生成、同步插入与检测、
16bitCRC校验、电源检测、完全自动MAC层安全保护(CTR,CBC－MAC,CCM)；
●与控制微处理器的接口配置容易(4总线SPI接口)；
●开发工具齐全，提供有开发套件和演示套件；
●采用QLP-48封装，外形尺寸只有７×７ｍｍ。
（二）、协调器介绍
（一）、协调器主要负责将路由器或采集节点上传的数据发送到上位机，因此采用集成USB控制器的LM3S9B96芯片，LM3S9B96芯片资源如下：
支持最大主频为80 MHz的ARM Cortex-M3内核，256 KByte FLASH,96 KByte SRAM，LQFP-100封装。集成10/100MHz以太网、2路CAN控制器、USB OTG、外部总线EPI、ROM 片上StellarisWare软件、睡眠模块、正交编码器、16路ADC、带死区PWM、模拟比较器、UART、SSI、通用定时器、I2S、I2C、CCP、高精度振荡器、DMA等外设。
（二）、协调器为EL-IOT-II实验箱，结构框图如图2-4所示：
采采采采采采采采采采320x240
TFT LCD
7279 KEY&DISPLAY 采采UART2采采JTAG2采采
UART1采采POWER
CAN 采采ETHERENT 采采
USB 采采
JTAG1&
REST1
AD Vref 采采
WIFI 采采采采LM3S9B96ZigBee RF18M SDRAM 采采I2S AUDIO SENSOR1ZigBee RF2ZigBee RF21M Flash& SD CARD LED1& SWITCH1ZigBee RF3ZigBee RF3
LED2DS18B20_1LED2
DS18B20_27279 KEY&DISPLAY JTAG3采采
UART3采采
LM3S811_
1REST 2SWITCH 2LM3S811_
2REST
3SWITCH 3采采6M 采采6M 采采
JTAG_LOCK 1JTAG_LOCK 2图2-4 EL-IOT-II 实验箱结构框图
（三）、EL-IOT-II 实验箱由三部分：左边的为协调器，所采用的CPU 芯片为LM3S9B96，右边的为两个采集节点，所采用的CPU 芯片为LM3S811。各模块介绍如下所示：
1、POWER 单元
POWER 主要为整个实验箱提供+5V 和+3.3V 电源，分别由相应的指示灯指示。实验箱后面的开关可以控制电源通断。所采用的+3.3V 电源转换芯片为AS2830-3.3，最大可以提供2A 的电流。电路图如图2-5所示：
图2-5 电源部分电路
2、UART1单元
该部分主要完成LM3S9B96与PC机通信或者控制实验箱上的外扩WIFI 模块，所用芯片为MAX3232。电路图如图2-6所示：
图2-6 232电平转换电路
5、USB单元
该部分主要实现USB通信实验，包括USB作为从设备与PC机通信和USB作为主设备去控制USB外设（如USB鼠标），由于LM3S9B96芯片集成了USB控制器，因此只需外接电平转换芯片，电路比较简单，电路图如图2-9所示：
图2-9 USB部分电路
6、JTAG1&REST1单元
JTAG1是LM3S9B96的下载口，采用标准20针的JTAG下载口，通过J-LINK或M3-LINK 仿真器对程序下载或仿真，电路图如图2-10所示：
REST1是LM3S9B96的复位按键，低电平复位，电路图如图2-11所示：
图2-11 复位电路
9、8M SDRAM单元
该部分通过LM3S9B96的EPI总线外扩了一个8M的SDRAM存储器，主要用于存储图片的
二进制文件。电路如图2-14所示：
图2-14 8M SDRAM单元电路
10、时钟1单元
该部分主要给LM3S9B96提供系统时钟跟网络时钟，系统时钟外接晶振为16MHz可以通
过芯片内部的PLL倍频，最大支持80MHz，网络时钟为25MHz。电路图如图2-15所示：
图2-15 时钟电路
11、320x240 TFT LCD单元
实验箱上包含了一个3.5寸的TFT LCD液晶，320X240像素，26万色，(四线电阻屏)
支持触摸功能。作为LM3S9B96的显示设备，实时得显示信息。电路如图2-16所示：
图2-16 液晶接口电路
12、ZigBee RF1接口单元
该部分主要是外扩ZigBee模块，通过LM3S9B96控制，从而实现协调器数据的接收与
ZigBee的组网，通信方式为SPI，接口电路如图2-17所示：
图2-17 协调器的ZigBee接口电路
（三）EL-IOTM板卡资源总览
☆ CPU单元： Cortex-M3内核， LM3S811芯片，工作频率最高50MHz；
☆时钟：6MHz，通过芯片内部的锁相环可以达到50MHz；
☆ SENSOR INTERFACE：该部分主要支持的传感器包括：温湿度、光照度、加速度、湿
度、可燃气体、红外温度、二氧化碳、氧气等；
☆ ZIGBEE INTERFACE：该部分主要是安装CC2420模块，然后通过ZIGBEE进行无线传
输；
☆ 按键：一个JTAG_LOCK键防止芯片锁死和两个用户按键；
☆ LED灯：3个LED灯供用户使用；
☆ 复位键：芯片复位使用，低电平复位；
☆ 蜂鸣器：可以完成蜂鸣器实验，也可以作为电池电量低报警使用。
☆ 20PIN JTAG：20针ARM标准JTAG下载口，支持公司的J-LINK和M3-LINK仿真器；
☆ UART：直连串口，可以输出一些调试信息；
☆ 电源：电源有3种方式可供选择：外部电源、USB供电以及锂电池供电；
☆ 拨码开关：拨码开关是整个板子的电源开关。
EL-IOTM板卡模块电路：
时钟模块：时钟模块采用外接的6MHz晶振作为主时钟，通过内部的锁相环可以倍频到50MHz。模块电路如图2-31所示：
图2-31 EL-IOTM板卡时钟电路
SENSOR INTERFACE和ZIGBEE INTERFACE模块：这两个模块主要是外接传感器和ZIGBEE 模块，然后进行传感器采集量的无线传输。电路图如图2-32所示：
图2-32 EL-IOTM板卡ZigBee与传感器电路
20PIN JTAG模块：该模块主要是与仿真器接口，支持公司的J-LINK和M3-LINK两种仿真器。电路图如图2-33所示：
图2-33 EL-IOTM板卡JTAG下载口电路
UART模块：该部分主要是通过串口可以显示一些调试信息，方便调试，采用直连的方
式与PC机连接。电路图如图2-34所示：
图2-34 EL-IOTM板卡串口电路
电源模块：电源可以由三种方式提供：USB、外部电源或锂电池供电，其中默认使用锂
电池，板子上已经做了充电电路，可以使用USB或外部电源进行充电。芯片所使用的3.3V
电压和传感器使用的+5V电压均由锂电池升压或降压之后提供。电路图如图2-35所示：
图2-35 EL-IOTM板卡电源电路
按键和LED模块：一个JTAG_LOCK、两个用户按键和3个用户LED灯供用户使用，电路
图如图2-36所示：
复位部分：复位部分采用RC复位，低电平复位。电路图如图2-37所示：
图2-37 EL-IOTM板卡复位电路
蜂鸣器模块：蜂鸣器既可以用户测试IO实验也可以电池电量较低的时候报警。采用9012驱动，低电平鸣叫。电路图如图2-38所示：
图2-38 EL-IOTM板卡蜂鸣器电路
五．LM3S811硬件实验
实验二LM3S811板卡串口实验
一、实验目的
1、学习UART的使用及其相关的API函数。
2、掌握UART的接收与发送。
二、实验内容
调用UART的API函数使能UART外设并设置波特率、数据位、停止位等信息，然后串口返回接收到的PC机数据。
三、实验设备
计算机、EL-IOTM板卡、仿真器、USB线（一头方一头扁）、串口线。
四、实验原理
首先，使能串口外设，并配置相应的GPIO引脚；然后，设置串口的通信波特率、数据位、停止位等；最后，调用发送与接收函数实现UART的发送与接收。
五、实验步骤
1、用串口线连接PC机的DB9串口和EL-IOTM板卡的串口UART；
2、将M3-LINK仿真器连接到EL-IOTM板卡的JTAG接口，给板卡上电；
3、在PC机上打开Keil uVision4环境，并打开实验程序\EL-IOTM板卡程序\UART\UART. Uvproj，编译、下载程序；
4、在PC机上打开串口调试助手，设置波特率9600、校验位NONE、数据位8、停止位1。按下复位键REST，在串口调试助手上可显示一串字符；输入字符将回显输入的字符；断开连接的串口线，再输入字符，观察显示有什么不同。
六．LM3S9B96硬件实验
实验二十七SCRIBBLE实验
一、实验目的
1、掌握触摸控制的流程。
2、掌握消息传递的方法。
二、实验内容
编写一个程序，通过触摸屏在液晶上画线。
三、实验设备
计算机、EL-IOT-II实验箱、仿真器、USB线1根（一头方的一头扁的）。
四、实验原理
在本试验中通过用户触摸触摸屏触发了触摸屏事件，Touchcreen call back set 函数把此事件通过 TSHandler 传送到 TSmainHandler。TSmainHandler 根据不同的事件做出不同的响应。从而实现在触摸屏上画线。
五、实验步骤
1、将仿真器连接到实验箱的JTAG1接口上，给实验箱上电；
2、在计算机上打开Keil uVision4环境，并打开实验程序\EL-IOT-II实验箱程序\LM3S9B96程序\boards\dk-lm3s9b96\scribble下的工程文件scribble.uvproj，编译、下载程序；
3、按下复位键（REST1），观察液晶上的显示，然后用手指按住液晶拖动将得到一条线，下次再拖的时候线条的颜色将改变，之前的线条会消失。
六、实验结果
七．ZigBee组网实验
实验一应用UCOS-II控制LED实验
一、实验目的
1、掌握创建UCOS-II任务的方法；
2、掌握基于Keil的LM3S UCOS-II移植模板的使用方法；
3、学会使用移植模板提供的LED API函数。
二、实验内容
本实验使用已经移植好的UCOS-II模板，在其中创建启动任务taskStart()和LED控制任务taskLed()。在taskLed()任务中，直接调用Target.c文件提供的API函数，控制开发板上的LED闪烁。
三、实验设备
1、EL-IOT-II物联网实训系统平台、仿真器、USB线（一头方的一头扁的）。
四、实验原理
在taskLed()任务中，调用模板提供的API函数，把LED1点亮或关闭。
五、实验步骤
1、短接J24上LED1的两个引脚；
2、复制一份基于Keil的移植模板到某个硬盘目录下，把目录的名称改为Led，把工程文件的名称改为Led.uvproj；
3、将UCOS-II Source的所有c文件和h文件复制到UCOS-II/Source目录下；
4、将User目录下OS_CONFIG_V252.h文件的内容复制到此目录下的os_cfg.h文件中；
5、双击Led.uvproj文件进入Keil集成开发环境，把除UCOS-II.c的所有c文件和h 文件添加到UCOS-II Sourse目录下；
6、进入Target.h文件设置EXT_CLK、PLLEN、CCLK_DIV为SYSCTL_XTAL_6MHZ、0、SYSCTL_SYSDIV_1，使单片机的系统时钟为6MHz，设置TARGET_LED1_EN为1，其它LED、蜂鸣器、按键、定时器0为0，将LED1的IO口设置为PF3，如下图所示；
7、修改Target.c文件中的targetInit()函数，在最后的位置加入API函数ledInit()，如下图所示；
数字电路综合实验报告 简易智能密码锁 一、实验课题及任务要求 设计并实现一个数字密码锁，密码锁有四位数字密码和一个确认开锁按键，密码输入正确，密码锁打开，密码输入错误进行警示。 基本要求： 1、密码设置：通过键盘进行4 位数字密码设定输入,在数码管上显示所输入数字。通过密码设置确定键（BTN 键）进行锁定。 2、开锁：在闭锁状态下，可以输入密码开锁，且每输入一位密码，在数码管上显示“-”，提示已输入密码的位数。输入四位核对密码后，按“开锁”键，若密码正确则系统开锁，若密码错误系统仍然处于闭锁状态，并用蜂鸣器或led 闪烁报警。 3、在开锁状态下，可以通过密码复位键（BTN 键）来清除密码，恢复初始密码“0000”。闭锁状态下不能清除密码。 4、用点阵显示开锁和闭锁状态。 提高要求： 1、输入密码数字由右向左依次显示，即：每输入一数字显示在最右边的数码管上,同时将先前输入的所有数字向左移动一位。 2、密码锁的密码位数（4~6 位）可调。
3、自拟其它功能。 二、系统设计 2.1系统总体框图 2.2逻辑流程图
2.3MDS图 2.4分块说明 程序主要分为6个模块：键盘模块，数码管模块，点阵模块，报警模块，防抖模块，控制模块。以下进行详细介绍。 1.键盘模块 本模块主要完成是4×4键盘扫描，然后获取其键值，并对其进行编码，从而进行按键的识别，并将相应的按键值进行显示。 键盘扫描的实现过程如下：对于4×4键盘，通常连接为4行、4列，因此要识别按键，只需要知道是哪一行和哪一列即可，为了完成这一识别过程，我们的思想是，首先固定输出高电平，在读入输出的行值时，通常高电平会被低电平拉低，当当前位置为高电平“1”时，没有按键按下，否则，如果读入的4行有一位为低电平，那么对应的该行肯定有一个按键按下，这样便可以获取到按键的行值。同理，获取列值也是如此，先输出4列为高电平，然后在输出4行为低电平，再读入列值，如果其中有哪一位为低电平，那么肯定对应的那一列有按键按下。由此可确定按键位置。
北京邮电大学数字电路与逻辑 设计实验 学院： 班级： 作者： 学号：
实验一 Quartus II原理图输入法设计 一、实验目的： (1)熟悉Quartus II原理图输入法进行电路设计和仿真 (2)掌握Quartus II 图形模块单元的生成与调 (3)熟悉实验板的使用 二、实验所用器材： (1)计算机 (2)直流稳压电源 (3)数字系统与逻辑设计实验开发板 三、实验任务要求 (1)用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模 块单元。 (2)用(1)中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能， 并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。 (3)用3线-8线译码器（74LS138）和逻辑门设计实现函数 ,仿真验证其功能，并下载到实验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。 四、设计思路和过程 （1）半加器的设计 半加器电路是指对两个输入数据位进行加法，输出一个结果位和进位，不产生进位输入的加法器电路。是实现两个一位二进制数的加法运算电路。数据输入AI被加数、BI加数,数据输出SO和数(半加和)、进位C0。 在数字电路设计中，最基本的方法是不管半加器是一个什么样的电路，按组合数字电路的分析方法和步骤进行。 1．列出真值表 半加器的真值表见下表。表中两个输入是加数A0和B0，输出有一个是和S0，另一个是进位C0。
2 该电路有两个输出端，属于多输出组合数字电路，电路的逻辑表达式如下函数的逻辑表达式为：SO=AI⊕BI CO=AB 所以，可以用一个两输入异或门和一个两输入与门实现。
院系：计算机科学学院专业：智能科学与技术年级： 2012 学号：2012213865 姓名：冉靖 指导教师：王文涛 2014年 6月1日
一. 以下是端口的各个寄存器的使用方式： 1．方向寄存器：PxDIR：Bit=1，输出模式；Bit=0，输入模式。 2．输入寄存器：PxIN，Bit=1，输入高电平；Bit=0，输入低电平。 3．输出寄存器：PxOUT，Bit=1，输出高电平；Bit=0，输出低电平。 4．上下拉电阻使能寄存器：PxREN，Bit=1，使能；Bit=0，禁用。 5．功能选择寄存器：PxSEL，Bit=0，选择为I/O端口；Bit=1，选择为外设功能。6．驱动强度寄存器：PxDS，Bit=0，低驱动强度；Bit=1，高驱动强度。 7．中断使能寄存器：PxIE，Bit=1，允许中断；Bit=0，禁止中断。 8．中断触发沿寄存器：PxIES，Bit=1，下降沿置位，Bit=0：上升沿置位。 9．中断标志寄存器：PxIFG，Bit=0：没有中断请求；Bit=1：有中断请求。 二．实验相关电路图： 1 MSP430F6638 P4 口功能框图： 主板上右下角S1~S5按键与MSP430F6638 P4.0~P4.4口连接： 2按键模块原理图： 我们需要设置两个相关的寄存器：P4OUT和P4DIR。其中P4DIR为方向寄存器，P4OUT 为数据输出寄存器。 主板上右下角LED1~LED5指示灯与MSP430F6638 P4.5~P4.7、P5.7、P8.0连接：
3 LED指示灯模块原理图： P4IN和P4OUT分别是输入数据和输出数据寄存器，PDIR为方向寄存器，P4REN 为使能寄存器： #define P4IN (PBIN_H) /* Port 4 Input */ #define P4OUT (PBOUT_H) /* Port 4 Output */ #define P4DIR(PBDIR_H) /* Port 4 Direction */ #define P4REN (PBREN_H) /* Port 4 Resistor Enable */ 三实验分析 1 编程思路： 关闭看门狗定时器后，对P4.0 的输出方式、输出模式和使能方式初始化，然后进行查询判断，最后对P4.0 的电平高低分别作处理来控制LED 灯。 程序流程图： 2 关键代码分析： #include
实验3 集成乘法器幅度调制电路 信息与通信工程学院 2016211112班 苏晓玥杨宇宁 2016210349 2016210350
一．实验目的 1．通过实验了解振幅调制的工作原理。 2．掌握用MC1496来实现AM和DSB的方法，并研究已调波与调制信号，载波之间的关系。3．掌握用示波器测量调幅系数的方法。 二．实验准备 1．本实验时应具备的知识点 （1）幅度调制 （2）用模拟乘法器实现幅度调制 （3）MC1496四象限模拟相乘器 2．本实验时所用到的仪器 （1）③号实验板《调幅与功率放大器电路》 （2）示波器 （3）万用表 （4）直流稳压电源 （5）高频信号源 三．实验内容 1．模拟相乘调幅器的输入失调电压调节。 2．用示波器观察正常调幅波（AM）波形，并测量其调幅系数。 3．用示波器观察平衡调幅波（抑制载波的双边带波形DSB）波形。 四．实验波形记录、说明 1.DSB信号波形观察
2.DSB信号反相点观察 3.DSB信号波形与载波波形的相位比较 结论：在调制信号正半周期间，两者同相；负半周期间，两者反相。
4.AM正常波形观测 5.过调制时的AM波形观察（1）调制度为100%
（2）调制度大于100% （3）调制度为30% A=260.0mv B=140.0mv
五．实验结论 我们通过实验了解振幅调制的工作原理是：调幅调制就是用低频调制信号去控制高频振荡（载波）的幅度，使其成为带有低频信息的调幅波。目前由于集成电路的发展，集成模拟相乘器得到广泛的应用，为此本实验采用价格较低廉的MC1496集成模拟相乘器来实现调幅之功能。 DSB信号波形与载波波形的相位关系是：在调制信号正半周期间，两者同相；负半周期间，两者反相。 通过实验了解到了调制度的计算方法 六．课程心得体会 通过本次实验，我们了解了振幅调制的工作原理并掌握了实现AM和DSB的方法，学会计算调制度，具体见实验结论。我们对集成乘法器幅度调制电路有了更好的了解，对他有了更深入的认识，提高了对通信电子电路的兴趣。 和模电实验的单独进行，通电实验增强了团队配合的能力，两个人的有效分工提高了实验的效率，减少了一个人的独自苦恼。
北邮,单片机,实验报告,电子琴 北邮单片机实验报告简易电子琴 2014年小学期单片机设计实验报告题目：基于单片机的电子音乐发生器 班级：班内序号：实验组号：学生姓名：指导教师： 基于单片机的电子音乐发生器 实验摘要 此次本组制作的基于PIC单片机的电子音乐发生器是具有LCD显示屏提示的音乐简单演奏、播放、存储等功能的演示作品，拥有以下4种功能： 1．按键演奏：即“电子琴”功能，可以用键盘上的“1”到“A”键演奏从低音sol到高音do等11个音； 2．点歌功能：即按动“B”“C”键分别演奏两首乐曲（可以表现准确的音高和音长）。3.存储音乐功能：即按右下角“F存储”键，然后按键演奏并存储，随后按“E”键结束,之后按“D键”就可以播放存储的乐曲了； 4.液晶显示功能：即在开始时显示“hello!”,在点播时分别显示“song b”、“song c”，在存储时显示“saving”。 电子音乐发生器采用以Microchip公司的PIC16F877芯片为核心的简单控制系统，外部电路连接有喇叭、键盘、LCD液晶显示屏以及其他必要系统调节元件。软件设计中涉及PORTB\PORTC\PORTD\PORTE用作普通数字I/O脚功能。本实验用
单片机PORTB\D接收来自键盘输入的指令信息，由此确定LCD液晶屏幕显示以及喇叭播放内容，再通过PORTC\D\E输出声音或字幕信息。 关键字 单片机——microcontroller芯片——CMOS chip 音乐发生器——music generator 分频——fractional frequency 一、实验论证与比较 本设计的核心器件是单片机芯片和音频功放芯片。单片机采用以Microchip公司的PIC16F87X系列中的PIC16F877芯片为核心构建简单控制系统，它完全可以满足本设计功能的需要。此音乐发生器设计利用单片机的输入输出功能，当按下播放功能键时，单片机的输出功能使外部电路连接的喇叭和LCD液晶显示屏同时播放声音及显示文字，从而实现各种复杂音乐播放器的功能。 在嵌入式系统设计中，扬声器等是常用的输出设备，它具有使用方便、价格便宜、电路接口简单等优点，因此，在嵌入式系统中被广泛使用。同时随着单片机的发展，其功能越来越强大，技术也越来越成熟，由此生产的音乐播放器越来越受到人们的喜爱。因此，在技术性操作、社会因素和经济方面都具有良好的可行性。我在实验中负责了全部软件设计，代码的编写，电路图的设计，以及部分硬件焊接。其中，困难的部分在于，理论上认为电子音乐发生器模拟真正乐器的仿真实现方法，与现实电路实现起来有着一定的差别，在长音、乐谱存储播放上，以及存储功能的代码
北京邮电大学信息与通信工程学院 微波实验报告 班级：20112111xx 姓名：xxx 学号：20112103xx 指导老师：徐林娟 2014年6月
目录 实验二分支线匹配器 (1) 实验目的 (1) 实验原理 (1) 实验内容 (1) 实验步骤 (1) 单支节 (2) 双支节 (7) 实验三四分之一波长阻抗变换器 (12) 实验目的 (12) 实验原理 (12) 实验内容 (13) 实验步骤 (13) 纯电阻负载 (14) 复数负载 (19) 实验四功分器 (23) 实验目的 (23) 实验原理 (23) 实验内容 (24) 实验步骤 (24) 公分比为1.5 (25) 公分比为1（等功分器） (29) 心得体会 (32)
201121111x 班-xx 号-xx ——电磁场与微波技术实验报告 实验二 分支线匹配器 实验目的 1．熟悉支节匹配器的匹配原理 2．了解微带线的工作原理和实际应用 3．掌握Smith 图解法设计微带线匹配网络 实验原理 支节匹配器是在主传输线上并联适当的电纳（或者串联适当的电抗），用附加的反射来抵消主传输线上原来的反射波，以达到匹配的目的。 单支节匹配器，调谐时主要有两个可调参量：距离d 和由并联开路或短路短截线提供的电纳。匹配的基本思想是选择d ，使其在距离负载d 处向主线看去的导纳Y 是Y0+jB 形式。然后，此短截线的电纳选择为-jB ，根据该电纳值确定分支短截线的长度，这样就达到匹配条件。 双支节匹配器，通过增加一个支节，改进了单支节匹配器需要调节支节位置的不足，只需调节两个分支线长度，就能够达到匹配（但是双支节匹配不是对任意负载阻抗都能匹配的，即存在一个不能得到匹配的禁区）。 微带线是有介质εr (εr >1)和空气混合填充，基片上方是空气，导体带条和接地板之间是介质εr ，可以近似等效为均匀介质填充的传输线，等效介质电常数为 εe ，介于1和εr 之间，依赖于基片厚度H 和导体宽度W 。而微带线的特性阻抗与其等效介质电常数为εe 、基片厚度H 和导体宽度W 有关。 实验内容 已知：输入阻抗Z 75in ，负载阻抗Z (6435)l j ，特性阻抗0Z 75 ，介质基片 2.55r ，1H mm 。 假定负载在2GHz 时实现匹配，利用图解法设计微带线单支节和双支节匹配网络，假设双支节网络分支线与负载的距离114d ，两分支线之间的距离为21 8 d 。画出几种可能的电路图并且比较输入端反射系数幅度从1.8GHz 至2.2GHz 的变化。 实验步骤 1．根据已知计算出各参量，确定项目频率。 2．将归一化阻抗和负载阻抗所在位置分别标在Smith 圆上。 3．设计单枝节匹配网络，在图上确定分支线与负载的距离以及分支线的长度，根据给定的介质基片、特性阻抗和频率用TXLINE 计算微带线物理长度和宽度。此处应该注意电长度和实际长度的联系。 4．画出原理图，在用微带线画出基本的原理图时，注意还要把衬底添加到图中，将各部分的参数填入。注意微带 分支线处的不均匀性所引起的影响，选择适当的模型。 5．负载阻抗选择电阻和电感串联的形式，连接各端口，完成原理图，并且将项目的频率改为1.8—2.2GHz 。 6．添加矩形图，添加测量，点击分析，测量输入端的反射系数幅值。 7．同理设计双枝节匹配网络，重复上面的步骤。
北京邮电大学 数字电路与逻辑设计实验 实验报告 实验名称：QuartusII原理图输入 法设计与实现 学院：北京邮电大学 班级： 姓名： 学号：
一．实验名称和实验任务要求 实验名称：QuartusII原理图输入法设计与实现 实验目的：⑴熟悉用QuartusII原理图输入法进行电路设计和仿真。 ⑵掌握QuartusII图形模块单元的生成与调用； ⑶熟悉实验板的使用。 实验任务要求：⑴掌握QuartusII的基础上，利用QuartusII用逻辑 门设计实现一个半加器，生成新的半加器图像模 块。 ⑵用实验内容（1）中生成的半加器模块以及逻辑门 实现一个全加器，仿真验证其功能，并能下载到实 验板上进行测试，要求用拨码开关设定输入信号， 发光二级管显示输出信号。 ⑶用3线—8线译码器（74L138）和逻辑门实现要求 的函数：CBA F+ C + =,仿真验证其 + B C B A A A B C 功能，，并能下载到实验板上进行测试，要求用拨 码开关设定输入信号，发光二级管显示输出信号。二．设计思路和过程 半加器的设计实现过程：⑴半加器的应有两个输入值，两个输出值。 a表示加数，b表示被加数，s表示半加和， co表示向高位的进位。
⑵由数字电路与逻辑设计理论知识可知 b a s ⊕=;b a co ?= 选择两个逻辑门：异或门和与门。a,b 为异 或门和与门的输入，S 为异或门的输出，C 为与门的输出。 (3)利用QuartusII 仿真实现其逻辑功能， 并生成新的半加器图形模块单元。 (4)下载到电路板，并检验是否正确。 全加器的设计实现过程：⑴全加器可以由两个半加器和一个或门构 成。全加器有三个输入值a,b,ci ，两个输 出值s,co ：a 为被加数，b 为加数，ci 为低 位向高位的进位。 ⑵全加器的逻辑表达式为： c b a s ⊕⊕= b a ci b a co ?+?⊕=)( ⑶利用全加器的逻辑表达式和半加器的逻 辑功能，实现全加器。 用3线—8线译码器（74L138）和逻辑门设计实现函数 CBA A B C A B C A B C F +++= 设计实现过程：⑴利用QuartusII 选择译码器（74L138）的图形模块
现代通信技术实验报告 班级： 2012211110 学号： 2012210299 姓名：未可知
在学习现代通信技术实验课上，老师提到的一个词“通信人”警醒了我，尽管当初填报志愿时选择了通信工程最终也如愿以偿，进入大三，身边的同学忙着保研、考研、出国、找工作，似乎大家都为了分数在不懈奋斗。作为一个北邮通信工程的大三学生，我也不断地问自己想要学习的是什么，找寻真正感兴趣的是什么，通信这个行业如此之大，我到底适合什么。本学期，现代通信技术这本书让我了解到各种通信技术的发展和规划，也让我对“通信人”的工作有了更深刻的认识。 一、通信知识的储备 《现代通信技术》第一页指出，人与人之间通过听觉、视觉、嗅觉、触觉等感官，感知现实世界而获取信息，并通过通信来传递信息。所谓信息，是客观事物状态和运动特征的一种普遍形式，客观世界中大量地存在、产生和传递着以这些方式表示出来的各种各样的信息。信息的目的是用来“消除不可靠的因素”，它是物质运动规律总和。因此，我们通信人的任务就是利用有线、无线等形式来将信息从信源传递到信宿，在传输过程中保证通信的有效性和可靠性。 而具体来讲，要实现信息传递，通信网是必需的通信体系，其中通信网分层的结构形式需要不同的支撑技术，包括业务网技术，向用户提供电话、电报、数据、图像等各种电信业务的网络；介入与传送网技术，实现信息由一个点传递到另一个点或一些点的功能。对此，我们通信工程专业学习课程的安排让我们一步步打下基础，建立起知识储备。 知识树如下： 如知识树所述，通信工程课程体系可以大致分为一下6类基础：
数学基础：工科数学分析，线性代数，复变函数，概率论基础，随机过程； 电路基础：电路分析，模拟电子技术，数字逻辑电路，通信电子电路； 场与波基础：电磁场与电磁波，微波技术，射频与天线； 计算机应用能力：C 语言程序设计，微机原理与接口技术，计算机网络，数据结构，面向对象程序设计，实时嵌入式系统 信号处理类课程：信号与系统，信号处理，图像处理，DSP 原理及应用； 通信类课程：通信原理，现代通信技术，信息论基础，移动通信，光纤通信等。 从大一开始学习的工科数学分析，大学物理，大学计算机基础等课程为基础类课程，旨在培养我们的语言能力，数学基础，物理基础，计算机能力，然后逐步加大难度，细化课程，方向逐渐明朗详细。同时，课程中加入了各种实验，锻炼了我们的动手能力。 二、通信知识的小小应用 实验课上老师说过，以我们所学的知识已经可以制作简单通信的手机的草图了，我对此跃跃欲试。经过思考和调研，以下是我对于简单手机设计的原理框图和思考结果。 一部手机的结构包括接收机、发射机、中央控制模块、电源和人机界面部分，如下图 手机结构设计图 电路部分包括射频和逻辑音频电路部分，射频电路包括从天线到接收机的解调输出，与发射的I/O 调制到功率放大器输出的电路。其中，射频接收电路完成接收信号的滤波、信号放大、解调等功能；射频发射电路完成语音基带信号的调制、变频、功率放大等功能。要用到的超外差接收机、混频器、鉴相器等在《通信电子电路》书本中的知识。逻辑音频包括从接收解调到接收音频输出、送话器电路到发射I/O 调制器及逻辑电路部分的中央处理单元、数字语音处理及各种存储器电路。由核心控制模块CPU 、EEPROM 、 FLASH 、SRAM 等部分组成，一个基本 天线 接收机 发射机 频率合成 电源 逻 辑 音 频 人 机 交 互
北京邮电大学实验报告 题目：基于SYSTEMVIEW通信原理实验报告
实验一：验证抽样定理 一、实验目的 1、掌握抽样定理 2. 通过时域频域波形分析系统性能 二、实验原理 低通滤波器频率与m（t）相同 三、实验步骤 1. 要求三个基带信号相加后抽样，然后通过低通滤波器恢复出原信号。 2. 连接各模块完成系统，同时在必要输出端设置观察窗。 3. 设置各模块参数。 三个基带信号的频率从上到下分别设置为10hz、12hz、14hz。 抽样信号频率设置为28hz，即2*14hz。（由抽样定理知，） 将低通滤波器频率设置为14hz，则将恢复第三个信号（其频率为14hz）进行系统定时设置，起始时间设为0，终止时间设为1s.抽样率设为1khz。 3.观察基带信号、抽样后的信号、最终恢复的信号波形
四、实验结果 最上面的图为原基带信号波形，中间图为最终恢复的信号波形，最下面的图为抽样后的信号波形。 五、实验讨论 从实验结果可以看出，正如前面实验原理所述，满足抽样定理的理想抽样应该使抽样后的波形图如同冲激信号，且其包络图形为原基带信号波形图。抽样后的信号通过低通滤波器后，恢复出的信号波形与原基带信号相同。 由此可知，如果每秒对基带模拟信号均匀抽样不少于2次，则所得样值序列含有原基带信号的全部信息，从该样值序列可以无失真地恢复成原来的基带信号。 讨论：若抽样速率少于每秒2次，会出现什么情况？ 答：会产生失真，这种失真被称为混叠失真。 六、实验建议、意见 增加改变抽样率的步骤，观察是否产生失真。
实验二:奈奎斯特第一准则 一、实验目的 （1）理解无码间干扰数字基带信号的传输； （2）掌握升余弦滚降滤波器的特性； （3）通过时域、频域波形分析系统性能。 二、实验原理 在现代通信系统中，码元是按照一定的间隔发送的，接收端只要能够正确地恢复出幅度序列，就能够无误地恢复传送的信号。因此，只需要研究如何使波形在特定的时刻无失真，而不必追求整个波形不变。 奈奎斯特准则提出：只要信号经过整形后能够在抽样点保持不变，即使其波形已经发生了变化，也能够在抽样判决后恢复原始的信号，因为信息完全恢复携带在抽样点幅度上。 奈奎斯特准则要求在波形成形输入到接收端的滤波器输出的整个传送过程传递函数满足：,其充分必要条件是x(t)的傅氏变换X ( f )必须满足 奈奎斯特准则还指出了信道带宽与码速率的基本关系。即R B =1/T B =2? N =2B N。 式中R b 为传码率，单位为比特/每秒（bps）。f N 和B N 分别为理想信道的低通截止 频率和奈奎斯特带宽。上式说明了理想信道的频带利用率为R B /B N =2。 在实际应用中，理想低通滤波器是不可能实现的，升余弦滤波器是在实际中满足无码间干扰传输的充要条件，已获得广泛应用的滤波器。 升余弦滤波器的带宽为：。其中，α为滚降系数，0 ≤α≤1， 三、实验步骤 1.根据奈奎斯特准则，设计实现验证奈奎斯特第一准则的仿真系统，同时在必 要输出端设置观察窗。设计图如下
北京邮电大学实验报告 实验名称：数字电路与逻辑设计实验报告 学院：信息与通信工程学院 班级： 姓名： 学号： 序号： 日期：
实验三:用VHDL语言设计与实现逻辑电路 一、实验内容 1. 用VHDL语言设计实现一个带异步复位的8421码十进制计数器，仿真验证其功能，并下载到实验版测试。要求用按键设定输入信号，发光二极管显示输出信号； 2.用VHDL语言设计实现一个分频系数为12，分频输出信号占空比为50%的分频器，仿真验证其功能； 3.将（1），（2）和数码管译码器3个电路进行连接，并下载到实验板显示计数结果。 二、模块端口说明及连接图 1.分频器 2. 计数器 clk: 时钟输入信号 clk: 时钟信号输入 clear: 复位信号输入 clear: 复位信号输入 clk_out: 时钟分频后的信号输出 q: 计数器的输出 3.数码管显示 b: 数码管的输入信号 seg: 译码显示输出 onoff: 数码管的输出控制
4.连接图 三、实验分析 1.设计思路 本实验将之前的分频器和计数器以及数码管显示模块组合起来，实现了单个数码管现显示0~9，每隔0.5s切换一次显示内容。 COMPONENT div_12实现了时钟分频，将50MHz的单片机晶振时钟进行分频，输出频率2HZ占空比50%的方波时钟，以此时钟作为内部时钟驱动计数器。 COMPONENT jishuqi是一个十进制计数器，NUM从“0000”到“1001”循环变化，模为10。计数器的输出传递给数码管译码显示电路。 COMPONENT seg7_1是数码管译码显示电路，将收到的信号NUM译码并控制数码管的段锁存来控制数码管的显示。 整体来看，div-12提供了分频后2Hz的时钟，驱动计数器计数，计数的结果作为数码管译码显示模块的输入，根据计数器实时的数进行数码管的显示。综合起来就实现了设计的功能。 在进行电路的连接时，可直接在代码中分成三个进程来实现，也可通过为每个模块建立符号，连接电路图来实现。 2. 具体代码如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY fenpinjishu IS PORT( clear2 :IN STD_LOGIC; clk1:IN STD_LOGIC; b1:OUT STD_LOGIC_VECTOR(6 downto 0); CAT:OUT STD_LOGIC_VECTOR(7 downto 0) );
小学期AVR单片机实验报告实验题目：基于ATmega16L单片机的电子琴设计 学生姓名：学渣 班级：2012XXXXXX 班内序号：XX 学号：2012XXXXXX 日期：2014年9月30日 同组同学：学渣
目录： 一、实验介绍 (3) 1.1实验课题名称 (3) 1.2实验平台 (3) 1.3实验课题关键字．．．．．．．．．．．．．．．．．．．．．．．．．．．．..3 1.4实验摘要 (3) 二、小组分工 (3) 三、基本题目训练——流水灯与数码管秒表计时器 (3) 3.1实现功能 (3) 3.2程序代码分析 (4) 3.3实验结果图片 (7) 四、有关发声的基础知识 (7) 五、电子琴的设计与测试 (9) 5.1设计过程 (9) 5.2实验所需元器件 (9) 5.3实验程序主要流程图 (10) 5.4实验原理及原理图 (10) 5.4.1实验原理 (10) 5.4.2原理图 (11) 5.5各个模块的设计与讲解 (11) 5.6程序源代码及程序分析 (14) 5.7实验结果..................................... ..24 六、排错过程............................ . (26) 七、心得体会 (29) 八、参考文献 (32) 九、意见与建议 (33)
一、实验介绍： 1.1实验课题名称：基于ATmega16L单片机的电子琴设计 1.2实验平台：本实验所用平台为AVR Studio 4 1.3实验课题关键字： ATmega16L型单片机电子琴键盘按键 LCD液晶显示屏 1.4实验摘要： 本实验设计的电子琴拥有可视化操作界面，能实现即时弹奏音乐、音乐播放、音乐变速、音乐变调，并可以进行任意长度录音（通过按键记录音阶）等功能 二、小组分工： ●XXX负责电路硬件的连接和报告的撰写 ●XXX负责程序代码的编写 ●XXX负责资料的收集整理和查阅 三、基本题目训练——流水灯与数码管秒表计时器 3.1功能：八盏LED二极管按顺序依次循环点亮，实现流水灯的效果，同时两只数码管分别代表秒和十分之一秒，进行秒表计时，配有
电子电路综合实验设计 实验名称： 基于 Arduino 的电压有效值测量电路设计与实现 学院： 班级： 学号： 姓名： 班内序号：
实验 基于Arduino 的电压有效值测量电路设计与实现 一. 摘要 Arduino是一个基于开放原始码的软硬件平台，可用来开发独立运作、并具互动性的电子产品，也可以开发与PC 相连的周边装置，同时能在运行时与PC 上的软件进行交互。为了测量正弦波电压有效值，首先我们设计了单电源供电的半波整流电路，并进行整流滤波输出，然后选择了通过Arduino设计了读取电压有效值的程序，并实现使用此最小系统来测量和显示电压有效值。在频率和直流电压幅度限定在小范围的情况下，最小系统的示数基本和毫伏表测量的值相同。根据交流电压有效值的定义，运用集成运放和设计的Arduino最小系统的结合，实现了运用少量元器件对交流电压有效值的测量。 关键字:半波整流整流滤波 Arduino最小系统读取电压有效值 二. 实验目的 1、熟悉Arduino 最小系统的构建和使用方法； 2、掌握峰值半波整流电路的工作原理； 3、根据技术指标通过分析计算确定电路形式和元器件参数； 4、画出电路原理图（元器件标准化，电路图规范化）； 5、熟悉计算机仿真方法； 6、熟悉Arduino 系统编程方法。 三. 实验任务及设计要求 设计实现 Arduino 最小系统，并基于该系统实现对正弦波电压有效值的测量和显示。 1、基本要求 （1）实现Arduino 最小系统，并能下载完成Blink 测试程序，驱动Arduino 数字13 口LED 闪烁； （2）电源部分稳定输出5V 工作电压，用于系统供电； （3）设计峰值半波整流电路，技术指标要求如下：
数字电路与逻辑设计 实验报告 学院：电子工程学院 班级： 姓名： 学号： 班内序号：
目录 （一）实验名称及实验任务要求 (1) （二）模块端口说明及连接图 (2) 1.1实验三(3)模块端口说明 (2) 1.2实验三(3)连接图 (2) 2.1实验四模块端口说明 (2) 2.2实验四连接图 (2) （三）原理图或VHDL代码 (3) 1.实验一(2)原理图 (3) 2.实验三(3)VHDL代码 (4) 3.实验四VHDL代码 (7) （四）仿真波形 (10) 1.实验一(2)仿真波形 (10) 2.实验三(3)仿真波形 (11) 3.实验四仿真波形 (11) （五）仿真波形分析 (11) 1.实验一(2)仿真波形分析 (11) 2.实验三(3)仿真波形分析 (11) 3.实验四仿真波形分析 (11) （六）故障及问题分析 (12) （七）总结和结论 (13)
（一）实验名称及实验任务要求 实验一 名称：QuartusII原理图输入法设计与实现 实验任务要求：EDA基础实验1（1）、（2）、（3）必做，选做VHDL 实现加法器。 实验二 名称：用VHDL设计与实现组合逻辑电路 实验任务要求：四人表决器、8421码转格雷码、数码管译码器（下载测试）。 实验三 名称：用VHDL设计与实现时序逻辑电路 实验任务要求：分频器、8421十进制计数器、将分频器/8421十进制计数器/数码管译码器3个电路进行连接并下载。 实验四 名称：用VHDL设计与实现相关电路 实验任务要求：数码管动态扫描控制器、点阵扫描控制器。
（二）模块端口说明及连接图 1.1实验三(3)模块端口说明 cp：时钟信号输入； rst：8421十进制计数器异步置位； c[6...0]：七段二极管数码管显示； cat[7...0]：数码管显示。 1.2实验三(3)连接图 2.1实验四模块端口说明 cp：时钟信号输入； rst：8421计数器异步复位； lgt[6...0]：七段二极管数码管显示； cat[7...0]：数码管显示。 2.2实验四连接图
北邮-数电实验报告
数字电路实验报告 学院：信息与通信工程 专业：信息工程 班级：2013211125 学号：2013210681 姓名：袁普
②：仿真波形图以及分析 波形图： 波形分析：通过分析ab ci三个输入在8中不同组合下的输出，发现与全加器的真值表吻合，说明实现了全加器的逻辑功能。同时看见波形中出现了毛刺（冒险），这也与事实一致。 ③：故障及问题分析 第一次在做全加器的时候发现找不到已经生成的半加器模块，后来发现是因为在建立工程时这两个项目没有建在同一个文件夹里，在调用的时候就找不到。后来我将全加器工程建在同一个文件夹里解决了此问题。
实验二：用VHDL设计和实现组合逻辑电路 一：实验要求 ①：用VHDL设计一个8421码转换为格雷码的代码转换器，仿真验证其功能。 ②：用VHDL设计一个4位二进制奇校验器，要求在为奇数个1时输出为1，偶数个1时输出为0，仿真验证其功能。 ③：用VHDL设计一个数码管译码器，仿真验证其功能，下载到实验板测试，要求用拨码开关设定输入信号，数码管显示输出信号，并且只使一个数码管有显示，其余为熄灭状态。 二：故障及问题分析 在刚开始实现让一个数码管显示的时候，我本来准备再设置6个输入和输出，通过实验板上的拨码来输入信息分别控制不同的数码管的的开闭状态，但是后来发现这样效率很低而且实验板上的拨码开关数量根本不够。在老师的提醒下，我最终在VHDL里直接增加了一个向量输出”011111”来直接控制cat0~5六个管脚，从而达到了实验的要求。
实验三：用VHDL设计和实现时序逻辑电路 一：实验要求 ①：用VHDL语言设计实现一个8421十进制计数器，要求有高电平复位功能，仿真验证其功能。 ②：用VHDL语言设计实现一个分频系数为12，输出为占空比50%方波的分频器，有高电平复位功能，仿真验证其功能。 ③：将（1），（2）和数码管译码器三个电路进行连接，仿真验证其功能，并下载到实验板进行测试，要求第三个数码管显示数字。二：报告内容 ①实验三（3）模块端口说明及模块代码 模块一：div12为一个有高电平复位功能的分频系数为12的分屏器，其输出是一个占空比50%的方波。此模块输入连接一个时钟输入，即可在输出端得到一个周期更大的方波输出。 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity div12 is port( clear,clk:in std_logic; clk_out:out std_logic ); end div12; architecture struct of div12 is signal temp:integer range 0 to 5; signal clktmp:std_logic; begin process(clk,clear) begin if(clear='1') then
北京邮电大学电路实验报告-(小彩灯)
电子电路综合实验报告课题名称：基于运算放大器的彩灯显示电路的设计与实现 姓名：班级：学号： 一、摘要： 运用运算放大器设计一个彩灯显示电路，通过迟滞电压比较器和反向积分器构成方波—三角波发生器，三角波送入比较器与一系列直流电平比较，比较器输出端会分别输出高电平和低电平，从而顺序点亮或熄灭接在比较器输出端的发光管。 关键字： 模拟电路，高低电平，运算放大器，振荡，比较 二、设计任务要求： 利用运算放大器LM324设计一个彩灯显示电路，让排成一排的5个红色发光二极管(R1～R5)重复地依次点亮再依次熄灭（全灭→R1→R1R2→R1R2R3→R1R2R3R4→R1R2R3R4R5→R1R2R3R4→R1R2R3→R1R2→R1→全灭），同时让排成一排的6个绿色发光二极管（G1～G6）单光
三角波振荡电路可以采用如图2-28所示电路，这是一种常见的由集成运算放大器构成的方波和三角波发生器电路，图2-28中运放A1接成迟滞电压比较器，A2接成反相输入式积分器，积分器的输入电压取自迟滞电压比较器的输出，迟滞电压比较器的输入信号来自积分器的输出。假设迟滞电压比较器输出U o1初始值为高电平，该高电平经过积分器在U o2端得到线性下降的输出信号，此线性下降的信号又反馈至迟滞电压比较器的输入端，当其下降至比较器的下门限电压U th-时，比较器的输出发生跳变，由高电平跳变为低电平，该低电平经过积分器在U o2端得到线性上升的输出信号，此线性上升的信号又反馈至迟
滞电压比较器的输入端，当其上升至比较器的上门限电压U th+时，比较器的输出发生跳变，由低电平跳变为高电平，此后，不断重复上述过程，从而在迟滞电压比较器的输出端U o1得到方波信号，在反向积分器的输出端U o2得到三角波信号。假设稳压管反向击穿时的稳定电压为U Z，正向导通电压为U D，由理论分析可知，该电路方波和三角波的输出幅度分别为： 式（5）中R P2为电位器R P动头2端对地电阻，R P1为电位器1端对地的电阻。 由上述各式可知，该电路输出方波的幅度由稳压管的稳压值和正向导通电压决定，三角波的输 出幅度决定于稳压管的稳压值和正向导通电压以及反馈比R1/R f，而振荡频率与稳压管的稳压值和正向导通电压无关，因此，通过调换具有不同稳压值和正向 导通电压的稳压管可以成比例地改变方波和三角波的幅度而不改变振荡频率。 电位器的滑动比R P2/R P1和积分器的积分时间常数R2C的改变只影响振荡频率而 不影响振荡幅度，而反馈比R1/R f的改变会使振荡频率和振荡幅度同时发生变化。因此，一般用改变积分时间常数的方法进行频段的转换，用调节电位器滑动头 的位置来进行频段内的频率调节。
北京邮电大学通信原理实验报告 学院：信息与通信工程学院班级： 姓名： 姓名：
实验一：双边带抑制载波调幅（DSB-SC AM ） 一、实验目的 1、了解DSB-SC AM 信号的产生以及相干解调的原理和实现方法。 2、了解DSB-SC AM 信号波形以及振幅频谱特点,并掌握其测量方法。 3、了解在发送DSB-SC AM 信号加导频分量的条件下,收端用锁相环提取载波的原理及其实现方法。 4、掌握锁相环的同步带和捕捉带的测量方法,掌握锁相环提取载波的调试方法。 二、实验原理 DSB 信号的时域表达式为 ()()cos DSB c s t m t t ω= 频域表达式为 1 ()[()()]2 DSB c c S M M ωωωωω=-++ 其波形和频谱如下图所示 DSB-SC AM 信号的产生及相干解调原理框图如下图所示
将均值为零的模拟基带信号m(t)与正弦载波c(t)相乘得到DSB—SC AM信号，其频谱不包含离散的载波分量。 DSB—SC AM信号的解调只能采用相干解调。为了能在接收端获取载波，一种方法是在发送端加导频，如上图所示。收端可用锁相环来提取导频信号作为恢复载波。此锁相环必须是窄带锁相，仅用来跟踪导频信号。 在锁相环锁定时，VCO输出信号sin2πf c t+φ与输入的导频信号cos2πf c t 的频率相同，但二者的相位差为φ+90°，其中很小。锁相环中乘法器的两个 输入信号分别为发来的信号s(t)（已调信号加导频）与锁相环中VCO的输出信号，二者相乘得到 A C m t cos2πf c t+A p cos2πf c t?sin2πf c t+φ =A c 2 m t sinφ+sin4πf c t+φ+ A p 2 sinφ+sin4πf c t+φ 在锁相环中的LPF带宽窄，能通过A p 2 sinφ分量，滤除m(t)的频率分量及四倍频载频分量，因为很小，所以约等于。LPF的输出以负反馈的方式控制VCO,使其保持在锁相状态。锁定后的VCO输出信号sin2πf c t+φ经90度移相后，以cos2πf c t+φ作为相干解调的恢复载波，它与输入的导频信号cos2πf c t 同频，几乎同相。 相干解调是将发来的信号s(t)与恢复载波相乘，再经过低通滤波后输出模拟基带信号 A C m t cos2πf c t+A p cos2πf c t?cos2πf c t+φ =A c 2 m t cosφ+cos4πf c t+φ+ A p 2 cosφ+cos4πf c t+φ 经过低通滤波可以滤除四倍载频分量，而A p 2 cosφ是直流分量，可以通过隔直
北京邮电大学 实验报告实验名称：数电电路与逻辑设计实验 学院：信息与通信工程学院 班级： 姓名： 学号： 班内序号： 日期：
一． 实验一：Quartus II 原理图输入法设计 1. 实验名称和实验任务要求 (1)用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块 元。 (2)用(1)中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号入信号。 (3)用3线-8线译码器（74LS138）和逻辑门设计实现函数 F=A B C +A B C +A B C + A B C 。 2. 实验原理图及波形图 （1）半加器 （2）全加器
（3）74LS38 3.仿真波形图分析 (1)半加器： 输入为a，b，输出S，CO（进位）。 当ab都为0时，半加和s=0，进位端co=0。 当ab都为1时，半加和s=0，进位端co=1。 当a=1,b=0 或a=0,b=1时，半加和s=1，进位端co=0。 (2)全加器：
输入a，b，输出S，CO（进位），ci（低进位）。 当a=0，b=0,ci=0,输出s=0，co=0。 当a=0，b=1或a=1，b=0又 ci=0,输出s=1，co=0。 当a=0，b=0,ci=1,输出s=1，co=0。 (3)74LS138 输入A,B,C,输出为3。 四个输出对应F中的四个最小项，Y0、Y2、Y4、Y7，以实现函数功能。 二．实验二：用 VHDL 设计与实现组合逻辑电路 1.实验名称和实验任务要求 (1)用VHDL语言设计实现一个共阴极7段数码管译码器，仿真验证其功能。要求用拨码开关设定输入信号，7段数码管显示输出信号。 (2) 用VHDL语言设计实现一个8421码转换为余3码的代码转换器，仿真验证其功能。要求用拨码开关设定输入信号，发光二极管显示输出信号。 (3) 用VHDL语言设计实现一个4位二进制奇校验器，输入奇数个’1’时，输出为’1’，否则输出’0’，仿真验证其功能。要求用拨码开关设定输入信号，发光二极管显示输出信号。 2．实验代码及波形图 （1）共阴极7段数码管译码器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY GUAN IS PORT(A:IN STD_LOGIC_VECTOR(3 DOWNTO 0); B:OUT STD_LOGIC_VECTOR(6 DOWNTO 0); C:OUT STD_LOGIC_VECTOR(5 DOWNTO 0)); END GUAN; ARCHITECTURE encoder_arch OF GUAN IS BEGIN PROCESS(A) BEGIN C<="011111"; CASE A IS WHEN"0000"=> B<="1111110";--0 WHEN"0001"=> B<="0110000";--1 WHEN"0010"=> B<="1101101";--2 WHEN"0011"=> B<="1111001";--3 WHEN"0100"=> B<="0110011";--4 WHEN"0101"=> B<="1011011";--5 WHEN"0110"=> B<="1011111";--6 WHEN"0111"=> B<="1110000";--7 WHEN"1000"=> B<="1111111";--8 WHEN"1001"=> B<="1111011";--9