第四章逻辑门电路
（Logic Gates Circuits）
1．知识要点
CMOS逻辑电平和噪声容限；CMOS逻辑反相器、与非门、或非门、非反相门、与或非门电路的结构；CMOS逻辑电路的稳态电气特性：带电阻性负载的电路特性、非理想输入时的电路特性、负载效应、不用
的输入端及等效的输入/输出电路模型；
动态电气特性：转换时间、传输延迟、电流尖峰、扇出特性；
特殊的输入/输出电路结构：CMOS传输门、三态输出结构、施密特触发器输入结构、漏极开路输出结构。重点：
1．CMOS逻辑门电路的结构特点及与逻辑表达式的对应关系；
2．CMOS逻辑电平的定义和噪声容限的计算；
3．逻辑门电路扇出的定义及计算；
4．逻辑门电路转换时间、传输延迟的定义。
难点：
1．CMOS互补网络结构的分析和设计；
2．逻辑门电路对负载的驱动能力的计算。
（1）PMOS和NMOS场效应管的开关特性
MOSFET管实际上由4部分组成：Gate，Source，Drain和Backgate，Source和Drain之间由Backgate连接，当Gate对Backgate的电压超过某个值时，Source和Drain之间的电介质就会形成一个通道，使得两者之间产生电流，从而导通管子，这个电压值称为阈值电压。对PMOS管而言，阈值电压是负值，而对NMOS管而言，阈值电压是正值。也就是说，在逻辑电路中，NMOS管和PMOS管均可看做受控开关，对于高电平1，NMOS导通，PMOS截断；对于低电平0，NMOS截断，PMOS导通。
（2）CMOS门电路的构成规律
每个CMOS门电路都由NMOS电路和PMOS电路两部分组成，并且每个输入都同时加到一个NMOS管和一个PMOS管的栅极（Gate）上。
对正逻辑约定而言，NMOS管的串联（Series Connection）可实现与操作（Implement AND Operation），并联（Parallel Connection）可实现或操作（Implement OR Operation）。
PMOS电路与NMOS电路呈对偶关系，即当NMOS管串联时，其相应的PMOS管一定是并联的；而当NMOS 管并联时，其相应的PMOS管一定需要串联。
基本逻辑关系体现在NMOS管的网络上，由于NMOS网络接地，输出需要反相（取非）。
（3）CMOS逻辑电路的稳态电气特性
一般来说，器件参数表中用以下参数来说明器件的逻辑电平定义：
V 输出为高电平时的最小输出电压OHmin V 能保证被识别为高电平时的最小输入电压IHmin V 能保证被识别为低电平时的最大输入电压OLmax V 输出为低电平时的最大输出电压ILmax不同逻辑种类对应的参数值不同。输入电压主要由晶体管的开关门限电压决定，而输出电压主要由晶体管的“导通”电阻决定。
噪声容限是指芯片在最坏输出电压情况下，多大的噪声电平会使得输出电压被破坏成不可识别的输入值。
对于输出是高电平的情况，其最坏的输出电压是V即被噪如果要使该电压能在输入端被正确识别为高电平，，OHmin
声污染后的电压值应该不小于V，则噪声容限为VV。对于输出是低电平的情况，噪声容限为V ILmaxIHminOHminIHmin V。
OLmax输出电流的定义如下。
I：输出低态且仍能维持输出电压不大于V时，输出端能吸收的最大电流；OLmaxOLmax I：输出高态且仍能维持输出电压不小于V时，输出端可提供的最大电流。OHminOHmax（4）扇出
逻辑门的扇出（fanout）是指该门电路在不超出其最坏情况负载规格的条件下能驱动的输入端的个数。扇出不仅依赖于输出端的特性，还依赖于它驱动的输入端的特性。
扇出的计算必须考虑输出的两种可能状态：高电平状态和低电平状态。直流扇出能力的计算方法为：最大输出电流/最大输入电流。一个门电路的高电平扇出和低电平扇出不一定相等。通常，门电路的总扇出应为高电平扇出和低电平扇出中的较小值。
（5）CMOS电路的动态特性
转换时间可分为输出上升时间t和输出下降时间t，其值的大小和门的导通电阻与负载电容之积成正比。fr 传输延迟时间t指的是从输入变化到输出变化所需的时间。其值取决于器件内部的结构与信号传输的路径；p同一个器件，不同输入/输出间的传输延迟可能不同，由多种因素决定。
（6）CMOS电路的功耗
输出不变时的CMOS电路功耗称为静态功耗。CMOS电路在状态转换时消耗的电能称为动态功耗，其来源是输出端上的电容性负载C，输出从低到高转换时，电流流过P沟道晶体管给负载充电，类似地，输出从L 高到低转换时，电流流过N沟道晶体管给负载放电，这两种情况下晶体管导通的电阻都消耗功率。充电开始2/2CV，则每次转换消耗的电能为/2时电压变化为V，结束时电压变化很小，故平均电压变化为V，若
2．Exercises
DDDD DDL2fCV次，则由电容性负载引起的动态功耗为2f。每秒钟变化DDL
The Stub Series Terminalted low Voltage(SSTV) logic family, used for SDRAM modules, defines a LOW signal to be in the range ～, and a HIGH signal to be in the range ～. Under a positive-logic convention, indicate the logic value
associated with each of the following signal levels:
(a) (b) (c) (d)
(e) (f) (g) (h)
(c) 1
(d) undefined (b) 0
(a) 0
(e) undefined (f) undefined (h) undefined (g) 1
Repeat exercise using a negative-logic convention.
(a) 1
(b) 1
(c) 0
(d) undefined
(h) undefined(e) undefined (f) undefined (g) 0
True or false: For a given set of input values, a NAND gate produces the opposite output as a NOR gate.
When the two inputs are different, it will be ture.
For a given silicon area, which is likely to be faster, a CMOS NAND gate or a CMOS NOR
CMOS NAND will be faster than CMOS NOR.
Which has fewer transistors, a CMOS inverting gate or a noninverting gate
CMOS inverting gate has fewer transistors.
For each of the following resistive loads, determine whether the output drive specifications of the 74HC00 over the commercial operating range are exceeded (use V= ，V = and V = V). You may not exceed CCOHmin OLmax I (4mA) or I(4mA) in any state.OHmax OLmax(1) to V and 820 to GND CC(2) 470 to V and 470 to GND Vcc Vcc CC
R1×R2 / (R1+R2) (1) V = Vcc The Vin ×820 / (1200+820)= Vo≈74HC00I= Vcc / R1 Short RVin2 / IR= 820 ShortThev Thev
= R1×R2 / (R1+R2)= 1200×820 / (1200+820)≈
mA < I= 4 mA≈= = ∵V ∴I(V-V) / R OHmax OHminOHThev Thev OHmin< I= 4 mA) / R= = ∵V ∴I(V - V≈mA OLmax OLmaxThevOLThev OLmax因此，没有超出商用工作范围，可以正常驱动负载。VccVcc×R2 / (R1+R2) (2) V = Vcc
Thev= 5 / 2R1= Vin1470 I= Vcc / R1Vo Short 74HC00 / I= VR ShortThevThev
×R2 / (R1+R2)= R1R2Vin2470 = 470 / 2= 235
≈mA ) / RV>I= 4 mA= = ∵V ∴I(V-OHmax Thev OHminOHminOHThev
∵V = ∴I= (V - V) / R≈mA >I= 4 mA OLmax ThevOLmaxOLOLmaxThev
因此，超出了商用工作范围，不能驱动负载。
VVVV = V. = V, and How much Schmitt-trigger 4.7 A particular inverter has = V, = V, IHminILmax?T+T hysteresis does it have
VV= = Hysteresis = -?TT+
Discuss the pros and cons of larger versus smaller pull-up resistors for open-drain CMOS outputs.
较小的上拉电阻：优点是输出电平在上升时较快，使得其工作运行的速度较快；缺点是在输出低电平时电源对地的电流较大，使得其功耗较大。
较大的上拉电阻：优点是在输出低电平时电源对地的电流较小，使得其功耗较小；缺点是输出电平在上升时较慢，使得其工作运行的速度较慢。
How many diodes are required for an n-input diode AND gate
n diodes are required.
Compute the maximum fanout for each of the following cases of a TTL output driving multiple TTL inputs. Also indicate how much “excess”driving capability is available in the LOW or HIGH state for each case. ( Refer to datasheets in Appendix )
(1) 74LS driving 74AS (2) 74LS driving 74F
(1) 根据数据表，74LS的I= 8 mA，74AS的I= mA ILmax OLmax
∴Low-state Fan-Out = 8 / = 16
74LS的I= -400μA，74AS的I= 20μA IHmax OHmax
∴High-state Fan-Out = 400 / 20 = 20
因此，总的最大扇出为16。高态剩余驱动能力= (20-16)×20 = 80μA
(b) 根据数据表，74LS的I= 8 mA，74F的I= mA ILmax OLmax
∴Low-state Fan-Out = 8 / ≈13
74LS的I= -400μA，74F的I= 20μA IHmax OHmax
∴High-state Fan-Out = 400 / 20 = 20
因此，总的最大扇出为13。高态剩余驱动能力= (20-13)×20 = 140μA
Compute the LOW-state and HIGH-state DC noise margins for each of the following cases of a TTL-compatible CMOS output driving a TTL input, or vice versa. ( Refer to datasheets in Appendix )
(1) 74HCT driving 74LS (2) 74ALS driving 74HCT
(1) 根据数据表，
74HCT的V = ，74LS的V = IHminOHminT∴High-state Noise Margin : –=
74HCT的V = ，74LS的V = ILmaxOLmaxT∴Low-state Noise Margin : –=
(2) 根据数据表，
74ALS的V = ，74HCT的V = IHminOHmin∴High-state Noise Margin : –=
74ALS的V = ，74HCT的V = ILmaxOLmax∴Low-state Noise Margin : –=
Compute the maximum fanout for each of the following case of a TTL-compatible CMOS output driving multiple inputs in a TTL logic family. Also indicate how much “excess”driving capability is available in the LOW or HIGH
state for each case. ( Refer to datasheets in Appendix )
(1) 74HCT driving 74LS (2) 74AHCT driving 74S
(1) 根据数据表，74HCT的I= 4 mA，74LS的I= mA ILmax OLmaxT
∴Low-state Fan-Out = 4 / = 10
74HCT的I= -4 mA，74LS的I= 20μA IHmax OHmaxT
∴High-state Fan-Out = 4000 / 20 = 200
因此，总的最大扇出为10。高态剩余(excess)驱动能力= (200-10)×20 = mA
mA的I= 8 mA，74S的I= (2) 根据数据表，74AHCT ILmax OLmaxT
∴Low-state Fan-Out = 8 / 2 = 4A74SI= -8 mA，的I= 50μ74AHCT的IHmax OHmaxT
High-state Fan-Out = 8000 / 50 = 160∴mA(excess)驱动能力= (160-4)×50 = 因此，总的最大扇出为4。高态剩余
Optionsan A and B and function diagram, table, and logic symbol for a CMOS gate with two inputs Draw a circuit
= 0 otherwise (Hint:Only six transistors are required). output Z, where Z = 1 if A = 0 and B = 1, and Z
Fill out the truth table fist:ZA B
0 0010 1
00 1
01 1
Get the logic expression: Z = A' ·B
Then draw the logic diagram:
←Needs eight transistors←Needs six transistors
So, draw it's circiut diagram:
Finally, Fill out the function table:
Q3Q4Q5Q6Q2Q1 A B Z
0On00 Off On OffOff On1Off Off On10 OnOn Off0On On Off On Off01 Off0Off On On Off On Off 1 1．
an and B and inputs function table, and logic symbol for a CMOS gate with two A Draw a circuit diagram, Only six transistors are needed).Hint: = 0, and output Z, where Z = 0 if A = 1 and B Z = 1 otherwise (
Fill out the truth table fist:ZA B
100
10 1
00 1
11 1
Get the logic expression: Z = A' + B Then draw the logic diagram:
←Needs eight transistors←Needs six transistors
's circiut diagram:So, draw it
Finally, Fill out the function table:Q4Q5Q6Q3Q2Q1 A B Z
1On0 0Off On OffOff On1Off On Off01OnOn Off0On On OffOff On Off101Off On11On Off On Off
Appendix
第七章门电路与组合逻辑电路 习题一 一、选择题 1. 三态门输出高阻状态时，是正确的说法。 A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 2. 以下电路中可以实现“线与”功能的有。 A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门 3．以下电路中常用于总线应用的有。 A.T S L门 B.O C门 C.漏极开路门 D.C M O S与非门 4．逻辑表达式Y=A B可以用实现。 A.正或门 B.正非门 C.正与门 D.负或门 5．T T L电路在正逻辑系统中，以下各种输入中相当于输入逻辑“1”。 A.悬空 B.通过电阻 2.7kΩ接电源 C.通过电阻 2.7kΩ接地 D.通过电阻510Ω接地 6．对于T T L与非门闲置输入端的处理，可以。 A.接电源 B.通过电阻3kΩ接电源 C.接地 D.与有用输入端 并联 7．要使T T L与非门工作在转折区，可使输入端对地外接电阻R I。 A.＞R O N B.＜R O F F C.R O F F＜R I＜R O N D.＞R O F F 8．三极管作为开关使用时，要提高开关速度，可。 A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管 9．C M O S数字集成电路与T T L数字集成电路相比突出的优点是。 A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽 10．与C T4000系列相对应的国际通用标准型号为。 A.C T74S肖特基系列 B.C T74L S低功耗肖特基系列 C.C T74L低功耗系列 D.C T74H高速系列 二、判断题（正确打√，错误的打×） 1．TTL与非门的多余输入端可以接固定高电平。（） 2．当TTL与非门的输入端悬空时相当于输入为逻辑1。（） 3．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（） 4．两输入端四与非门器件74LS00与7400的逻辑功能完全相同。（） 5．CMOS或非门与TTL或非门的逻辑功能完全相同。（）
基本逻辑门电路符号1、与逻辑(AND Logic)与逻辑又叫做逻辑乘，下面通过开关的工作状况 加以说明与逻辑的运算。 从上图可以看出，当开关有一个断开时，灯泡处于灭的状况，仅当两个开关同时合上时，灯泡才会亮。于是我们可以将与逻辑的关系速记为：“有0出0,全1出1”。 图(b)列出了两个开关的所有组合，以及与灯泡状况的情况，我们用0表示开关处于断开状况，1表示开关处于合上的状况；同时灯泡的状况用0表示灭，用1表示亮。 图(c)给出了与逻辑门电路符号,该符号表示了两个输入的逻辑关系，&在英文中是AND的速写，如果开关有三个则符号的左边再加上一道线就行了。 逻辑与的关系还可以用表达式的形式表示为:F=A·B 上式在不造成误解的情况下可简写为：F=AB。 2、或逻辑(OR Logic) 上图(a)为一并联直流电路，当两只开关都处于断开时，其灯泡不会亮；当A,B两个开关中有一个或两个一起合上时，其灯泡就会亮。如开关合上的状况用1表示，开关断开的状况用0表示；灯泡的状况亮时用1表示，不亮时用0表示，则可列出图(b)所示的真值表。这种逻辑关系就是通常讲的“或逻辑”，从表中可看出，只要输入A,B两个中有一个为1，则输出为1，否则为0。所以或逻辑可速记为：“有1出1，全0出0”。 上图(c)为或逻辑门电路符号，后面通常用该符号来表示或逻辑，其方块中的“≥1”表示输入中有一个及一个以上的1，输出就为1。逻辑或的表示式为：F=A+B 3、非逻辑(NOT Logic) 非逻辑又常称为反相运算(Inverters)。下图(a)所示的电路实现的逻辑功能就是非运算的功能，从图上可以看出当开关A合上时，灯泡反而灭；当开关断开时，灯泡才会亮，故其输出F的状况与输入A的状相 反。非运算的逻辑表达式为
组合逻辑电路基础知识、分析方法 电工电子教研组徐超明 一.教学目标：掌握组合逻辑电路的特点及基本分析方法 二.教学重点：组合逻辑电路分析法 三.教学难点：组合逻辑电路的特点、错误！链接无效。 四.教学方法：新课复习相结合，温故知新，循序渐进； 重点突出，方法多样，反复训练。 组合逻辑电路的基础知识 一、组合逻辑电路的概念 [展示逻辑电路图]分析得出组合逻辑电路的概念：若干个门电路组合起来实现不同逻辑功能的电路。 复习: 名称符号表达式 基本门电路与门Y = AB 或门Y = A+B 非门Y =A 复合门电路 与非门Y = AB 或非门Y = B A+ 与或非门Y = CD AB+ 异或门 Y = A⊕B =B A B A+ 同或门 Y = A⊙B =B A AB+ [展示逻辑电路图]分析得出组合逻辑电路的特点和能解决的两类问题： 二、组合逻辑电路的特点 任一时刻的稳定输出状态，只决定于该时刻输入信号的状态，而与输入信号作用前电路原来所处的状态无关。不具有记忆功能。
三、组合逻辑电路的两类问题： 1.给定的逻辑电路图,分析确定电路能完成的逻辑功能。 →分析电路 2.给定实际的逻辑问题，求出实现其逻辑功能的逻辑电路。→设计电路 14．1．1 组合逻辑电路的分析方法 一、 分析的目的：根据给定的逻辑电路图，经过分析确定电路能完成的逻辑功能。 二、 分析的一般步骤： 1. 根据给定的组合逻辑电路，逐级写出逻辑函数表达式； 2. 化简得到最简表达式； 3. 列出电路的真值表； 4. 确定电路能完成的逻辑功能。 口诀: 逐级写出表达式， 化简得到与或式。 真值表真直观， 分析功能作用大。 三、 组合逻辑电路分析举例 例1：分析下列逻辑电路。 解: (1)逐级写出表达式: Y 1=B A , Y 2=BC , Y 3=21Y Y A =BC B A A ??,Y 4=BC , F=43Y Y =BC BC B A A ??? (2)化简得到最简与或式: F=BC BC B A A ???=BC BC B A A +??=BC C B B A A +++))(( =BC C B A B A BC C B B A +??+?=++?)(=BC B A BC C B A +?=++?)1( (3)列真值表: A B C F 0 0 0 1 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 (4)叙述逻辑功能: 当 A = B = 0 时，F = 1 当 B = C = 1 时，F = 1 组合逻辑电路 表达式 化简 真值表 简述逻辑功能
第4 章 [题 4.1]．分析图P4.1电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。 P3AP1P5P2P3P4 A P 4CP2 P3Y P5P6 B P1 AB Y P2BP1 C P6CP4 图P4.1 图P4.2 解：（ 1）逻辑表达式 Y P5P6P2 P3 P4 CP4P2 P3P4CP4 P2 P3 C CP2 P3P2 P3 C C P2P3 PPC23P PC 2 3 P2 P3BP1 AP1 B AB AAB AB AB Y P2P3C P2 P3C AB AB C AB ABC AB ABC AB C ABC AB ABC AB ABC C （ 2）真值表 A B C Y A B C Y 00011000 00101011 01001101 01111110 （3）功能 从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1 和全为0 时，Y=1，否则 Y=0 。 [题 4.3] 分析图P4.3电路的逻辑功能，写出Y1、、Y2的逻辑函数式，列出真值表，指出 电路完成什么逻辑功能。
A B Y 2 C Y 1 图 P4.3 [解 ] 解： Y2AB BC AC Y1 ABC （ A B ） C Y2 ABC （ A B ） BC AC C AB ABC ABC ） ABC ABC 真值表： A B C Y1 Y2 00000 00110 01010 01101 10010 10101 11001 11111 由真值表可知：电路构成全加器，输入 A 、B 、C 为加数、被加数和低位的进位，Y 1为“和”， Y 2为“进位”。 [题 4.4]图 P4.4 是对十进制数9 求补的集成电路CC14561 的逻辑图，写出当COMP=1 、Z=0 、和 COMP=0 、 Z=0 时， Y 1～ Y 4的逻辑式，列出真值表。
实验4 门电路及组合逻辑电路的研究 —、实验目的 1. 测量集成电路“与非门”的逻辑功能。 2. 学习用集成电路“与非门”组成简单的逻辑电路，并研究其逻辑功能。 3. 用集成电路“与非门”构成知识竞赛抢答器电路，并验证其功能。 二、实验内容与要求 4. 内容： （1）测试“与非门”的逻辑功能； （2）用“与非门”连接成半加器电路并测试其逻辑功能； （3）用“与非门”实现三人抢答电路。 5. 要求： （1）双端输入“与非门”的输入信号为A 、B ，输出端信号为F 。分别在输入端加信号如表4-1，测量输出信号状态并填入表内。 表4-1 “与非门”状态表 （2S 和进位C 。分别在输入端加信号如表4-2，测量输出信号状态并填入表内。 表4-2 半加器状态表 （3）连接出三人（A 、B 、C ）抢答器电路。该电路应能实现：任一人抢答时其他人不能再抢答；抢答时，主持人灯和抢答人的指示灯亮；主持人可以清零。 三、实验电路和设备 1． 实验电路 （1）半加器电路参考电路图，见图4-1。（共需要7个“与非门”） 根据B A B A B A B A B A B A S ?=+=+=和AB AB C ==得到用“与非门”组成的电路如下：
图4-1 半加器电路 （2）三人知识竞赛抢答电路参考电路图，见图4-2。（共需要10个“与非门”） 图4-2 三人抢答电路 2．实验设备 实验用到数字电路实验模块。实验模块上有集成四“与非门”芯片74LS00。管脚功能见图4-3。 图4-3 四集成“与非门”74LS00芯片管脚图 实验模块上有集成四输入双“与非门”芯片74LS20。管脚功能见图4-4。
第2章习题 一、单选题 1.若在编码器中有50个编码对象，则输出二进制代码位数至少需要（ B ）位。 A）5 B）6 C）10 D）50 2.一个16选1的数据选择器，其选择控制（地址）输入端有（ C ）个，数据输入端有（ D ）个，输出端有（ A ）个。 A）1 B）2 C）4 D）16 3.一个8选1的数据选择器，当选择控制端S2S1S0的值分别为101时，输出端输出（ D ）的值。 A）1 B）0 C）D4D）D5 4.一个译码器若有100个译码输出端，则译码输入端至少有（ C ）个。 A）5 B）6 C）7 D）8 5.能实现并-串转换的是（ C ）。 A）数值比较器B）译码器C）数据选择器D）数据分配器 6.能实现1位二进制带进位加法运算的是（ B ）。 A）半加器B）全加器C）加法器D）运算器 7.欲设计一个3位无符号数乘法器（即3×3），需要（）位输入及（ D ）位输出信号。A）3，6 B）6，3 C）3，3 D）6，6 8.欲设计一个8位数值比较器，需要（）位数据输入及（ B ）位输出信号。 A）8，3 B）16，3 C）8，8 D）16，16 9. 4位输入的二进制译码器，其输出应有（ A ）位。 A）16 B）8 C）4 D）1 二、判断题 1. 在二——十进制译码器中，未使用的输入编码应做约束项处理。（） 2. 编码器在任何时刻只能对一个输入信号进行编码。（）
3. 优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效。（ ） 4. 编码和译码是互逆的过程。（ ） 5. 共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（ ） 6. 3位二进制编码器是3位输入、8位输出。（ ） 7. 组合逻辑电路的特点是：任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，与电路原来的状态无关。（ ） 8. 半加器与全加器的区别在于半加器无进位输出，而全加器有进位输出。（ ） 9. 串行进位加法器的优点是电路简单、连接方便，而且运算速度快。（ ） 10. 二进制译码器的每一个输出信号就是输入变量的一个最小项。（ ） 11. 竞争冒险是指组合电路中，当输入信号改变时，输出端可能出现的虚假信号。（ ） 三、综合题 1．如图所示逻辑电路是一个什么电路，当A 3～A 0输入0110，B 3～B 0输入1011，Cin 输入1时，Cout 及S 3～S 0分别输出什么 +A 3B 3C in 3C out +++A 2B 2A 1B 1A 0B 0210 答：图中所示电路是4位串行进位全加器电路 C out =1，S 3S 2S 1S 0=0001 2．使用门电路设计一个4选1的数据选择 器，画出逻辑图。 解：4选1数据选择器有4个数据输入 端（D 0D 1D 2D 3），2个选择输入端（S 1S 0），1个 数据输出端（Y ）。真值表如下： D S 1 S 0 Y
第2章 基本逻辑关系和常用逻辑门电路 通常，把反映“条件”和“结果”之间的关系称为逻辑关系。如果以电路的输入信号反映“条件”，以输出信号反映“结果”，此时电路输入、输出之间也就存在确定的逻辑关系。数字电路就是实现特定逻辑关系的电路，因此，又称为逻辑电路。逻辑电路的基本单元是逻辑门，它们反映了基本的逻辑关系。 2.1 基本逻辑关系和逻辑门 2.1.1 基本逻辑关系和逻辑门 逻辑电路中用到的基本逻辑关系有与逻辑、或逻辑和非逻辑，相应的逻辑门为与门、或门及非门。 一、与逻辑及与门 与逻辑指的是：只有当决定某一事件的全部条件都具备之后，该事件才发生，否则就不发生的一种因果关系。 如图2.1.1所示电路，只有当开关A 与B 全部闭合时，灯泡Y 才亮；若开关A 或B 其中有一个不闭合，灯泡Ｙ就不亮。 这种因果关系就是与逻辑关系，可表示为Y ＝A ?B ，读作“A 与B”。在逻辑运算中，与逻辑称为逻辑乘。 与门是指能够实现与逻辑关系的门电路。与门具有两个或多个输入端，一个输出端。其逻辑符号如图2.1.2所示，为简便计，输入端只用A 和B 两个变量来表示。 与门的输出和输入之间的逻辑关系用逻辑表达式表示为： Y ＝A ?B ＝AB 两输入端与门的真值表如表2.1.1所示。波形图如图2.1.3所示。 表2.1.1 与门真值表 （a ）常用符号 （b ）国标符号
由此可见，与门的逻辑功能是，输入全部为高电平时，输出才是高电平，否则为低电平。 二、或逻辑及或门 或逻辑指的是：在决定某事件的诸条件中，只要有一个或一个以上的条件具备，该事件就会发生；当所有条件都不具备时，该事件才不发生的一种因果关系。 如图2.1.4所示电路，只要开关A 或B 其中任一个闭合，灯泡Y 就亮；A 、B 都不闭合，灯泡Y 才不亮。这种因果关系就是或逻辑关系。可表示为： Y ＝A ＋B 读作“A 或B”。在逻辑运算中或逻辑称为逻辑加。 或门是指能够实现或逻辑关系的门电路。或门具有两个或多个输入端，一个输出端。其逻辑符号如图 2.1.5所示。 或门的输出与输入之间的逻辑关系用逻辑表达式表示为： Y ＝A ＋B 两输入端或门电路的真值表和波形图分别如表2.1.2和图2.1.6所示。 图2.1.3 与门的波形图 表2.1.2 图2.1.4 或逻辑举例
第4章 [题]．分析图电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。 图P4.1 B Y AP 56 P P = 图 解：（1）逻辑表达式 ()()() 5623442344 232323232323 Y P P P P P CP P P P CP P P C CP P P P C C P P P P C P PC ===+=+=++=+ 2311P P BP AP BABAAB AB AB ===+ ()()()2323Y P P C P P C AB AB C AB ABC AB AB C AB AB C ABC ABC ABC ABC =+=+++=+++=+++ （2）真值表 （3）功能 从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0时，Y =1，否则Y=0。 [题] 分析图电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
图P4.3 B 1 Y 2 [解] 解： 2Y AB BC AC =++ 12 Y ABC A B C Y ABC A B C AB BC AC ABC ABC ABC ABC =+++=+++++=+++（）（）） 由真值表可知：、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。 [题] 图是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
图P4.4 [解] （1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。 3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++= （2）COMP=0、Z=0时， Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。 COMP=0、Z=0的真值表从略。 [题] 用与非门设计四变量的多数表决电路。当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。 [解] 题的真值表如表所示，逻辑图如图(b)所示。
第20章习题 门电路和组合逻辑电路 S10101B 为实现图逻辑表达式的功能，请将TTL 电路多余输入端C 进行处理（只需一种处理方法），Y 1的C 端应接 ，Y 2的C 端应接 ， 解：接地、悬空 S10203G 在F = AB +CD 的真值表中，F =1的状态有( )。 A. 2个 B. 4个 C. 3个 D. 7个 解：D S10203N 某与非门有A 、B 、C 三个输入变量，当B =1时，其输出为( )。 A. 0 B. 1 C. D. AC 解：C S10204B 在数字电路中，晶体管的工作状态为( )。 A. 饱和 B. 放大 C. 饱和或放大 D. 饱和或截止 解：D S10204I 逻辑电路如图所示，其逻辑函数式为( )。 A. B. C. D. 解：C S10204N 已知F =AB +CD ，选出下列可以肯定使F = 0的情况( )。 A. A = 0，BC = 1 B. B = C = 1 C. C = 1，D = 0 D. AB = 0，CD = 0 解：D S10110B 三态门电路的三种可能的输出状态是 ， ， 。 解：逻辑1、逻辑0、高阻态 S10214B 逻辑图和输入A ，B 的波形如图所示，分析当输出F 为“1”的时刻应是( )。 A. t 1 B. t 2 C. t 3 解：A Y
S10211I 图示逻辑电路的逻辑式为( )。 A. B. C. 解：B S10212I 逻辑电路如图所示，其功能相当于一个( )。 A. 门 B. 与非门 C. 异或门 解：C S10216B 图示逻辑电路的逻辑式为( )。 A. A +B B. C. AB + 解：C S10217B 逻辑图如图（a ）所示，输入A 、B 的波形如图（b ），试分析在t 1瞬间输出F 为( )。 A. “1” B. “0” C. 不定 解：B S10218B 图示逻辑符号的逻辑状态表为( )。 A. B. C. 解：B
第2章 基本逻辑关系和常用逻辑门电路 通常，把反映条件”和结果”之间的关系称为逻辑关系。如果以电路的输入信号反映 条 件”以输出信号反映 结果”此时电路输入、输出之间也就存在确定的逻辑关系。数字电 路就是实现特定逻辑关系的电路， 因此，又称为逻辑电路。逻辑电路的基本单元是逻辑门， 它们反映了基本的逻辑关系。 2.1 基本逻辑关系和逻辑门 2.1.1 基本逻辑关系和逻辑门 逻辑电路中用到的基本逻辑关系有与逻辑、 或逻辑和非逻辑，相应的逻辑门为与门、 或 门及非门。 一、与逻辑及与门 与逻辑指的是：只有当决定某一事件的全部条件都具备之后， 该事件才发生，否则就不 发生的一种因果关系。 如图2.1.1所示电路，只有当开关 A 与B 全部闭合时，灯泡 Y 才亮；若开关 A 或B 其 中有一个不闭合，灯泡Y 就不亮。 这种因果关系就是与逻辑关系， 可表示为Y = A.B,读作A 与B ”在逻辑运算中，与逻 辑称为逻辑乘。 A — & —Y B ― ____ (b )国标符号 图2.1.1与逻辑举例 图2.1.2与逻辑符号 与门是指能够实现与逻辑关系的门电路。 与门具有两个或多个输入端， 一个输出端。其 逻辑符号如图2.1.2所示，为简便计，输入端只用 A 和 B 两个变量来表示。 与门的输出和输入之间的逻辑关系用逻辑表达式表示为： Y = A ?B = AB 两输入端与门的真值表如表 2.1.1所示。波形图如图2.1.3所示。 表2.1.1 与门真值表 A B Y 0 0 亠 1 0 亠 (a )常用符号 母—
图2.1.3与门的波形图由此可见，与 门的逻辑功能是，输入全部为高电平时，输出才是高电平，否则为低电平。 二、或逻辑及或门 或逻辑指的是：在决定某事件的诸条件中，只要有一个或一个以上的条件具备，该事件就会发生；当所有条件都不具备时，该事件才不发生的一种因果关系。 如图2.1.4所示电路，只要开关A或B其中任一个闭合，灯泡Y就亮；A、B都不闭合，灯泡Y才不亮。这种因果关系就是或逻辑关系。可表示为： Y= A+ B 读作A或B”在逻辑运算中或逻辑称为逻辑加。 崖禺＞■:甘， 图2.1.4 或逻辑举例（a）常用符号（b）国标符号 图2.1.5或逻辑符号 或门是指能够实现或逻辑关系的门电路。或门具有两个或多个输入端，一个输出端。其 逻辑符号如图2.1.5所示。 或门的输出与输入之间的逻辑关系用逻辑表达式表示为： =A+ B 表2.1.2 两输入端或门电路的真值表和波形图分别如表 2.1.2和图2.1.6所示。
组合逻辑电路练习题及答案 一.填空题(10) 1．任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数的一般表达式不是唯一的，而其标准表达式是唯一的。 2．任意两个最小项之积为0，任意两个最大项之和为1。 3．对于逻辑函数BC A F，但这 AB F，为了化简，利用逻辑代数的基本定理，可表示为C C A AB 可能引起0型险象，因为在B=1、C=1时，化简前逻辑函数的值恒为1，但化简后逻辑函数的值为A A。 4．当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为39。 5．在 3.3V供电的数字系统里，所谓的高电平并不是一定是 3.3V，而是有一个电压范围，我们把这个电压范围称为高电平容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为低电平容限。 二.选择题(10) 1．在下列程序存储器的种类中，可在线改写的有 b d。 a. PROM； b. E2PROM； c. EPROM； d. FLASH_M 2．为了实现某种逻辑运算关系，其实现方法有多种多样，其中历史上曾经用到的有以下几种方式，但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是d。 a. 机械式； b.电磁式； c. 分立元件式； d. 集成电路 3．在数字电路中，根据电路是否具有反馈记忆功能，将其分为组合逻辑电路和时序逻辑电路两种。下列各项中，为组合逻辑电路的是befgi ，为时序逻辑电路的是acdh。 a. 触发器； b. 译码器； c. 移位寄存器； d. 计数器； e. 加法器； f. 编码器；ｇ. 数值比较器；h. 寄存器；i. 多路选择器 4．卡诺图上变量的取值顺序是采用b的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。 a. 二进制码； b. 循环码； c. ASCII码； d. 十进制码 5．在可编程逻辑芯片中，有PROM、PAL、GAL、CPLD等多种结构方式，其中PROM是b，PAL 是c，GAL是a，CPLD是a。 a. 与阵列可编程； b.或阵列可编程； c. 与或阵列皆可编程 三.简答题(50) 1．分别画出JK和D触发器的电路符号图，并分别画出将JK触发器转换成D触发器以及将D触发器转换成JK触发器的电路连接图。 1
第4章 [题4.1]．分析图P4.1电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。 图P4.1 B Y AP 56 P P = 图P4.2 解：（1）逻辑表达式 ()()() 5623442344 232323232323 Y P P P P P CP P P P CP P P C CP P P P C C P P P P C P PC ===+=+=++=+ 2311P P BP AP BABAAB AB AB ===+ ()()()2323Y P P C P P C AB AB C AB ABC AB AB C AB AB C ABC ABC ABC ABC =+=+++=+++=+++ （2）真值表 （3）功能 从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0时，Y =1，否则Y=0。 [题4.3] 分析图P4.3电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
图P4.3 B 1 Y 2 [解] 解： 2Y AB BC AC =++ 12 Y ABC A B C Y ABC A B C AB BC AC ABC ABC ABC ABC =+++=+++++=+++（）（）） B 、 C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。 [题4.4] 图P4.4是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
图P4.4 [解] （1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。 3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++= （2）COMP=0、Z=0时， Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。 COMP =0、Z=0的真值表从略。 [题4.5] 用与非门设计四变量的多数表决电路。当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。 [解] 题4.5的真值表如表A4.5所示，逻辑图如图A4.5(b)所示。
第十六章 门电路和组合逻辑电路 一 选择题 1、下列逻辑表达式正确的是（ ）。 .0A A A += .11B A ?= .C A AB A B +=+ .D A AB AB += 2、时序逻辑电路中，以下说法正确的是（ ）。 A 、电路中任意时刻的输出只取决于当时的输入信号，与电路原来的 状态无关。 B 、电路中任意时刻的输出不仅与当时的输入信号有关，同时还取决于 电路原来的状态。 C 、电路中任意时刻的输出只取决于电路原来的状态，与当时的输入 信号无关。 D 、以上均不正确。 3、数据选择器的地址输入端有2个时，最多可以有（ ）个数据信号 输入。 A 、1 B 、2 C 、4 D 、8 4、数据选择器的地址输入端有3个时，最多可以有（ ）个数据信号输入。 A 、4 B 、6 C 、8 D 、16 5、组合逻辑电路中，以下说法正确的是（ ）。 A 、电路中任意时刻的输出只取决于当时的输入信号，与电路原来的状态无关。 B 、电路中任意时刻的输出不仅与当时的输入信号有关，同时还取决于电路原来的状态。 C 、电路中任意时刻的输出只取决于电路原来的状态，与当时的输入信号无关。 D 、以上均不正确。 6、下列几种TTL 电路中，输出端可实现线与功能的电路是（ ）。 A 、或非门 B 、与非门 C 、异或门 D 、OC 门 7、数据选择器有10个数据信号输入端时，至少得有（ ）个地址输入端。 A 、2 B 、3 C 、4 D 、5 8、以下哪个电路不是组合逻辑电路（ ）。 A 、编码器 B 、计数器 C 、译码器 D 、加法器
9、下列逻辑表达式正确的是（ ）。 .0A A A += .11B A ?= .C A AB A B +=+ .D A AB AB += 10、衡量集成逻辑电路优劣的因数是用它的：（ ） A ．增益×带宽； B ．传输延迟时间×功耗； C ．扇出系数×传输延迟时间； D ．噪声容限×功耗。 11、以下诸论述中，唯一正确的是：（ ） A ．可以用OC 门构成电平变换电路； B ．ECL 门电路主要用于集成度要求高的场合； C ．CM0S 器件不可以和TTL 器件兼容； D ．CMOS 器件的电源电压使用范围特别小，对电源的准确性要求严格． 12、集成门电路（不论是与、或、与非…等）的输入端若超过了需要，则这些多余的输入端应按哪种方式去处置才是正确的？（ ） A ．让它们开路； B ．让它们通过电阻接最高电平（例如电源电压）； C ．让它们接地，或接电源的最低电平； D ．让它们和使用中的输入端并接。 13、 以下表达式中符合逻辑运算法则的是（ ） A.C ·C=C 2 B.1+1=10 C.0<1 D.A+1=1 14、 当逻辑函数有n 个变量时，共有（ ）个变量取值组合？ A. n B. 2n C. n 2 D. 2n 15、. 逻辑函数的表示方法中具有唯一性的是（ ） A .真值表 B.表达式 C.逻辑图 D.卡诺图 16、F=A B +BD+CDE+A D=（ ） A.D B A + B.D B A )(+ C.))((D B D A ++ D.))((D B D A ++ 二 填空题 1.电子电路按功能可分为 电路和 电路。 2.根据电路的结构特点及其对输入信号响应规则的不同，数字电路可分为 和 。 3.数字电路的分析方法主要用 、功能表、 、波形图。 4.数字信号是一系列时间和数值都 的信号。 5.在数字电路中有两种数字逻辑状态分别是逻辑 和逻辑 。 6.逻辑函数F=)(B A A ⊕⊕ =
20章 组合电路 20-0XX 选择与填空题 20-1XX 画简题 20-2XX 画图题 20-3XX 分析题 20-XX 设计题 十二、[共8分]两个输入端的与门、 或门和与非门的输入波形如图 12 所示， 试画出其输出信号的波形。 解： 设与门的输出为F 1， 或门的输出为F 2，与非门的输出为F 3，根据逻辑关系其输出波形如图所示。 20-0XX 选择与填空题 20-001试说明能否将与非门、或非门、异或门当做反相器使用？如果可以，其他输入端应如何连接？ 答案 与非门当反相器使用时，把多余输入端接高电平 或非门当反相器使用时，把多余输入端接低电平 异或门当反相器使用时，把多余输入端接高电平 20-002、试比较TTL 电路和CMOS 电路的优、缺点。 A B F 1F 2F 3 (a) (b)
答案 COMS 电路抗干扰能力强，速度快，静态损耗小，工作电压范围宽， 有取代TTL 门电路的趋势。 20-003简述二极管、三极管的开关条件。 答案 二极管：加正向电压导通，相当于开关闭合；反向电压截止，相当于 开关断开。三极管：U BE <0V 时，三极管可靠截止，相当于开关断开； i B 》I BS 时，三极管饱和，相当于开关闭合。 20-0004、同或运算关系，当两输入不相等时，其输出为1；异或运算关系，当两输入相等时，其输出为0； 20-0005、 若各门电路的输入均为A 和B ，且A=0，B=1；则与非门的输出为 _________,或非门的输出为___ ___,同或门的输出为__ __。 20-0006、逻辑代数中有3种基本运算： 、 和 。 A. 或非，与或，与或非 B. 与非，或非，与或非 C. 与非，或，与或 D. 与，或，非 20-0007、逻辑函数有四种表示方法，它们分别是（ ）、（ ）、（ ）和（ ）。 20-0008、将2004个“1”异或起来得到的结果是（ ）。 20-0009、是8421BCD 码的是（ ）。 A 、1010 B 、0101 C 、1100 D 、1101 2）、和逻辑式BC A A + 相等的是（ ）。 A 、ABC B 、1+B C C 、A D 、BC A + 3）、二输入端的或非门，其输入端为A 、B ，输出端为Y ,则其表达式 Y= （ ）。 A 、A B B 、AB C 、B A + D 、A+B 20-0010、若在编码器中有50个编码对象，则要求输出二进制代码位数为 位。 A.5 B.6 C.10 D.50
课题：基本逻辑门电路 学校：莱州市高级职业学校姓名：贾春兰 二○○七年九月
讲授新课一、与逻辑和与门电路 1、与逻辑 实验： 结论：当决定某一事件的所有条 件都满足时，结果才会发生，这种条 件和结果之间的关系称为与逻辑关 系。 屏幕显示实验 电路，教师启 发、引导学生观 察：观察开关S1 和S2在不同工 作状态时，照明 灯HL的亮暗， 从而引导学生 归纳出与逻辑 关系 学生观察电 路，发现规 律：只有当 S1、S2都闭合 时，照明灯才 会亮，若有一 个开关不闭 合，照明灯就 不会亮 集中学生注 意力，活跃学 生思维，激发 学生学习兴 趣，培养学生 观察问题、分 析问题的能 力 教学过程 教学环节简明教学内容教师活动学生活动活动目的 课堂练习（一）与逻辑关系在生活中的应用举例。屏幕显示密 码保险柜的 开启，教师引 导学生思考， 并提出问题 学生观察电 路，回答问题 巩固新知 识，及时反 馈
讲授新课2、与门电路 1）逻辑符号 2）二极管与门电路 V A V B VD1 VD2 V L 0V 0V 3V 3V 0V 3V 0V 3V 导通 优先导通 截止 导通 导通 截止 优先导通 导通 0V 0V 0V 3V 3）真值表 A B L 0 0 0 1 1 0 1 1 1 4）逻辑功能 有０出０，全１出１ 5）逻辑表达式 L=A·B或L=AB 教师直接绘 制与门电路 的逻辑符号， 并分析其特 点 屏幕显示二 极管与门电 路，介绍电路 的特点 教师引导学 生分析电路， 总结输出电 位V L和输入 电位V A和V B 的关系。 教师引导学 生绘制与门 电路的真值 表。 教师引导学 生观察真值 表，总结出逻 辑功能，写出 逻辑表达式。 学生观察逻 辑符号 学生观察电 路 学生在教师 的引导下，总 结输出电位 V L和输入电 位V A和V B的 关系。 学生总结规 律 学生总结规 律 增强学生的 直观性 理论联系实 际，激发学 生学习兴趣 培养学生分 析问题的能 力 提高学生归 纳总结能力 有利于学生 掌握规律， 便于应用 教学过程 教学环节简明教学内容教师活动学生活动活动目的
习题 4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。（基本题属于4.1节） 习题4.1图 解：B A B A B A B A B A F ⊕=+=+= 该电路实现异或门的功能 4.2分析图所示电路，写出输出函数F 。（基本题属于4.1节） 习题4.2图 解：[]B A B B B A F ⊕=⊕⊕⊕=)( 4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．（基本 题属于4.1节） 图 解：B A B A B A AB B AB A AB B AB A F ⊕=?=???=???= 4.4由与非门构成的某表决电路如图所示。其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。（基本题属于4.1节） （1） 试分析电路，说明决议通过的情况有几种。 （2） 分析A 、B 、C 、D 四个人中，谁的权利最大。 L B A =1 =1 =1 F F B A
习题4.4图 解：（1）ABD BC CD ABD BC CD L ++=??= （2） (3)4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。（基本题属于4.1节） 习题4.5图 解：（1）011011)(S S B S A S S B S A L ⊕⊕+⊕=⊕⊕?⊕= (2) (3)当S 1S 0=00和S 1S 0=11时，该电路实现两输入或门，当S 1S 0=01时，该电路实现两输入或非门，当S 1S 0=10时，该电路实现两输入与非门。 4.6试分析图所示电路的逻辑功能，并用最少的与非门实现。（综合题属于4.1、4.2节） 10
第20章习题门电路和组合逻辑电路 S10101B 为实现图逻辑表达式的功能，请将TTL电路多余输入端 C进行处理（只需一种处理方法），Y i 端应接________________________ ，丫2的C端应接 _______________________ ， 费二FqlFl Y I=A+Π S10203G 在F = AB+CD的真值表中，F =1的状态有（）。 A. 2个 B. 4个 C. 3个 D. 7个 解：D S10203N 某与非门有A、B、C三个输入变量，当 B=I时，其输出为（）。 A. 0 B. 1 C. AC D. AC 解：C S10204B 在数字电路中，晶体管的工作状态为（ A. 饱和 C.饱和或放大 解：D S10204I 逻辑电路如图所示，其逻辑函数式为（）。 A. AB AB B. AB AB C. AB AB D. AB A 解：C S10204N 已知F=AB+CD ,选出下列可以肯定使 F = 0的情况（）。 S10110B （a） 解：接地、悬空 (b) ）。 B.放大 D.饱和或截止 t≈—Y A. C. 解： D A = 0，BC = 1 C = 1， D = 0 B. B = C = 1 D. AB = 0，CD = 0 A ≥ 1 B
三态门电路的三种可能的输出状态是_____________ 解：逻辑1、逻辑O、高阻态
S10214B 逻辑图和输入A, B 的波形如图所示，分析当输出 F 为“1”的时刻应是（ ）。 A. t ι B. t 2 C. t 3 解：A S10211I 图示逻辑电路的逻辑式为 ( )。 A. F =A B AB B. F=ABAB C. F=(A B)AB 解：B S10212I 逻辑电路如图所示，其功能相当于一个 （ A.门 B.与非门 C.异或门 解：C S10216B 图示逻辑电路的逻辑式为 （ ）。 A. F =A B +A B A B. F =AB AB C. F =AB+ A B 解：C S10217B 逻辑图如图（a ）所示，输入 A 、B 的波形如图 （b ）,试分析在t ι瞬间输出F 为（ ）。 A. “1” B. “ 0” C. 不定 解：B h (a) (b) S10218B 图示逻辑符号的逻辑状态表为 （ A. B. A B F 0 0 0 0 1 0 1 0 0 1 1 1 A B F 0 0 0 0 1 1 1 0 1 1 1 1 A B F 0 0 1 0 1 1 1 0 1 1 1 C. 解：B T&] A —
数电练习2013_组合 逻辑电路
一、填空题 1.分析组合逻辑电路的步骤为：（1）；（2）； （3）； （4）根据真值表和逻辑表达对逻辑电路进行分析，最后确定其功能。 2.在逻辑电路中，任意时刻的输出状态仅取决于该时刻输入信号的状态，而与信号作用前电路的状态无关，这种电路称为。因此，在电路结构上一般由组合而成。 3.十六进制数（F6.A）的等值八进制数是（），等值二进制数是 （），十进制数（56）的8421BCD编码是（），等值二进制数是（）。 4. 实现两个一位二进制数相加，产生一位和值及一位进位值，但不考虑低位来的进位位的加法器称为________；将低位来的进位位与两个一位二进制数一起相加，产生一位和值及一位向高位进位的加法器称为________。 5.在下图所示的 卡诺图中，函数 F至少用个 与非门实现。设 输入原、反变量都提供。
6. 已知某组合电路的输入A、B、C、D及输出F的波形如图所示，则F对A、 B、C、D的最简与或表达式为F＝。 参考答案： 1. （1）由逻辑图写出个输出端逻辑表达式；（2）化简和变换各逻辑表达式；（3）列出真值表 2. 组合逻辑电路门电路 3. 366.5 / 11110110.1010 / 01010110 / 111000 4. 半加器全加器 5. 3个 6.C B + C A+ D C 二、选择题 1.图（a）-（c）的三幅波形图中，正确表达了脉冲信号的宽度是（） 2. 下列逻辑代数运算错误的是（）
A. A 00=? B. A +1=A C. A A =?1 D. A +0=A 3.下列函数中等于A 的是（ ） A. A +1 B. A A + C. AB A + D. A （A +B ） 4. 由开关组成的逻辑电路如图所示，设开关接通为“1”，断开为“0”，电灯亮为“1”，电灯L 暗为“0”，则该电路为（ ） A. “与”门 B. “或”门 C. “非”门 D. 以上各项都不是 5.若把某一全加器的进位输出接至另一全加器的进位输入，则可构成（ ） A. 二位并行进位的全加器 B. 二位串行进位的全加器 C. 一位串行进位的全加器 D. 以上各项都不是 6. 逻辑电路的真值表如下所示，由此可写出其逻辑函数表达式为（ ）。 A. C AB C B A C B A F ++= B. C B B A F += C. C B C B A F += D. AC B F += A B C F A B C F 0 1 1 1
第三章 组合逻辑电路练习题及答案 [3.1] 分析图P3.1电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。 [解] BC AC AB Y BC AC AB C B A ABC Y ++=+++++=21)( B 、 C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。 [3.2] 图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
[解] （1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。 3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++= （2）COMP=0、Z=0时， Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。 COMP =0、Z=0的真值表从略。 [3.3] 用与非门设计四变量的多数表决电路。当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。 [解] 题3.3的真值表如表A3.3所示，逻辑图如图A3.3所示。 ABCD D ABC D C AB CD B A BCD A Y ++++= BCD ACD ABC ABC +++=
B C D A C D A B D A B C ???= [3.4] 有一水箱由大、小两台泵M L 和M S 供水，如图P3.4所示。水箱中设置了3个 水位检测元件A 、B 、C 。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。 [解] 题3.4的真值表如表A3.4所示。 真值表中的C B A 、C B A 、C B A 、C AB 为约束项，利用卡诺图图A3.4(a)化简后得到：