盛年不重来，一日难再晨。及时宜自勉，岁月不待人
盛年不重来，一日难再晨。及时宜自勉，岁月不待人
A.晶圆封装测试工序
一、IC检测
1. 缺陷检查Defect Inspection
2. DR-SEM(Defect Review Scanning Electro n Microscopy)
用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。
3. CD-SEM(Critical Dime nsioi n Measureme nt)
对蚀刻后的图案作精确的尺寸检测。
二、IC封装
1. 构装(Packaging)
IC构装依使用材料可分为陶瓷(ceramic )及塑胶(plastic )两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割( die saw)、黏晶(die mount / die bond)、焊线(wire bon d)、圭寸胶(mold )、剪切/ 成形(trim / form )、印字(mark )、电镀(plating )及检验(inspection )等。
(1) 晶片切割(die saw )
晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die )切割分离。举例来说：以
0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。
欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之
晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。
(2) 黏晶(die mou nt / die bo nd )
黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线
架则经由传输设备送至弹匣( magazi ne )内，以送至下一制程进行焊线。
⑶焊线(wire bond )
IC构装制程(Packaging )则是利用塑胶或陶瓷包装晶粒与配线以成集成电路( Integrated Circuit ;简称IC)，此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械
性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架( Pin ),称之为打线，作为与外界电路板连接之用。
⑷封胶(mold)
封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、內部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热，再将框架置于压模机上的构装模上，再以树脂充填并待硬化。
(5) 剪切/ 成形(trim / form )
剪切之目的为将导线架上构装完成之晶粒独立分开，并把不需要的连接用材料及部份凸出之树脂切除(dejunk )。成形之目的则是将外引脚压成各种预先设计好之形状，以便于装置于电路板上使用。剪切与成形主要由一部冲压机配上多套不同制程之模具，加上进料及出料机构所組成。
(6) 印字(mark)及电镀(plating )
印字乃将字体印于构装完的胶体之上，其目的在于注明商品之规格及制造者等资讯。
(7) 检验(inspection )
晶片切割之目的为将前制程加工完成之晶圆上一颗颗之检验之目的为确定构装完成之产品是否合与使用。其中项目包括诸如：外引脚之平整性、共面度、脚距、印字是否清晰及胶体是否有损伤等的外观检验。
(8) 封装
制程处理的最后一道手续，通常还包含了打线的过程。以金线连接芯片与导线架的线路，再封装绝缘的塑料或陶瓷外壳，并测试集成电路功能是否正常。
2. 测试制程(Initial Test and Final Test )
(1) 芯片测试(wafer sort )
(2) 芯片目检(die visual )
(3) 芯片粘贴测试(die attach )
(4) 压焊强度测试(lead bond strength )
(5) 稳定性烘焙(stabilization bake )
卑微如蟻蚁、坚强彳以大象
(6) 温度循环测试(temperature cycle )
⑺离心测试(constant acceleration)
(8)渗漏测试（leak test ）
(9)高低温电测试
(10)高温老化（burn-in ）
(11)老化后测试(post-burn-in electrical test
B.半导体制造工艺流程
NPN高频小功率晶体管制造的工艺流程为：
外延片编批 ----- 清洗水汽氧化一次光刻--------- 检查清洗------ 干氧氧化--- 硼
注入一一清洗一一UDO淀积一一清洗一一硼再扩散一一二次光刻一一检查一一单结测试一—清洗一一干氧氧化一一磷注入一一清洗一一铝下CVD清洗一一发射区再扩散一一三次
光刻一一检查一一双结测试一一清洗一一铝蒸发一一四次光刻一一检查一一氢气合金一一正向测试一一清洗一一铝上CVD检查一一五次光刻一一检查一一氮气烘焙一一检查一一中
测——中测检查——粘片——减薄——减薄后处理——检查——清洗——背面蒸发——贴膜――划片一一检查一一裂片一一外观检查一一综合检查一一入中间库。
PNP小功率晶体管制造的工艺流程为：
外延片一一编批一一擦片一一前处理一一一次氧化一一QC佥查（tox）――一次光刻一一QC
检查一一前处理一一基区CSD涂覆一一CSD预淀积一一后处理一一QC佥查（R O）――前处理――基区氧化扩散一一QC佥查（tox、R O）――二次光刻一一QC检查一一单结测试一一前处理一一POCI3预淀积一一后处理（P液）一一QC检查一一前处理一一发射区氧化一一QC检查（tox ）――前处理一一发射区再扩散（R O）――前处理一一铝下CVDQC佥查（tox、R □）――前处理一一HCI氧化一一前处理一一氢气处理一一三次光刻一一QC检查一一追扩散――双结测试一一前处理一一铝蒸发一一QC佥查（tAl ）――四次光刻一一QC佥查一一前处
理一一氮气合金一一氮气烘焙一一QC检查（ts ）――五次光刻一一QC佥查一一大片测试一一中测——中测检查（——粘片——减薄——减薄后处理——检查——清洗——背面蒸发——贴膜一一划片一一检查一一裂片一一外观检查）一一综合检查一一入中间库。
GR平面品种（小功率三极管）工艺流程为：
编批一一擦片一一前处理一一一次氧化一一QC检查（tox ）――一次光刻一一QC佥查一一前处理一一基区干氧氧化一一QC佥查（tox ）――一GR光刻（不腐蚀）一一GR硼注入一一湿法去胶一一前处理一一GR基区扩散一一QC佥查（Xj、R O）――硼注入一一前处理一一基区扩散与氧化一一QC检查（Xj、tox、R□）――二次光刻一一QC检查一一单结测试一一前处理一一发射区干氧氧化一一QC检查（tox ）――磷注入一一前处理一一发射区氧化和再扩散――前处理一一POCl3预淀积（R O）――后处理一一前处理一一铝下CVDQC佥查（tox ）――前处理一一氮气退火一一三次光刻一一QC检查一一双结测试一一前处理一一铝蒸发一
—QC检查（tAl ）――四次光刻一一QC检查一一前处理一一氮气合金一一氮气烘焙一一正向
测试一一五次光刻一一QC检查一一大片测试一一中测编批一一中测一一中测检查一一入中间库。
双基区节能灯品种工艺流程为：
编批一一擦片一一前处理一一一次氧化一一QC检查（tox）――一次光刻一一QC检查一一前
处理 -- 基区干氧氧化--- QC检查（tox）--------- 一硼注入前处理基区扩散后处
理一一QC检查（Xj、R O）――前处理一一基区CSD涂覆一一CSD预淀积一一后处理一一QC 检查（R O）――前处理一一基区氧化与扩散一一QC检查（Xj、tox、R □）――二次光刻一
—QC检查——单结测试——磷注入——前处理——发射区氧化——前处理——发射区再扩散一一前处理一一POCI3预淀积（R O）―― 后处理一一前处理一一HCI退火、N2退火一一三次光刻一一QC
佥查一一双结测试一一前处理一一铝蒸发一一QC检查（tAI ）――四次光刻
――QC检查一一前处理一一氮氢合金一一氮气烘焙一一正向测试（ts ）――外协作（ts ）
-- 前处理--- 五次光刻--- QC检查 ----- 大片测试 --- 测试ts 中测编批中测中测检查——入中间库。
变容管制造的工艺流程为：
外延片一一编批一一擦片一一前处理一一一次氧化一一QC检查一一N+光刻一一QC佥查一一
前处理一一干氧氧化一一QC检查一一P+注入一一前处理一一N+扩散一一P+光刻一一QC检查——硼注入 1 ——前处理——CVD （LTO）——QC检查——硼注入 2 ——前处理——LPCVD- —QC 检查一一前处理一一P+扩散一一特性光刻一一电容测试一一是否再加扩一一电容测试――……（直到达到电容测试要求）一一三次光刻一一QC检查一一前处理一一铝蒸发一一
QC检查（tAl ）――铝反刻一一QC检查一一前处理一一氢气合金一一氮气烘焙一一大片测试――中测一一电容测试一一粘片一一减薄一一QC检查一一前处理一一背面蒸发一一综合检
查一一入中间库。
P+扩散时间越长，相同条件下电容越小。
稳压管（N衬底）制造的工艺流程为：
外延片一一编批一一擦片一一前处理一一一次氧化一一QC检查一一P+光刻一一QC检查一一
前处理干氧氧化QC检查硼注入前处理铝下UD —— QC检查前处理一一P+扩散一一特性光刻一一扩散测试（反向测试）一一前处理一一是否要P+追扩一一三次光刻一一QC佥查一一前处理一一铝蒸发一一QC检查（tAl ）――四次光刻一一QC佥查一一前处理——氮气合金——氮气烘焙——大片测试——中测。
P+扩散时间越长，相同条件下反向击穿电压越高。
肖特基二极管基本的制造工艺流程为：
编批一一擦片一一前处理一一一次氧化一一QC佥查（tox ）―― P+光刻一一QC佥查一一硼注入一一前处理一一P+扩散与氧化一一QC检查（Xj , R O, tox ）――三次光刻一一QC检查一一前处理 ------ 铬溅射前泡酸--- 铬溅射--- QC检查（tcr ）---------- 先行片热处理 - 先行片后处
理一一特性检测（先行片：VBR IR）――热处理一一后处理一一特性测试（VBR IR）――
前处理一一钛/铝蒸发一一QC检查（tAl ）――四次光刻一一QC佥查一一前处理一一氮气合金先行（VBR IR）――氮气合金一一特性测试（VBR IR ）――大片测试一一中测一一反向测
试（抗静电测试）——中测检验——如中转库。
晶圆制造工艺流程和处理工序 晶圆制造工艺流程 1、表面清洗 2、初次氧化 3、CVD(Chemical Vapor deposiTIon) 法沉积一层Si3N4 (Hot CVD 或LPCVD) 。（1）常压CVD (Normal Pressure CVD) （2）低压CVD (Low Pressure CVD) （3）热CVD (Hot CVD)/(thermal CVD) （4）电浆增强CVD (Plasma Enhanced CVD) （5）MOCVD (Metal Organic CVD) 分子磊晶成长(Molecular Beam Epitaxy) （6）外延生长法(LPE) 4、涂敷光刻胶（1）光刻胶的涂敷（2）预烘(pre bake) （3）曝光（4）显影（5）后烘(post bake) （6）腐蚀(etching) （7）光刻胶的去除 5、此处用干法氧化法将氮化硅去除 6 、离子布植将硼离子(B+3) 透过SiO2 膜注入衬底，形成P 型阱 7、去除光刻胶，放高温炉中进行退火处理 8、用热磷酸去除氮化硅层，掺杂磷(P+5) 离子，形成N 型阱 9、退火处理，然后用HF 去除SiO2 层 10、干法氧化法生成一层SiO2 层，然后LPCVD 沉积一层氮化硅 11、利用光刻技术和离子刻蚀技术，保留下栅隔离层上面的氮化硅层 12、湿法氧化，生长未有氮化硅保护的SiO2 层，形成PN 之间的隔离区 13、热磷酸去除氮化硅，然后用HF 溶液去除栅隔离层位置的SiO2 ，并重新生成品质更好的SiO2 薄膜, 作为栅极氧化层。 14、LPCVD 沉积多晶硅层，然后涂敷光阻进行光刻，以及等离子蚀刻技术，栅极结构，并氧化生成SiO2 保护层。 15、表面涂敷光阻，去除P 阱区的光阻，注入砷(As) 离子，形成NMOS 的源漏极。用同样的方法，在N 阱区，注入B 离子形成PMOS 的源漏极。 16、利用PECVD 沉积一层无掺杂氧化层，保护元件，并进行退火处理。
A.晶圆封装测试工序 一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装（Packaging） IC构装依使用材料可分为陶瓷（ceramic）及塑胶（plastic）两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。 (1) 晶片切割（die saw） 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。举例来说：以0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶（die mount / die bond） 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶（epoxy）粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进行焊线。 (3) 焊线（wire bond） IC构装制程（Packaging）则是利用塑胶或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 申报企业名称 武汉新芯集成电路制造有限公司 上海集成电路研发中心有限公司 无锡华润微电子有限公司 中国电子科技集团公司第五十五研究所 华越微电子有限公司 中国电子科技集团公司第五十八研究所 珠海南科集成电子有限公司 江苏东光微电子股份有限公司 无锡中微晶园电子有限公司 无锡华普微电子有限公司 日银IMP微电子有限公司 中电华清微电子工程中心有限公司 中纬积体电路（宁波）有限公司 深圳方正微电子有限公司 北京华润上华半导体有限公司 福建福顺微电子有限公司 北京半导体器件五厂 贵州振华风光半导体有限公司 企业类别 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造
21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 常州市华诚常半微电子有限公司 锦州七七七微电子有限责任公司 北京燕东微电子有限公司 河南新乡华丹电子有限责任公司 西安微电子技术研究所 长沙韶光微电子总公司 威讯联合半导体（北京）有限公司 英特尔产品（上海）有限公司 上海松下半导体有限公司 南通富士通微电子股份有限公司 瑞萨半导体（北京）有限公司 江苏长电科技股份有限公司 勤益电子（上海）有限公司 瑞萨半导体（苏州）有限公司 日月光半导体（上海）有限公司 星科金朋（上海）有限公司 威宇科技测试封装有限公司 安靠封装测试（上海）有限公司 上海凯虹电子有限公司 天水华天科技股份有限公司 飞索半导体（中国）有限公司 无锡华润安盛科技有限公司 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 芯片制造 封装 封装 封装 封装 封装 封装 封装 封装 封装 封装 封装 封装 封装 封装 封装 封装
晶圆的生产工艺流程介绍 从大的方面来讲，晶圆生产包括晶棒制造和晶片制造两大步骤，它又可细分为以下几道主要工序（其中晶棒制造只包括下面的第一道工序，其余的全部属晶片制造，所以有时又统称它们为晶柱切片后处理工序）： 晶棒成长 --> 晶棒裁切与检测 --> 外径研磨 --> 切片 --> 圆边 --> 表层研磨 --> 蚀刻 --> 去疵 --> 抛光 --> 清洗 --> 检验 --> 包装 1.晶棒成长工序：它又可细分为： 1）.融化（Melt Down） 将块状的高纯度复晶硅置于石英坩锅内，加热到其熔点1420°C以上，使其完全融化。 2）.颈部成长（Neck Growth） 待硅融浆的温度稳定之后，将〈1.0.0〉方向的晶种慢慢插入其中，接着将晶种慢慢往上提升，使其直径缩小到一定尺寸（一般约6mm 左右），维持此直径并拉长100-200mm，以消除晶种内的晶粒排列取向差异。 3）.晶冠成长（Crown Growth） 颈部成长完成后，慢慢降低提升速度和温度，使颈部直径逐渐加大到所需尺寸（如5、6、8、12吋等）。 4）.晶体成长（Body Growth） 不断调整提升速度和融炼温度，维持固定的晶棒直径，只到晶棒长度
达到预定值。 5）.尾部成长（Tail Growth） 当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度，使晶棒直径逐渐变小，以避免因热应力造成排差和滑移等现象产生，最终使晶棒与液面完全分离。到此即得到一根完整的晶棒。 2.晶棒裁切与检测（Cutting & Inspection） 将长成的晶棒去掉直径偏小的头、尾部分，并对尺寸进行检测，以决定下步加工的工艺参数。 3.外径研磨（Surface Grinding & Shaping） 由于在晶棒成长过程中，其外径尺寸和圆度均有一定偏差，其外园柱面也凹凸不平，所以必须对外径进行修整、研磨，使其尺寸、形状误差均小于允许偏差。 4.切片（Wire Saw Slicing） 由于硅的硬度非常大，所以在本工序里，采用环状、其内径边缘镶嵌有钻石颗粒的薄片锯片将晶棒切割成一片片薄片。 5.圆边（Edge Profiling） 由于刚切下来的晶片外边缘很锋利，硅单晶又是脆性材料，为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒，必须用专用的电脑控制设备自动修整晶片边缘形状和外径尺寸。 6.研磨（Lapping） 研磨的目的在于去掉切割时在晶片表面产生的锯痕和破损，使晶片表
盛年不重来，一日难再晨。及时宜自勉，岁月不待人 盛年不重来，一日难再晨。及时宜自勉，岁月不待人 A.晶圆封装测试工序 一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electro n Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dime nsioi n Measureme nt) 对蚀刻后的图案作精确的尺寸检测。 二、IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic )及塑胶(plastic )两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割( die saw)、黏晶(die mount / die bond)、焊线(wire bon d)、圭寸胶(mold )、剪切/ 成形(trim / form )、印字(mark )、电镀(plating )及检验(inspection )等。 (1) 晶片切割(die saw ) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die )切割分离。举例来说：以 0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之 晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mou nt / die bo nd ) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线 架则经由传输设备送至弹匣( magazi ne )内，以送至下一制程进行焊线。 ⑶焊线(wire bond ) IC构装制程(Packaging )则是利用塑胶或陶瓷包装晶粒与配线以成集成电路( Integrated Circuit ;简称IC)，此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械
A.晶圆封装测试工序 一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、IC封装 1. 构装（Packaging） IC构装依使用材料可分为陶瓷（ceramic）及塑胶（plastic）两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。 (1) 晶片切割（die saw） 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。举例来说：以
0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶（die mount / die bond） 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶（epoxy）粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进行焊线。 (3) 焊线（wire bond） IC构装制程（Packaging）则是利用塑胶或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。 (4) 封胶（mold） 封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、內部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热，再将框架置于压模机上的构装模上，再以树脂充填并待硬化。 (5) 剪切/成形（trim / form） 剪切之目的为将导线架上构装完成之晶粒独立分开，并把不需要的连接用材料及部份凸出之树脂切除（dejunk）。成形之目的则是将外引脚压成各种预先设计好之形状，以便于装置于
半导体芯片封装及测试技术 价值评估咨询报告书 深华（２００４）评字第０１８号 深圳大华天诚会计师事务所 中国?深圳
目录 评估咨询报告书摘要 (2) 资产评估咨询报告书 (3) 一、 委托方与资产占有方简介 (3) 二、 评估目的 (3) 三、 评估范围和对象 (3) 四、 评估基准日 (5) 五、 评估原则 (5) 六、 评估依据 (5) （一） 主要法律法规 (5) （二） 经济行为文件 (5) （三） 重大合同协议、产权证明文件 (6) （四） 采用的取价标准 (6) 七、 评估方法 (6) 八、 评估过程 (7) 九、 评估结论 (7) 十、 特别事项说明 (7) 十一、 评估报告评估基准日期后重大事项 (8) 十二、 评估报告法律效力 (8) 十三、 评估报告提出日期 (8) 十四、 备查文件 (8)
评估咨询报告书摘要 我所接受ＰＡＹＴＯＮ技术有限公司的委托，根据国家有关资产评估的规定，本着客观、独立、公正、科学的原则，按照公认的资产评估方法，对ＰＡＹＴＯＮ技术有限公司拥有的半导体芯片封装测试专用技术的价值进行了评估工作。本所评估人员按照必要的评估程序对委托评估的资产实施了实地勘测、市场调查与询证，对委估资产在评估基准日２００４年６月２４日所表现的市场价值作出了较为公允地反映。评估结果为２０，５００，０００．００美元，大写美元贰仟零伍拾万元整。 郑重声明： 以上内容摘自资产评估报告书，欲了解本评估项目的全面情况，应认真阅读资产评估报告书全文。 本评估结论系对评估基准日资产咨询价值的反映。评估结论系根据本报告书所述原则、依据、前提、方法、程序得出，评估结论只有在上述原则、依据、前提存在的条件下，以及委托方和资产占有方所提供的所有原始文件都是真实与合法的条件下成立。 评估报告中陈述的特别事项是指在已确定评估结果的前提下，评估人员揭示在评估过程中己发现可能影响评估结论，但非评估人员执业水平和能力所能评定估算的有关事项，请报告使用者关注。
半导体制造工艺流程 N型硅：掺入V族元素--磷P、砷As、锑Sb P型硅：掺入III族元素—镓Ga、硼B PN结： 半导体元件制造过程可分为 前段（FrontEnd）制程 晶圆处理制程（WaferFabrication；简称WaferFab）、 晶圆针测制程（WaferProbe）； 後段（BackEnd） 构装（Packaging）、 测试制程（InitialTestandFinalTest） 一、晶圆处理制程 晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件（如电晶体、电容体、逻辑闸等），为上述各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与含尘（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（Cleaning）之後，接著进行氧化（Oxidation）及沈积，最後进行微影、蚀刻及离子植入等反覆步骤，以完成晶圆上电路的加工与制作。 二、晶圆针测制程 经过WaferFab之制程後，晶圆上即形成一格格的小格，我们称之为晶方或是晶粒（Die），在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆上制作不同规格的产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特性，而不合格的的晶粒将会被标上记号（InkDot），此程序即称之为晶圆针测制程（WaferProbe）。然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒 三、IC构装制程 IC構裝製程（Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積體電路目的：是為了製造出所生產的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。 半导体制造工艺分类 半导体制造工艺分类 一双极型IC的基本制造工艺： A在元器件间要做电隔离区（PN结隔离、全介质隔离及PN结介质混合隔离）ECL（不掺金）（非饱和型）、TTL/DTL（饱和型）、STTL（饱和型）B在元器件间自然隔离 I2L（饱和型） 半导体制造工艺分类 二MOSIC的基本制造工艺： 根据栅工艺分类 A铝栅工艺 B硅栅工艺
集成电路制造工艺流程之详细解答 1.晶圆制造( 晶体生长-切片-边缘研磨-抛光-包裹-运输 ) 晶体生长(Crystal Growth) 晶体生长需要高精度的自动化拉晶系统。 将石英矿石经由电弧炉提炼，盐酸氯化，并经蒸馏后，制成了高纯度的多晶硅，其纯度高达0.99999999999。 采用精炼石英矿而获得的多晶硅，加入少量的电活性“掺杂剂”，如砷、硼、磷或锑，一同放入位于高温炉中融解。 多晶硅块及掺杂剂融化以后，用一根长晶线缆作为籽晶，插入到融化的多晶硅中直至底部。然后，旋转线缆并慢慢拉出，最后，再将其冷却结晶，就形成圆柱状的单晶硅晶棒，即硅棒。 此过程称为“长晶”。 硅棒一般长3英尺，直径有6英寸、8英寸、12英寸等不同尺寸。 硅晶棒再经过研磨、抛光和切片后，即成为制造集成电路的基本原料——晶圆。 切片(Slicing) /边缘研磨(Edge Grinding)/抛光(Surface Polishing) 切片是利用特殊的内圆刀片，将硅棒切成具有精确几何尺寸的薄晶圆。 然后，对晶圆表面和边缘进行抛光、研磨并清洗，将刚切割的晶圆的锐利边缘整成圆弧形，去除粗糙的划痕和杂质，就获得近乎完美的硅晶圆。 包裹(Wrapping)/运输(Shipping) 晶圆制造完成以后，还需要专业的设备对这些近乎完美的硅晶圆进行包裹和运输。 晶圆输送载体可为半导体制造商提供快速一致和可靠的晶圆取放，并提高生产力。 2.沉积 外延沉积 Epitaxial Deposition 在晶圆使用过程中，外延层是在半导体晶圆上沉积的第一层。 现代大多数外延生长沉积是在硅底层上利用低压化学气相沉积(LPCVD)方法生长硅薄膜。外延层由超纯硅形成，是作为缓冲层阻止有害杂质进入硅衬底的。 过去一般是双极工艺需要使用外延层，CMOS技术不使用。 由于外延层可能会使有少量缺陷的晶圆能够被使用，所以今后可能会在300mm晶圆上更多
南京师范大学 电气与自动化科学学院 毕业设计（论文） 半导体封装过程wire bond中wire loop的研究及其优化 专业机电一体化 班级学号22010439 学生姓名刘晶炎 单位指导教师储焱 学校指导教师张朝晖 评阅教师 2005年5月30日
摘要 在半导体封装过程中，IC芯片与外部电路的连接一段使用金线（金线的直径非常小0.8--2.0 mils）来完成，金线wire bond过程中可以通过控制不同的参数来形成不同的loop形状，除了金线自身的物理强度特性外，不同的loop形状对外力的抵抗能力有差异，而对于wire bond来说，我们希望有一种或几种loop形状的抵抗外力性能出色，这样，不仅在半导体封装的前道，在半导体封装的后道也能提高mold过后的良品率，即有效地抑制wire sweeping, wire open.以及由wire sweeping引起的bond short.因此，我们提出对wire loop的形状进行研究，以期得到一个能够提高wire抗外力能力的途径。 对于wire loop形状的研究，可以解决： （1）金线neck broken的改善。 （2）BPT数值的升高。 （3）抗mold过程中EMC的冲击力加强。 （4）搬运过程中抗冲击力的加强。 关键词：半导体封装，金线，引线焊接,线型。
Abstract During the process of the semiconductor assembly, we use the Au wire to connect the peripheral circuit from the IC. (The diameter of the Au wire is very small .Usually, it’s about 0.8mil~2mil.) And during the Au wire bonding, we can get different loop types from control the different parameters. Besides the physics characteristic of the Au wire, the loop types can also affect the repellence under the outside force. For the process of the wire bond, we hope there are some good loop types so that improve the repellence under the outside force. According to this, it can improve the good device ratio after molding. It not only reduces the wire sweeping and the wire open of Au wires but also avoid the bond short cause by the wire sweeping. Therefore, we do the disquisition about the loop type for getting the way to improve the repellence under outside forces. This disquisition can solve the problem about: (1)Improve the neck broken of Au wire. (2)Heighten the BST data. (3)Enhance the resist force to EMC during the molding process. (4)Decrease the possibility of device broken when it be moved. Keyword: the semiconductor assembly, Au wire, wire bond, wire loop.
晶圆封装测试工序和半导体制造工艺流程 A.晶圆封装测试工序 一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic)及塑胶(plastic)两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割(die saw)、黏晶(die mount / die bond)、焊线(wire bond)、封胶(mold)、剪切/成形(trim / form)、印字(mark)、电镀(plating)及检验(inspection)等。 (1) 晶片切割(die saw) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die)切割分离。 举例来说:以0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M 微量。
欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mount / die bond) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣(magazine)内，以送至下一制程进行焊线。 (3) 焊线(wire bond) IC构装制程(Packaging)则是利用塑胶或陶瓷包装晶粒与配线以成集成电路(Integrated Circuit;简称IC)，此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架(Pin)，称之为打线，作为与外界电路板连接之用。 (4) 封胶(mold) 封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、內部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热，再将框架置于压模机上的构装模上，再以树脂充填并待硬化。 (5) 剪切/成形(trim / form) 剪切之目的为将导线架上构装完成之晶粒独立分开，并把不需要的连接用材料及部份凸出之树脂切除(dejunk)。成形之目的则是将外引脚压成各种预先设计好之形状，以便于装置于电路板上使用。剪切与成形主要由一部冲压机配上多套不同制程之模具，加上进料及出料机构所組成。 (6) 印字(mark)及电镀(plating) 印字乃将字体印于构装完的胶体之上，其目的在于注明商品之规格及制造者等资讯。
上海华旭微电子有限公司 上海芯哲微电子科技有限公司 沈阳中光电子有限公司 超威半导体公司 葵和精密(上海) 新义半导体 快捷半导体 安靠封测(上海) 东莞乐依文半导体有限公司 日月光(威海) 日月光(上海)威宇半导体 日月芯 嘉盛半导体 罗姆电子(天津)有限公司 长风 尼西 成都亚光电子股份有限公司 宏茂微电子 上海斯伦贝谢智能卡技术有限公司飞思卡尔半导体 晶诚（郑州）科技有限公司 银河微电子 捷敏电子 捷敏电子(合肥） 通用半导体 通用半导体(西安爱尔) 超丰 勤益电子(上海) 广州半导体器件 桂林斯壮半导体 无锡华润华晶微电子 合肥合晶 华越芯装电子 苏州奇梦达公司 英飞凌科技（无锡）有限公司 江苏长电科技股份有限公司 吉林市华星电子有限公司 凯虹电子 开益禧半导体 京隆科技 震坤 乐山菲尼克斯(ON Semi) 菱生
绍兴力响微电子 绍兴力响微电子有限公司 美光半导体 巨丰电子 上海纪元微科 美国芯源系统 南方电子 南通富士通微电子股份有限公司美国国家半导体有限公司 华微 凤凰半导体 飞利浦 清溪三清半导体 瑞萨半导体 威讯联合 三星电子(半导体) 晟碟半导体 三洋半导体 三洋 上海旭福电子 永华电子 汕头华汕电子 深爱半导体 矽格电子 中芯国际 中芯国际 中芯国际 中芯国际 飞索半导体 深圳赛意法电子 天水华天微电子 东芝半导体 芯宇 优特半导体（上海） 新康电子/威旭 晶方半导体科技(苏州)有限公司无锡华润安盛科技有限公司 无锡红光微电子 厦门华联电子有限公司 扬州晶来半导体有限公司 矽德半导体 扬州市邗江九星电子有限公司广东粤晶高科
瑞特克斯（成都）电子 潮州市创佳微电子有限公司 恒诺微电子(嘉兴)有限公司 恒诺微电子上海 英特尔产品成都 英特尔产品上海 上海松下半导体 苏州松下半导体 矽品 日立半导体（苏州）有限公司 江门市华凯科技有限公司 江阴长电先进封装有限公司 阳信长威电子有限公司长威电子 星科金朋 浙江金凯微电子 长沙韶光微电子 深圳世纪晶源科技有限公司
晶圆生产工艺流程介绍 1、表面清洗 2、初次氧化 3、CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。 （1）常压CVD(Normal Pressure CVD) （2）低压CVD(Low Pressure CVD) （3）热CVD(Hot CVD)/(thermal CVD) （4）电浆增强CVD(Plasma Enhanced CVD) （5）MOCVD(Metal Organic CVD)&分子磊晶成长(Molecular Beam Epitaxy) （6）外延生长法(LPE) 4、涂敷光刻胶 （1）光刻胶的涂敷 （2）预烘(pre bake) （3）曝光 （4）显影 （5）后烘(post bake) （6）腐蚀(etching) （7）光刻胶的去除 5、此处用干法氧化法将氮化硅去除 6、离子布植将硼离子(B+3)透过SiO2膜注入衬底，形成P型阱 7、去除光刻胶，放高温炉中进行退火处理 8、用热磷酸去除氮化硅层，掺杂磷(P+5)离子，形成N型阱 9、退火处理，然后用HF去除SiO2层 10、干法氧化法生成一层SiO2层，然后LPCVD沉积一层氮化硅 11、利用光刻技术和离子刻蚀技术，保留下栅隔离层上面的氮化硅层 12、湿法氧化，生长未有氮化硅保护的SiO2层，形成PN之间的隔离区 13、热磷酸去除氮化硅，然后用HF溶液去除栅隔离层位置的SiO2，并重新生成品质更好的SiO2薄膜,作为栅极氧化层。 14、LPCVD沉积多晶硅层，然后涂敷光阻进行光刻，以及等离子蚀刻技术，栅极结构，并氧化生成SiO2保护层。 15、表面涂敷光阻，去除P阱区的光阻，注入砷(As)离子，形成NMOS的源漏极。用同样的方法，在N阱区，注入B离子形成PMOS的源漏极。 16、利用PECVD沉积一层无掺杂氧化层，保护元件，并进行退火处理。 17、沉积掺杂硼磷的氧化层 18、?镀第一层金属 （1）薄膜的沉积方法根据其用途的不同而不同，厚度通常小于1um。 （2）真空蒸发法（Evaporation Deposition） （3）溅镀（Sputtering Deposition） 19、光刻技术定出VIA孔洞，沉积第二层金属，并刻蚀出连线结构。然后，用PECVD法氧化层和氮化硅保护层。20、光刻和离子刻蚀，定出PAD位置 21、最后进行退火处理，以保证整个Chip的完整和连线的连接性
半导体封装简介: 半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。塑封之后，还要进行一系列操作，如后固化（Post Mold Cure）、切筋和成型 （Trim&Form）、电镀（Plating）以及打印等工艺。典型的封装工艺流程为： 划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。 一、DIP双列直插式封装 1. 适合在PCB(印刷电路板)上穿孔焊接，操作方便。 2. 芯片面积与封装面积之间的比值较大，故体积也较大。 二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装 QFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集 成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式 封装的芯片必须采用SMD（表面安装设备技术）将芯片与主板焊接起来。 采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好 的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊 接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。 PFP（Plastic Flat Package）方式封装的芯片与QFP方式基本相同。唯一的 区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。 QFP/PFP封装具有以下特点： 1.适用于SMD表面安装技术在PCB电路板上安装布线。 2.适合高频使用。 3.操作方便，可靠性高。 4.芯片面积与封装面积之间的比值较小。 三、PGA插针网格阵列封装 一种名为ZIF的CPU插座，专门用来满足PGA封装的CPU在安装和 拆卸上的要求。ZIF(Zero Insertion Force Socket)是指零插拔力的插座。 1. 插拔操作更方便，可靠性高。 2. 可适应更高的频率。
芯片制作工艺流程 工艺流程 1) 表面清洗 晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 2) 初次氧化 有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力 氧化技术 干法氧化 Si(固) + O2 à SiO2(固) 湿法氧化 Si(固) +2H2O à SiO2(固) + 2H2 干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较厚的SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时，因在于OH基在SiO2膜中的扩散系数比O2的大。氧化反应，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出 (d SiO2) / (d ox) = (n ox) / (n SiO2)。SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。 SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。(100)面的Si的界面能级密度最低，约为10E+10 -- 10E+11/cm –2 .e V -1 数量级。(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。 3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。 1 常压CVD (Normal Pressure CVD) NPCVD为最简单的CVD法，使用于各种领域中。其一般装置是由(1)输送反
晶圆生产工艺与流程介 绍 文件编码（008-TTIG-UTITD-GKBTT-PUUTI-WYTUI-8256）
晶圆的生产工艺流程介绍从大的方面来讲，晶圆生产包括晶棒制造和晶片制造两大步骤，它又可细分为以下几道主要工序（其中晶棒制造只包括下面的第一道工序，其余的全部属晶片制造，所以有时又统称它们为晶柱切片后处理工序）： 晶棒成长-->晶棒裁切与检测-->外径研磨-->切片-->圆边-->表层研磨-->蚀刻-->去疵-->抛光-->清洗-->检验-->包装 1.晶棒成长工序：它又可细分为： 1）.融化（MeltDown） 将块状的高纯度复晶硅置于石英坩锅内，加热到其熔点1420°C以上，使其完全融化。 2）.颈部成长（NeckGrowth） 待硅融浆的温度稳定之后，将〈1.0.0〉方向的晶种慢慢插入其中，接着将晶种慢慢往上提升，使其直径缩小到一定尺寸（一般约6mm左右），维持此直径并拉长100-200mm，以消除晶种内的晶粒排列取向差异。 3）.晶冠成长（CrownGrowth） 颈部成长完成后，慢慢降低提升速度和温度，使颈部直径逐渐加大到所需尺寸（如5、6、8、12寸等）。 4）.晶体成长（BodyGrowth） 不断调整提升速度和融炼温度，维持固定的晶棒直径，只到晶棒长度达到预定值。 5）.尾部成长（TailGrowth）
当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度，使晶棒直径逐渐变小，以避免因热应力造成排差和滑移等现象产生，最终使晶棒与液面完全分离。到此即得到一根完整的晶棒。 2.晶棒裁切与检测（Cutting&Inspection） 将长成的晶棒去掉直径偏小的头、尾部分，并对尺寸进行检测，以决定下步加工的工艺参数。 3.外径研磨（SurfaceGrinding&Shaping） 由于在晶棒成长过程中，其外径尺寸和圆度均有一定偏差，其外园柱面也凹凸不平，所以必须对外径进行修整、研磨，使其尺寸、形状误差均小于允许偏差。4.切片（WireSawSlicing） 由于硅的硬度非常大，所以在本工序里，采用环状、其内径边缘镶嵌有钻石颗粒的薄片锯片将晶棒切割成一片片薄片。 5.圆边（EdgeProfiling） 由于刚切下来的晶片外边缘很锋利，硅单晶又是脆性材料，为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒，必须用专用的电脑控制设备自动修整晶片边缘形状和外径尺寸。 6.研磨（Lapping） 研磨的目的在于去掉切割时在晶片表面产生的锯痕和破损，使晶片表面达到所要求的光洁度。 7.蚀刻（Etching）
IC半导体封装测试流程 更多免费资料下载请进：https://www.doczj.com/doc/1713160817.html,好好学习社区
IC半导体封装测试流程 第1章前言 1.1 半导体芯片封装的目的 半导体芯片封装主要基于以下四个目的[10, 13]： ●防护 ●支撑 ●连接 ●可靠性 图1-1 TSOP封装的剖面结构图 Figure 1-1 TSOP Package Cross-section 第一，保护：半导体芯片的生产车间都有非常严格的生产条件控制，恒定的温度（230±3℃）、恒定的湿度（50±10%）、严格的空气尘埃颗粒度控制（一般介于1K到10K）及严格的静电保护措施，裸露的装芯片只有在这种严格的环境控制下才不会失效。但是，我们所生活的周围环境完全不可能具备这种条件，低温可能会有-40℃、高温可能会有60℃、湿度可能达到100%，如果是汽车产品，其工作温度可能高达120℃以上，为了要保护芯片，所以我们需要封装。 第二，支撑：支撑有两个作用，一是支撑芯片，将芯片固定好便于电路的连接，二是封装完成以后，形成一定的外形以支撑整个器件、使得整个器件不易损坏。 第三，连接：连接的作用是将芯片的电极和外界的电路连通。
引脚用于和外界电路连通，金线则将引脚和芯片的电路连接起来。载片台用于承载芯片，环氧树脂粘合剂用于将芯片粘贴在载片台上，引脚用于支撑整个器件，而塑封体则起到固定及保护作用。 第四，可靠性：任何封装都需要形成一定的可靠性，这是整个封装工艺中最重要的衡量指标。原始的芯片离开特定的生存环境后就会损毁，需要封装。芯片的工作寿命，主要决于对封装材料和封装工艺的选择。 1.2 半导体芯片封装技术的发展趋势 ● 封装尺寸变得越来越小、越来越薄 ● 引脚数变得越来越多 ● 芯片制造与封装工艺逐渐溶合 ● 焊盘大小、节距变得越来越小 ● 成本越来越低 ● 绿色、环保 以下半导体封装技术的发展趋势图[2,3,4,11,12,13]： 图1-2 半导体封装技术发展趋势 Figure 1-2 Assembly Technology Development Trend 小型化
中国半导体封装测试工厂 上海华旭微电子有限公司 上海芯哲微电子科技有限公司 沈阳中光电子有限公司 超威半导体公司 葵和精密(上海) 新义半导体 快捷半导体 安靠封测(上海) 东莞乐依文半导体有限公司 日月光(威海) 日月光(上海)威宇半导体 日月芯 嘉盛半导体 罗姆电子(天津)有限公司 长风 尼西 成都亚光电子股份有限公司 宏茂微电子 上海斯伦贝谢智能卡技术有限公司飞思卡尔半导体 晶诚（郑州）科技有限公司 银河微电子 捷敏电子 捷敏电子(合肥） 通用半导体 通用半导体(西安爱尔) 超丰 勤益电子(上海) 广州半导体器件 桂林斯壮半导体 无锡华润华晶微电子 合肥合晶 华越芯装电子 苏州奇梦达公司 英飞凌科技（无锡）有限公司 江苏长电科技股份有限公司 吉林市华星电子有限公司 凯虹电子开益禧半导体 京隆科技 震坤 乐山菲尼克斯(ON Semi) 菱生 骊山微电子 绍兴力响微电子 绍兴力响微电子有限公司 美光半导体 巨丰电子 上海纪元微科 美国芯源系统 南方电子 南通富士通微电子股份有限公司美国国家半导体有限公司 华微 凤凰半导体 飞利浦 清溪三清半导体 瑞萨半导体 威讯联合 三星电子(半导体) 晟碟半导体 三洋半导体 三洋 上海旭福电子 永华电子 汕头华汕电子 深爱半导体 矽格电子 中芯国际 中芯国际 中芯国际 中芯国际 飞索半导体 深圳赛意法电子 天水华天微电子 东芝半导体 芯宇 优特半导体（上海） 新康电子/威旭 晶方半导体科技(苏州)有限公司无锡华润安盛科技有限公司 无锡红光微电子
厦门华联电子有限公司 扬州晶来半导体有限公司 矽德半导体 扬州市邗江九星电子有限公司 广东粤晶高科 中星华电子 瑞特克斯（成都）电子 潮州市创佳微电子有限公司 恒诺微电子(嘉兴)有限公司 恒诺微电子上海 英特尔产品成都 英特尔产品上海 上海松下半导体 苏州松下半导体 矽品 日立半导体（苏州）有限公司 江门市华凯科技有限公司 江阴长电先进封装有限公司 阳信长威电子有限公司长威电子 星科金朋 浙江金凯微电子 长沙韶光微电子 深圳世纪晶源科技有限公司 国内的十大封装测试企业（这是05年的排名了）： 1.飞思卡尔(Freescale)(天津) 2.RF(MicroDevices)(北京) 3.深圳赛意法(Sig-STMicro) 4.Intel(上海) 5.上海松下(Matsushita)半导体 6.南通富士通(Fujitsu)微电子 7.苏州英飞凌(Infineon) 8.北京瑞萨(Renesas)半导体 9.江苏长电科技 10.乐山菲尼克斯(Phenix)半导体