时钟偏斜(skew)的现象。
时钟抖动(jitter)
P. 6
嵌入式系统设计高级研修班讲义徐光辉全局时钟网络(Global Clock Network)
信息产业部FPGA 嵌入式系统设计高级研修班讲义徐光辉Quartus II 中全局时钟的设置选项
高扇出时钟设置
到全局时钟
高扇出控制信号
设置到全局时钟
P. 8
信息产业部FPGA 嵌入式系统设计高级研修班讲义徐光辉单个时钟不选择全局时钟网络
高扇出控制信号设置
到全局时钟
锁相环PLL 的应用
锁相环提供时钟合成，并管理片上时钟、外部系统时钟和高速I/O 接口。
PFD(鉴频鉴相器)比较输入参考时钟和反馈时钟LF(环路滤波器)和充电泵(CP)根据PFD 的输出信号为P. 10
信息产业部FPGA 嵌入式系统设计高级研修班讲义徐光辉Stratix II 锁相环示意图
Stratix II锁相环的工作模式1. Normal模式
信息产业部FPGA嵌入式系统设计高级研修班讲义徐光辉
2. Zero Delay Buffer模式
信息产业部FPGA嵌入式系统设计高级研修班讲义徐光辉3. External Feedback模式
信息产业部FPGA嵌入式系统设计高级研修班讲义徐光辉
4. No Compensation模式
信息产业部FPGA嵌入式系统设计高级研修班讲义徐光辉Source Synchronous模式
W/O SERDES的源同步传输时非常理想信息产业部FPGA嵌入式系统设计高级研修班讲义徐光辉
PLL的电源设计
信息产业部FPGA嵌入式系统设计高级研修班讲义徐光辉
RAM之Megacore
信息产业部FPGA嵌入式系统设计高级研修班讲义徐光辉
单口RAM (Single-Port RAM)
信息产业部FPGA嵌入式系统设计高级研修班讲义徐光辉双口RAM (Dual-Port RAM)
信息产业部FPGA嵌入式系统设计高级研修班讲义徐光辉
P. 23信息产业部FPGA 嵌入式系统设计高级研修班讲义徐光辉三口RAM (Triple -port RAM)
信息产业部FPGA 嵌入式系统设计高级研修班讲义徐光辉FIFO
单口ROM
P. 26
嵌入式系统设计高级研修班讲义徐光辉双口ROM
可以单一时钟，也可以输入/输出独立时钟，
P. 27嵌入式系统设计高级研修班讲义徐光辉移位寄存器
用片内RAM 实现乘法
DSP模块结构
信息产业部FPGA嵌入式系统设计高级研修班讲义徐光辉
P. 30
DSP模块几种工作模式18*18乘法器
P. 33信息产业部FPGA 嵌入式系统设计高级研修班讲义徐光辉36*36乘法器
18*18乘累加
P. 35信息产业部FPGA 嵌入式系统设计高级研修班讲义徐光辉两个18*18乘加器
四个18*18乘加器
信息产业部FPGA 嵌入式系统设计高级研修班讲义徐光辉Megacore for DSP block
P. 38
信息产业部FPGA 嵌入式系统设计高级研修班讲义徐光辉ALTFP_DIV 浮点除法
ALTSQRT平方根
信息产业部FPGA嵌入式系统设计高级研修班讲义徐光辉
P. 39