第三章答案
三、流水线技术（80空）
1、对阶尾数相加
2、求阶差规格化
3、时间流水线的各段
4、尽量相等流水线的瓶颈
5、通过时间大量重复的时序输入端能连续地提供任务
6、静态动态
7、部件级处理机级
8、标量流水处理机向量流水处理机
9、线性流水线非线性流水线
10、执行/有效地址计算周期存储器访问/分支完成周期
11、译码读寄存器
12、ALUoutput←A op B ALUoutput←NPC + Imm
13、分支 STORE指令
14、ALU指令 LOAD指令
15、单周期多周期
16、重复设置指令执行功能部件流水
17、吞吐率等功能非流水线
18、通过时间排空时间
19、流水线寄存器的延迟时钟扭曲
20、数据相关控制相关
21、结构相关数据相关
22、结构数据
23、硬件开销功能单元的延迟
24、写后读读后写写后读
25、写后读读后写
26、PC值改变为分支转移的目标地址PC值保持正常（等于当前值加4）
27、目标地址分支转移条件不成立
28、8 存储器
29、多功能线性8
30、水平处理方式垂直处理方式
31、纵向处理方式纵横处理方式
32、存储器向量寄存器
33、访问存储器的次数对存储器带宽的要求
34、每秒执行多少指令（MIPS）每秒取得多少个浮点运算结果（MFLOPS）
35、512 8
36、链接技术向量循环或分段开采技术
37、源向量结果向量
38、向量功能部件标量寄存器向量寄存器块
39、向量寄存器向量功能部件
3.1流水线的基本概念
1、流水线：将一个重复的时序过程，分解为若干个子过程，而每一个子过程都可有效地在
其专用功能段上与其他子过程同时执行。
2、单功能流水线：只能完成一种固定功能的流水线。
3、多功能流水线：流水线的各段可以进行不同的连接，从而使流水线在不同的时间，或者在同一时间完成不同的功能。
4、静态流水线：同一时间内，流水线的各段只能按同一种功能的连接方式工作。
5、动态流水线：同一时间内，当某些段正在实现某种运算时，另一些段却在实现另一种运算。
6、部件级流水线：（运算操作流水线）把处理机的算术逻辑部件分段，以便为各种数据类型进行流水操作。
7、处理机级流水线：（指令流水线）把解释指令的过程按照流水方式处理。
8、线性流水线：指流水线的各段串行连接，没有反馈回路。
9、非线性流水线：指流水线中除有串行连接的通路外，还有反馈回路。
10、标量流水处理机：处理机不具有向量数据表示，仅对标量数据进行流水处理。
11、向量流水处理机：处理机具有向量数据表示，并通过向量指令对向量的各元素进行处理。
3.2 DLX 的基本流水线
12、固定字段译码：在DLX指令多周期实现中，由于DLX指令格式中操作码在固定位置，且都是6位编码，在指令执行的第二个时钟周期，指令译码和读寄存器并行进行，这种技术称为固定字段译码。
13、吞吐率：吞吐率是指单位时间内流水线所完成的任务数或输出结果的数量。
14、最大吞吐率：最大吞吐率是指流水线在连续流动达到稳定状态后所得到的吞吐率。
15、流水线效率：由于流水线有通过时间和排空时间，所以流水线的各段并不是一直满负荷地工作。效率是指流水线的设备利用率。
3.3流水线中的相关
16、结构相关：某些指令组合在流水线中重叠执行时，发生资源冲突，则称该流水线有结构相关。
17、数据相关：当指令在流水线中重叠执行时，流水线有可能改变指令读/写操作的顺序，使得读/写操作顺序不同于它们非流水实现时的顺序，将导致数据相关。
18、定向：将计算结果从其产生的地方直接送到其他指令需要它的地方，或所有需要它的功能单元，避免暂停。
19、Load互锁：由Load指令引起的RAW相关，当检测到相关后，控制部件必须在流水线中插入暂停周期，并使IF和ID段中的指令停止前进。
20、写后读相关：两条指令i，j，i在j前进入流水线，j执行要用到i的结果，但当其在流水线中重叠执行时，j可能在i写入其结果之前就先行对保存该结果的寄存器进行读操作，得到错误值。
21、读后写相关：两条指令i，j，i在j前进入流水线，j可能在i读某个寄存器之前对该寄存器进行写操作，导致i读出数据错误。
22、写后写相关：两条指令i，j，i在j前进入流水线，j、i的操作数一样，在流水线中重叠执行时，j可能在i写入其结果之前就先行对保存该结果的寄存器进行写操作，导致写错误。
3.4MIPS R4000 流水线计算机
3.5向量处理机
23、水平（横向）处理方式：在向量处理机中，向量指令对数据分量的处理方式是按行的方式从左至右横向地进行。
24、垂直（纵向）处理方式：在向量处理机中，向量指令对数据分量的处理方式是按列的方式至上而下纵向地进行。
25、分组（纵横）处理方式：在向量处理机中，向量指令对数据分量的处理方式是把向量分成长度为某个固定值的若干组，组内按纵向方式处理，依次处理各组。
3.1 流水线的基本概念
1、流水技术的特点有哪些？
答：（1）流水过程由多个相联系的子过程组成，每个过程称为流水线的“级”或“段”；
每个子过程由专用的功能段实现；2分
（2）各个功能段所需时间应尽量相等，否则，时间长的功能段将成为流水线的瓶颈，会造成流水线的“堵塞”和“断流”；2分
（3）流水线需要有“通过时间”(第一个任务流出结果所需的时间)，在此之后流水过程才进入稳定工作状态，每一个时钟周期(拍)流出一个结果；1分（4）流水技术适合于大量重复的时序过程，只有在输入端能连续地提供任务，流水线的效率才能充分发挥。1分
3.2 DLX 的基本流水线
1、在DLX指令的多周期实现中，一条DLX指令需4或5个时钟周期。请写出各时钟周期中文名称以及R-R类型ALU指令在每个时钟周期中所做的操作。
答：（1）取指令周期（IF）IR ←Mem[PC]NPC ←PC＋4 1分
（2）指令译码/读寄存器周期（ID）A ←Regs[IR6..10] B ←Regs[IR11..15] Imm ←(IR16)16 ## IR16..311分
（3）执行/有效地址计算周期（EX） ALUOutput ← A op B 1分
（4）存储器访问/分支完成周期（MEM）LMD ← Mem[ALUOutput] 1分
（5）写回周期（WB） Regs[IR16..20] ← ALUOutput 2分
2、从CPI和CC的角度考虑，指令的实现有哪两种方案，各有何优缺点？
答：实现方案一：一条指令用多个时钟周期CPI>1
优点：有利于流水线实现指令的执行。
缺点：硬件冗余大
实现方案二：一条指令用一个长时钟周期
CPI =1 但CC2远大于多周期实现的CC1
优点：临时寄存器可省去
缺点：1、低效率指令要执行的操作总量变化较大，不同指令实现所需要的时钟周期时间大不一样。
2、基于单周期实现提高程序执行速度需要重复设置指令执行功能部件，而基于多周期实现提高速度可采用流水技术。
3、DLX流水线中的多路选择器MUX有几个，分别在哪一流水段，如何选择输入（即多路器如何控制）？
答：
（1）IF段MUX 由Cond判断控制:下一条指令地址为增长后的PC(当前PC加4)或向前数第三条指令的ALUOutput的值,前提是那条指令为分支指令并且条件成立；
（2）EX段有两个MUX:由指令类型控制
如果是分支指令，则NPC → ALU 否则A → ALU
如果是ALU指令，则B → ALU 否则：立即数/位移量→ ALU
（3）WB段MUX:由指令类型控制（Load/ALU)
写回Reg的值来自于LMD(Load指令)或ALUOutput(ALU指令)
3.3流水线中的相关
1、试简要说明流水线中几种相关类型。
答：流水线中的相关是指相邻或相近的两条指令因存在某种关联，后一条指令不能在原指定的时钟周期开始执行。
（1）结构相关：当硬件资源满足不了同时重叠执行的指令的要求，而发生资源冲突时，就发生了结构相关。
（2）数据相关：当一条指令需要用到前面某条指令的结果，从而不能重叠执行时，就发生了数据相关。
（3）控制相关：当流水线遇到分支指令和其他能够改变PC值的指令时，就会发生控制相关。
2、常见的导致结构相关的原因有哪些？为什么流水线设计者有时允许结构相关存在？
答：常见的导致结构相关的原因有以下两种：
（1）功能部件不是全流水；
（2）重复设置的资源的份数不够。
流水线设计者有时允许结构相关存在的原因：
（1）有的结构并不经常发生，而为了避免结构相关需要增加大量的硬件开销；结构相关存在可降低硬件成本；
（2）可以减少部件的延迟。可设计出比完全流水化功能单元具有更短延迟时间的非流水化和不完全流水化的功能单元。
3、请分析下列指令序列的数据相关情况，可采取哪些技术来保证指令正确执行，或减小流水线性能损失？
ADD R1，R2，R3
SUB R4，R1，R5
AND R6，R1，R7
OR R8，R1，R9
XOR R10，R1，R11
答：第一条指令和紧邻的三条指令产生数据相关，最后一条指令和前面的指令不产生数据相
关。
第①条和第②③条产生写后读的数据相关，可使用定向技术消除数据相关，
第①条和第④条产生写后读的数据相关，可使用寄存器技术消除数据相关。
4、DLX流水线中，定向技术的主要思想是什么？如何实现？
答：定向技术的实现：在某一个功能单元的输入端和与某一个功能单元输出端具有数据通路的流水寄存器之间通过多路器建立通路。
当定向硬件检测到前面某条指令的结果寄存器就是当前指令的源寄存器时，控制逻辑会开通前面那条指令的结果目前所在的位置（某个流水寄存器）到当前指令所需的位置（某个功能单元的输入端）的通路。
5、有的数据相关可通过编译器调度方法来消除暂停。请为下列表达式生成没有暂停的DLX代码序列。假设载入延迟为1个时钟周期。
a=b-c;
d=e-f
6、减少流水线处理分支指令时的暂停时钟周期数的技术途径是什么？其流水线数据通路应如何改进？
答：在流水线中尽早判断分支转移是否成功；转移成功时，尽早计算出转移目标地址。两者应同时采用，缺一不可。
(1)（1）把“＝0？”测试移至ID段； (2) 在ID段增设一个加法器，这样可以把分支开销减少一拍。
7、为了在延迟槽中填入有效指令，一般可采用哪三种方法? 比较它们的优缺点。
答：为了在延迟槽中填入有效指令，一般可采用以下三种方法：
1）将转移指令前的那条指令调度到延迟槽中。
2）将转移目标处的那条指令调度到延迟槽中。
3）将转移不发生时该执行的那条指令调度到延迟槽中。
相比之下：这三种方法中，第一种方法的效果最好，总能使性能获得改善。但当转移指令中所用到的条件判别与转移指令前的那条指令相关时，就只能使用方法二或方法三。方法二仅当转移发生时才会改进性能，且由于要将该指令复制，造成存储空间占用的增加，此方法适于转移发生概率较高的场合，如循环程序段。使用方法三仅当转移不发生时才会改进性能。此外，方法二各方法三都要求：当转移按另一方向前进时，执行调入延迟槽中指令不会
破坏程序的正确执行。
8、降低流水线分支损失的方法有哪些？
答：（1）在流水线中尽早判断出分支转移是否成功；
尽早计算出分支转移成功时的PC 值（即分支的目标地址） 2分
（2）“冻结”或“排空”流水线的方法 1分 （3）预测分支失败 1分 （4）预测分支成功 1分 （5）延迟分支 1分
3.4 MIPS R4000 流水线计算机
1、MIPS R4000整型流水线结构是怎样的？
3.5 向量处理机
1、三种向量处理方式，对向量处理机的结构要求有何不同？
答：1．水平处理方式：若向量长度为N ，则水平处理方式相当于执行N 次循环。若使
用流水线，在每次循环中可能出现数据相关和功能转换，不适合对向量进行流水处理。
2．垂直处理方式：将整个向量按相同的运算处理完毕之后，再去执行其他运算。适合
对向量进行流水处理，向量运算指令的源/目向量都放在存储器内，使得流水线运算部件的输入、输出端直接与存储器相联，构成M-M 型的运算流水线。
3．分组处理方式：把长度为N 的向量分为若干组，每组长度为n ，组内按纵向方式处理，依次处理各组，组数为
??
?
???n N ，适合流水处理。可设长度为n 的向量寄存器，使每组向量运算的源/目向量都在向量寄存器中，流水线的运算部件输入、输出端与向量寄存器相联，
构成R-R 型运算流水线。
2、什么是向量处理链接技术？
答：向量处理链接技术是从流水线的“定向”概念发展而来的。当两条指令出现“写后读”相关时，若它们不存在功能部件冲突和向量寄存器(源或目的)冲突，就有可能把它们所用的功能部件头尾相接，形成一个链接流水线，进行流水处理。为了在向量处理机中实现向量链接机制必须恰当地设定所需要的向理功能部件和操作数寄存器；否则，链接操作就不得不挂起直到所需要的资源变为可用为止。 3、向量处理链接技术有哪些技术要求？
答：除了要保证无向量寄存器使用冲突和无向量功能部件使用冲突的条件之外，还有诸如链接时机等其他一些要求，主要有：
（1）在进行链接的时候，只有在前一条向量指令的第一个结果元素送入结果向量寄存器的那一个时钟周期才可以进行链接，若错过该时刻就不能进行链接。 （2）只有当前一条向量指令全部执行完毕，释放相应的向量寄存器资源后才能执行后面的向量指令。 （3）当一条向量指令的两个源操作数分别是两条先行向量指令的结果寄存器时，要求先行的两条向量指令产生运算结果的时间必须相等，即要求有关向量功能部件的延迟时间相等。
（4）只有所有可以链接执行的向量指令的向量长度相等时，它们之间才能链接
执行，否则它们之间也不能链接执行。
4、什么是分段向量处理技术？
答：当向量的长度大于向量寄存器的长度时，把长向量分成固定长度的段，然后循环分段处理，一次循环只处理一个向量段。这种长向量循环分段处理的程序结构称为向量循环，这种分段向量处理技术也称为分段开采。将长向量循环分段处理是由系统硬件和软件控制完成的，对程序员透明。
1、假设一条指令的解释分为取指、分析与执行三个阶段，每个阶段所需时间为t取指、t分析、t执行。
(1)写出用下列几种方式执行100条指令所需的时间的通式：
1)顺序方式；
2)仅"执行k"、与"取指k+1"重叠；
3)仅"执行K"、"分析k+1"和"取指k+2"重叠。
(2)当t取指=t分析=2,t执行=3以及t取指=t分析=4,t执行=2时，用上述通式计算所需时间。
解：（1）以下是各方式执行100条指令所需时间的通式：
1）顺序方式：
100
t=∑{t取指i+t分析i+t执行i}
i=1
=100{t取指i+t分析i+t执行i}
2）“执行i”与“取指k”重叠：
100
t=t取指1+∑t分析ｉ
i=1
100
+∑[max{t执行i－１，t取指i}]
i=2
+t执行100
3）仅“执行k”、“分析K+1”与“取指K+2”重叠：
t=t取指1+[max{t分析1，t取指2}]
100
+∑[max{t执行i－2，t分析i－1，t取指i}]
i=3
+max{t分析100，t执行99}
+t执行100
（2）当T取指=T分析=2，T执行=3时，用上述通式计算所需时间
1）T=100（2+2+3）=700
2）T=2+2×100+3×99+3=502
3）T=2+2+3×97+3+3=301
当T取指=T执行=4，T分析=2时，用上述通式计算所需时间为：
1）T=100（4+2+4）=1000
2）T=4+2×100+4×99+4=604
3）T=4+4+4×97+4+4=404
2、一个流水线由四段组成，其中每当流经第三段时，总要在该段循环一次才能流到第四段。如果每段经过一次的时间都是△t，问：
当在流水线的输入端每△t时间输入任务时，该流水线会发生什么情况？
此流水线的实际吞吐率为多少？如果每2△t输入一个任务，连续处理10个任务的实际吞吐率和效率是多少？
当每段时间不变时，如何提高该流水线的吞吐率？仍连续处理10个任务时，其吞吐率提高多少？
解：（1）会发生流水线阻塞情况。
（2）
0t 1t 2t 3t 4t 5t 6t 7t 8t
Instr.1stage1stage2
stage3stage3stage4instr.2stage1stage2
stage3stage3stage4instr.3
stage1
stage2
stage3
stage3stage4
54.35%
92
5045TP E 2310
T n
Tp 23T 21TP pipeline
pipeline max ≈=D ?=D D ==D =D =t t
t t
（3）重复设置部件 t
t
t
t
t
1
2
t
D 14
t
t
D ?=D ?==75
1410
T n
TP pipeline
吞吐率提高倍数＝
t
t D D 2310
75＝1.64
3、有一条流水线如下所示。
100ns
求连续输入10条指令，该流水线的实际吞吐率和效率；
该流水线的瓶颈在哪一段？请采取三种不同的措施消除此“瓶颈”。对于你所给出的新流水线，计算连续输入10条指令时，其实际吞吐率和效率。
解：（1）
2200(ns)2009200)10050(50t )1n (t T max
m
1
i i pipeline =?++++=D -+D =∑=
)(ns 220
1
T n
TP 1pipeline
-==
45.45%11
5
4400TP m
t
TP E m
1
i i
≈=?
=D ?
=∑= （2）瓶颈在3、4段。
变成八级流水线（细分）
850(ns)509850t 1)(n t T max
m
1
i i pipeline =?+?=D -+D =∑=
)(ns 85
1
T n
TP 1pipeline
-==
58.82%17
10
8400TP m
ti
TP E m
1
i ≈=?
=D ?
=∑= ● 变成两级
流水线（合并）
2200(ns)
20092200t 1)(n t
T m ax
m
1
i i
pipeline =?+?=D -+D =
∑=
)(ns 220
1
T n
TP 1pipeline
-==
90.91%11
10
2400TP m
ti
TP E m
1
i ≈=?
=D ?
=∑= ● 重复设置部件
1
Stage
)(ns 85
1
T n
TP 1pipeline
-==
58.82%17
10
8
85010
400E ≈=??=
4、如果流水线有m 段，各段的处理时间分别是ti （i=1，2，…，m ），现在有n 个任务需要完成，且每个任务均需流水线各段实现，请计算： 流水线完成这n 个任务所需要的时间； 和非流水线实现相比，这n 个任务流水实现的加速比是多少？加速比的峰值是多少？
解：（1）
∑=?-+=m
1
i max i pipeline t 1)(n t T
（2）
∑=?=m
1
i i nopipeline t n T
m)
Speedup m,(n )
t (t 1
n m n
m Speedup t
1)(n t t n T T Speedup 0i max m
1
i max
i m
1
i i
pipeline
nopipeline →>>=-+?=?-+?=
=∑∑==
5、一台非流水处理器A 的工作时钟频率为25MHz ，它的平均CPI 为4，处理器B 是A 的改进型，它有一条5段的线性指令流水线。由于锁定电路延迟及时钟扭斜效应，它的工作时钟频率仅为20MHz 。问：
(1)若在A 和B 两个处理器上执行含有100条指令的程序，则处理器B 对A 的加速比为多少?
(2)在执行上述程序时，计算A 、B 处理器各自的MIPS 速率为多少? 解：(1)Ta=100*4/2.5E7=1.6E-5 秒
Tb=((5+100-1)×4/5)/2E7=4.16E -6 秒 ∴ Sp=Ta/tb=3.85
(2)MIPSa=100/1.6E-5=6.25MIPS
MIPSb=100/4.16E-6=24.04MIPS
6、一个由4段构成的双输入端的流水浮点加法器，每一段的延迟为10ns，输出可直接返回到输入端或把结果暂存到相应缓冲寄存器中。现若要将10个浮点数相加，问最少需用多少时间，要求画出相应的流水线工作的时空图。
解：根据题意，画出相应流水线时空图：
所需最少时间：Tmin=17*10ns=170ns
7、若有一静态多功能流水线分为6段，如图所示，其中乘法流水线由1、2、3、6段组成，加法流水线由1、4、5、6段组成，通过每段所需时间如图所示。使用流水线时，要等某种功能(如加法)操作都处理完毕后才能转换成另种功能(如乘法)。若要计算：A×B=(a1+b1)×(a2+b2)×(a3+b3)，问：
(1)在上述流水方式下，完成A×B需要多少时间?画出时空图并计算此流水线的使用效率和吞吐率。
(2)与顺序运算方式相比，加速比为多少?
解：根据题意，画出的时空图为：
（1）T=26τ
吞吐率：Tp=5/26τ
效率：E=（2*17）/（26*6）=21.79%
（2）加速比：Sp=Tl/Tk=（6τ*3+8τ*2）/26τ=1.31
8、在如下图所示的静态流水线上计算∑=4
1i i i B A ，流水线的输出可以直接返回输入
端或暂存于相应于的流水线寄存器中，试计算其吞吐率，加速比，效率。
解：该题解题步骤为：
(1) 确定适合于流水处理的计算过程。 (2) 画时空图 (3) 计算性能
(1) 确定适合于流水处理的计算过程为：
(2)根据所确定的计算过程，画出时空图
(3) 根据时空图和流水线性能公式，计算性能 故：吞吐率 TP ＝7／(20△t )
加速比 S ＝(34△t )／(20△t )＝1.7
效率 E ＝(4×4＋3×6)／(8×20)＝0.21
9
时就被解析出来，而条件分支要到第三个时钟周期结束时才能被解析出来。第一个流水段是完全独立于指令类型的，即所有的指令都必须经过第一个流水段的处理。请问在没有任何结构相关地情况下，该流水线相对于存在上述结构相关情况下地加速比是多少？
解：在不存在结构相关时，每条指令的平均执行时间是1个时钟周期，而存在上述条件相关的情况下，并假设条件分支预测成功，那么无条件分支和成功的条件分支的等待时间都是1，而不成功地条件分支等待时间是2个周期；所以加速比就等于存在相关的每条指令的平均执行时间和不存在相关的每条指令的执行时间1的比值：
分支加速比P f 1C 1?+=+=
stall
2P stall 1P ＝＝条件分支无条件分支
每条指令的平均等待时间：
37
.0151%40%202%6020P f P f C ＝％＋％＝＋无条件分支无条件分支条件分支条件分支?+??????= 所以： 1.37=加速比
11、CRAY-1机器上，按照链接方式执行下述4条向量指令（括号中给出了相应功能部件的时间），如果向量寄存器和功能部件之间数据传输需要1拍，试求此链接流水线的通过时间是多少拍？如果向量长度为64，则需要多少拍才能得到全部结果。
V 0←存储器 （从存储器中取数：7拍）
V 2←V 0＋V 1 （向量加：3拍） V 2←V 2 < A 3 （按(A3)左移：4拍） V 5←V 3∧V 4 （向量逻辑乘：2拍）
解：通过时间就是每条向量指令的第一个操作数执行完毕需要的时间，也就是各功能流水线由空到满的时间，具体过程如下图所示。要得到全部结果，在流水线充满之后，向量中后继操作数继续以流水方式执行，直到整组向量执行完毕。
（拍）
＝＋）＝－＋（（拍））＝＋＋）＋（＋＋）＋（＋＋）＋（＋＝（通过总共通过866323164T T 2312114113117T =
12、向量处理机有16个向量寄存器，其中V0～V5中分别存放有向量A 、B 、C 、D 、E 、F ，向量长度均为12，向量各元素均为浮点数；处理部件采用两个单功能流水线，加法功能部件时间为2拍，乘法功能部件时间为3拍。采用类似CRAY-1的链接技术，先计算（A ＋B ）*C ，在流水线不停留的情况下，接着计算（D ＋E ）*F 。
（1） 求此链接流水线的通过时间为多少拍？（设寄存器入、出各需1拍） （2） 假如每拍时间为50ns ，完成这些计算并把结果存进相应寄存器，此处理部件地实
际吞吐率为多少MFLOPS ？
解：（1）我们在这里假设A ＋B 的中间结果放在V6中，（A ＋B ）*C 地最后结果放在V7中，D ＋E 地中间结果放在V8中，（D ＋E ）*F 的最后结果放在V9中。具体实现参考下图：
T 通过= (1+2+1)+(1+3+1) =9（拍）
（2）在做完（A ＋B ）*C 之后，作（C ＋D ）*E 就不需要通过时间了。
;
F V8V9E;D V8C;V6V7B;A V6*=+=*=+=
32 TP
1200(ns)
24
8
1
8
T
T
=
=
= =
+
=（拍）
）
－
＋（
通过
S
26.67MFLOP
T
计算机系统结构试题及答案 一、单项选择题（本大题共20小题，每小题2分，共20分） 1．以下正确的是（）。 A）机箱是计算机的外特性，属系统结构的研究范围 B）集成电路芯片的设计是计算机组成原理的研究范围 C）加法器的设计是计算机实现的研究内容 D）计算机性能评价是计算机系统结构的研究范围 2．在流水线相关处理中，采用（）会产生“写-写”相关和“先读后写”相关。 A）猜测法B）顺序流动 C）异步流动 D）相关专用通路3．非线性流水线是指（） Ａ）存在分叉连接的流水线Ｂ）存在反向连接的流水线 Ｃ）一个任务使用多个功能段的流水线Ｄ）动态连接的流水线4．网络直径与网络的（）有关 A）度B）链路总数 C）结点间通信经过的最多链路数D）通信延迟 5．下列关于存储器的描述，哪个是正确的（） A）多体交叉存储器主要解决扩充容量问题 B）Cache的功能全由硬件完成 C）Cache与主存统一编址，即主存空间的某一部分属于Cache D）“主存—外存”的存储层次是为了弥补主存速度的不足 6．在单指令流多数据流计算机中各处理单元必须（）。 A）以同步方式在同一时间内执行不同的指令 B）以同步方式在同一时间内执行相同的指令 C）以异步方式在同一时间内执行相同的指令 D）以异步方式在同一时间内执行不同的指令 7．虚拟存储器地址变换是指（）。 A）多用户虚地址与实地址如何一一对应 B）程序的逻辑地址变换成主存实地址 C）程序执行时将虚地址变换成对应的实存地址 D）指令的符号地址变换成二进制地址
8．反映网络在理想通信模式下通信带宽的特性是（） A）度B）直径C）带宽总和D）等分带宽 9．依据Michael J.Flynn提出的按指令流和数据流的多倍性对计算机系统分类，Illiac IV计算机属于（）A）SISD B）SIMD C）MISD D）MIMD 10．全相联地址映象是指（）。 A）任何主存页都可装入Cache中任何页的位置 B) 一个虚页只装进固定的主存实页位置 C ) 组之间是固定的，而组内任何主存页可以装入任何Cache页位置 D) 组间可任意装入，组内是固定装入 二、名词解释题（本大题共5小题，每小题4分，共20分）解释每小题所给名词的含义，若解释正确则给分，若 解释错误则无分，若解释不准确或不全面，则酌情扣分。 1．目录表 2．阻塞网络 3. 写直达法 4. 乱序流动 5. 向量链接技术 三、简答题（本大题共4小题，共25分） 1.（5分）存储程序计算机(冯氏机)在系统结构上的主要特点是什么？ 2．（5分）在cache容量一定的情况下,增加cache中的块大小能否达到提高cache命中率的效果?为什么? 3．（5分）解释数据相关（局部相关）与控制相关（全局相关）。 4．（10分）有哪几种向量处理方式？它们对向量处理机的结构要求有何不同？ 四、综合题（本大题共4小题，共35分） 1. (5分)某计算机系统采用浮点运算部件后使浮点运算速度提高到原来的20倍，而系统运行一程序 的整体性能提高到原来的10倍，试计算该程序中浮点操作所占的比例。
3.1 简述流水线技术的特点。（1） 流水线把一个处理过程分解为若干个子过程，每个子过程由一个专门的功能部件来实现。因此，流水线实际上是把一个大的处理功能部件分解为多个独立的功能部件，并依靠它们的并行工作来提高吞吐率。（2） 流水线中各段的时间应尽可能相等，否则将引起流水线堵塞和断流。（3） 流水线每一个功能部件的前面都要有一个缓冲寄存器，称为流水寄存器。（4） 流水技术适合于大量重复的时序过程，只有在输入端不断地提供任务，才能充分发挥流水线的效率。（5） 流水线需要有通过时间和排空时间。在这两个时间段中，流水线都不是满负荷工作。 3.2 解决流水线瓶颈问题有哪两种常用方法？答：细分瓶颈段与重复设置瓶颈段 3.3 有一条指令流水线如下所示： （1 用两给出条指 （1） （24? 变八级流水线（细分） ? 重复设置部件 )(ns 85 1 T n TP 1pipeline -== 3.4 有一个流水线由4段组成，其中每当流过第三段时，总要在该段循环一次，然后才能流到第4段。如果每段经过一次所需的时间都是△t ，问： （1）当在流水线的输入端连续地每△t 时间输入一个任务时，该流水线会发生什么情况？ （2）此流水线的最大吞吐率为多少？如果每2△t 输入一个任务，连续处理10个任务时，其实际吞吐率和效率是多少？ （3）当每段时间不变时，如何提高流水线的吞吐率？人连续处理10个任务时，其吞吐率提高多少？ 解：（1）会发生流水线阻塞情况。
（2） （3）重复设置部件 吞吐率提高倍数＝ t t ??2310 75 ＝1.64 3.5 有一条动态多功能流水线由5段组成，加法用1、3、4、5段，乘法用1、2、5段，第2段的时间为2△t ，其余各段的时间均为△t ，而且流水线的输出可以直接返回输入端或暂存于相应的流水线寄存器中。现在该流水线上计算 ∏=+4 1 )(i i i B A ，画出时空图，并计算其吞吐率、加速比和效率。 ＋B 4；再计算由图可见，它在18个△t 时间中，给出了7个结果。所以吞吐率为： 如果不用流水线，由于一次求积需3△t ，一次求和需5△t ，则产生上述7个结果共需（4×5+3×3）△t =29△t 。所以加速比为： 该流水线的效率可由阴影区的面积和5个段总时空区的面积的比值求得： 3.6 在一个5段流水线处理机上,各段执行时间均为△t,需经9△t 才能完成一个任务,其预约表如下所示。 段23 时间 入 A 1 B 1 A 2 B 2 A 3 B 3 A 4 B 4 A B C D A × B C ×D
计算机体系结构期末复习资料 1.并行性：是指在同一时刻或者是同一时间间隔内完成两种或两种以上性质相同或不同的工作。 2.CPI：每条指令执行时所花费的平均时钟周期。 3.体系结构：即计算机的属性，即概念性结构与功能特性。 4.Amdahl定理：加快某部件执行速度所获得的系统性能加速比，受限于该部件在系统中所占的重要性。 5.信息存储的整数边界：信息在主存中存放的起始地址必须是该信息（字节数）的整数倍。 6.指令系统的正交性：指在指令中各个不同含义的字段，在编码时应互不相关，相互独立。 7.流水线技术：是指将一个重复的时序过程，分解成为若干子过程，而每个过程都可有效在其专用功能段上与其他子过程同时执行。 8.定向技术：在某条指令产生一个结果之前，其他指令并不直接需要该计算结果，如果能将该计算结果从其他产生的地方直接送到其他指令需要它的地方，那么就可以避免暂停的技术就叫定向技术。 9.相关：衡量两个随机变量之间相关程度的指标。 10.向量流水处理机：是指处理机具有向量数据表示并通过向量指令对向量的各元素进行处理。、
11.定向：将计算结果从其产生的地方直接送到其他指令需要它的地方，或所有需要它的功能单元，避免暂停。 12.指令集的并行：当指令之间不存在相关时，它们在流水线中是可以重叠起来并行执行。 13.记分牌技术：流出和读操作数。在没有结构冲突时,尽可能早地执行没有数据冲突的指令,实现每个时钟周期执行一条指令。如果某条指令被暂停,而后面的指令与流水线中正在执行或被暂停的指令都不相关,是这些指令可以跨越它,继续流出和执行下去。 14.Tomasulo算法：寄存器换名是通过保留站和流出逻辑来共同完成,当指令流出时,如果其操作数还没有计算出来,则该指令中相应的寄存器换名将产生这个操作数的保留站的标识。因此,指令流出到保留站后,其操作数寄存器或者换成了数据本身,或换成了保留站的标识,和寄存器无关。后面指令对该寄存器的写入操作就不会产生WAR冲突。 15.替换算法：由于主存中的块比Cache中的块多，所以当要从主存中调一个块到Cache中时，会出现该块所映象到的一组（或一个）Cache块已全部被占用的情况。这时，需要被迫腾出其中的某一块，以接纳新调入的块。
第二章计算机指令集结构 知识点汇总： 指令集设计、堆栈型机器、累加器型机器、通用寄存器型机器、CISC、RISC、寻址方式、数据表示 简答题 1.增强CISC机器的指令功能主要从哪几方面着手？（CISC） (1) 面向目标程序增强指令功能。 (2) 面向高级语言和编译程序改进指令系统。 (3) 面向操作系统的优化实现改进指令系统。 2.简述CISC存在的主要问题。（知识点：CISC） 答：（1）CISC结构的指令系统中，各种指令的使用频率相差悬殊。 （2）CISC结构指令系统的复杂性带来了计算机系统结构的复杂性，这不仅增加了研制时间和成本，而且还容易造成设计错误。 （3）CISC结构指令系统的复杂性给VLSI设计增加了很大负担，不利于单片集成。 （4）CISC结构的指令系统中，许多复杂指令需要很复杂的操作，因而运行速度慢。 （5）在CISC结构的指令系统中，由于各条指令的功能不均衡性，不利于采用先进的计算机系统结构技术来提高系统的性能。 3.简述RISC的优缺点及设计RISC机器的一般原则。（知识点：RISC） 答：（1）选取使用频率最高的指令，并补充一些最有用的指令。 （2）每条指令的功能应尽可能简单，并在一个机器周期内完成。 （3）所有指令长度均相同。 （4）只有load和store操作指令才访问存储器，其它指令操作均在寄存器之间进行。 （5）以简单、有效的方式支持高级语言。 4.根据CPU内部存储单元类型，可将指令集结构分为哪几类？（知识点：堆栈型机器、累加器型机器、通用寄存器型机器） 答：堆栈型指令集结构、累加器型指令集结构、通用寄存器型指令集结构。 5.常见的三种通用寄存器型指令集结构是什么？（知识点：通用寄存器型机器） 答：（1）寄存器－寄存器型。 (2)寄存器－存储器型。 (3)存储器－存储器型。
计算机体系结构试题库 简答题（100题） 1．简述CISC结构计算机的缺点。 答： ●在CISC结构的指令系统中，各种指令的使用频率相差悬殊。据统计，有20％的指 令使用频率最大，占运行时间的80％。也就是说，有80％的指令在20％的运行时 间内才会用到。 ●CISC结构指令系统的复杂性带来了计算机体系结构的复杂性，这不仅增加了研制 时间和成本，而且还容易造成设计错误。 ●CISC结构指令系统的复杂性给VLSI设计增加了很大负担，不利于单片集成。 ●CISC结构的指令系统中，许多复杂指令需要很复杂的操作，因而运行速度慢。 ●在CISC结构的指令系统中，由于各条指令的功能不均衡性，不利于采用先进的计 算机体系结构技术（如流水技术）来提高系统的性能。 2．RISC结构计算机的设计原则。 答： A.选取使用频率最高的指令，并补充一些最有用的指令； B.每条指令的功能应尽可能简单，并在一个机器周期内完成； C.所有指令长度均相同； D.只有load和store操作指令才访问存储器，其它指令操作均在寄存器之间进行； E.以简单有效的方式支持高级语言。 3．影响现代微处理器主频提升的主要原因由哪些？ 答：线延迟、功耗。 4．指令集格式设计时，有哪三种设计方法？ 答：固定长度编码、可变长编和混合编码）三种设计方法。
5．简述存储程序计算机（冯·诺依曼结构）的特点。 答： （1）机器以运算器为中心。 （2）采用存储程序原理。 （3）存储器是按地址访问的、线性编址的空间。 （4）控制流由指令流产生。 （5）指令由操作码和地址码组成。 （6）数据以二进制编码表示，采用二进制运算。 6．在进行计算机系统设计时，一个设计者应该考虑哪些因素对设计的影响？ 答： 在进行计算机系统设计时，设计者应该考虑到如下三个方面因素的影响： ●技术的发展趋势； ●计算机使用的发展趋势； ●计算机价格的发展趋势。 7．简述程序翻译技术的特点。 答： 翻译技术是先把N+1级程序全部变换成N级程序后，再去执行新产生的N级程序，在执行过程中N+1级程序不再被访问。 8．简述程序解释技术的特点。 答： 解释技术是每当一条N+1级指令被译码后，就直接去执行一串等效的N级指令，然后再去取下一条N+1级的指令，依此重复进行。 9．经典体系结构的定义是什么？ 计算机体系结构是机器级程序员所看到的计算机的属性，即概念性结构与功能特性。10．“线延迟墙”指的是什么？
计算机系统结构作业参考答案 一、 1、试述现代计算机系统的多级层次结构。 计算机系统具有层次性，它由多级层次结构组成。从功能上计算机系统可分为五个层次级别：第一级是设计级。这是一个硬件级，它由机器硬件直接执行。 第二级是一般机器级，也称为机器语言级。它由微程序解释系统.这一级是硬件级。 第三级是操作系统级，它由操作系统程序实现。这些操作系统由机器指令和广义指令组成，这些广义指令是操作系统定义和解释的软件指令。这一级也称混合级。 第四级是汇编语言级。它给程序人员提供一种符号形式的语言，以减少程序编写的复杂性。这一级由汇编程序支持执行。 第五级是高级语言级。这是面向用户为编写应用程序而设置的。这一级由各种高级语言支持。 2、试述RISC设计的基本原则和采用的技术。 答：一般原则： (1)确定指令系统时，只选择使用频度很高的指令及少量有效支持操作系统，高级语言及其它功能 的指令，大大减少指令条数，一般使之不超过100条； (2)减少寻址方式种类，一般不超过两种； (3)让所有指令在一个机器周期内完成； (4)扩大通用寄存器个数，一般不少于32个，尽量减少访存次数； (5)大多数指令用硬联实现，少数用微程序实现； (6)优化编译程序，简单有效地支持高级语言实现。
基本技术： (1)按RISC一般原则设计，即确定指令系统时，选最常用基本指令，附以少数对操作系统等支持最有用的指令，使指令精简。编码规整，寻址方式种类减少到1、2种。 (2)逻辑实现用硬联和微程序相结合。即大多数简单指令用硬联方式实现，功能复杂的指令用微程序实现。 (3)用重叠寄存器窗口。即：为了减少访存，减化寻址方式和指令格式，简有效地支持高级语言中的过程调用，在RISC机器中设有大量寄存嚣，井让各过程的寄存器窗口部分重叠。 (4)用流水和延迟转移实现指令，即可让本条指令执行与下条指令预取在时间上重叠。另外，将转移指令与其前面的一条指令对换位置，让成功转移总是在紧跟的指令执行之后发生，使预取指令不作废，节省一个机器周期。 (5)优化设计编译系统。即尽力优化寄存器分配，减少访存次数。不仅要利用常规手段优化编译，还可调整指令执行顺序，以尽量减少机器周期等。 3、试述全相联映像与直接映像的含义及区别 （1）全相连映像 主存中任何一个块均可以映像装入到Cache中的任何一个块的位置上。主存地址分为块号和块内地址两部分，Cache地址也分为块号和块内地址。Cache的块内地址部分直接取自主存地址的块内地址段。主存块号和Cache块号不相同，Cache块号根据主存块号从块表中查找。Cache保存的各数据块互不相关，Cache必须对每个块和块自身的地址加以存储。当请求数据时，Cache控制器要把请求地址同所有的地址加以比较，进行确认。 （2）直接映像 把主存分成若干区，每区与Cache大小相同。区内分块，主存每个区中块的大小和Cache 中块的大小相等，主存中每个区包含的块的个数与Cache中块的个数相等。任意一个主存块只能映像到Cache中唯一指定的块中，即相同块号的位置。主存地址分为三部分：区号、块号和块内地址，Cache地址分为：块号和块内地址。直接映像方式下，数据块只能映像到Cache中唯一指定的位置，故不存在替换算法的问题。它不同于全相连Cache，地址仅需比较一次。 （3）区别： 全相连映像比较灵活，块冲突率低，只有在Cache中的块全部装满后才会出现冲突，Cache 利用率高。但地址变换机构复杂，地址变换速度慢，成本高。 直接映像的地址变换简单、速度快，可直接由主存地址提取出Cache地址。但不灵活，块冲突率较高，Cache空间得不到充分利用。 4. 画出冯?诺依曼机的结构组成？
得分 评分人 填空题: （20分，每题2 分） 单选题：（10分，每题1分） A.任何虚页都可装入主存中任何实页的位置 B. 一个虚页只装进固定的主存实页位置 《计算机系统结构》期末考试试卷（A ） 得分 注：1、共100分，考试时间120分钟。 2、此试卷适用于计算机科学与技术本科专业。 1、."启动I/O"指令是主要的输入输出指令，是属于（ A. 目态指令 B.管态指令 C.目态、管态都能用的指令 D.编译程序只能用的指令 2、 输入输出系统硬件的功能对 （B ）是透明的 A.操作系统程序员 B.应用程序员 C.系统结构设计人员 D.机器语言程序设计员 3、 全相联地址映象是指（A ） C. 组之间固定，组内任何虚页可装入任何实页位置 D.组间可任意装入，组内是固定装入 4、（ C ） 属于MIMD 系统结构 A.各处理单元同时受一个控制单元的管理 B.各处理单元同时受同个控制单元送来的指令 C.松耦合多处理机和多计算机系统 D. 阵列处理机 5、多处理机上两个程序段之间若有先写后读的数据相关，则（ B ） A.可以并行执行 B.不可能并行 C.任何情况均可交换串行 D.必须并行执行 6、 计算机使用的语言是（B ） A.专属软件范畴，与计算机体系结构无关 B.分属于计算机系统各个层次 C.属于用以建立一个用户的应用环境 D. 属于符号化的机器指令 7、 指令执行结果出现异常引起的中断是（ C ） A.输入/输出中断 B.机器校验中断 C.程序性中断 D.外部中断 &块冲突概率最高的 Cache 地址映象方式是（A ） A.直接 B .组相联 C .段相联 D .全相联 9、 组相联映象、LRU 替换的Cache 存储器，不影响 Cache 命中率的是（B ） A.增大块的大小 B .增大主存容量 C .增大组的大小 D .增加Cache 中的块数 10、 流水处理机对全局性相关的处理不 包括（C ） A.猜测法 B.提前形成条件码 C.加快短循环程序的执行 D.设置相关专用通路
第二章 2.13 在一台单流水线多操作部件的处理机上执行下面的程序，每条指令的取指令、指令译码需要一个时钟周期，MOVE、ADD和MUL操作分别需要2个、3个和4个时钟周期，每个操作都在第一个时钟周期从通用寄存器中读操作数，在最后一个时钟周期把运算结果写到通用寄存器中。 k： MOVE R1，R0 ；R1← (R0) k+1： MUL R0，R2，R1 ；R0← (R2)×(R1) k+2： ADD R0，R2，R3 ；R0← (R2)+(R3) (1)就程序本身而言，可能有哪几种数据相关? (2)在程序实际执行过程中，哪几种数据相关会引起流水线停顿? (3)画出指令执行过程的流水线时空图，并计算完成这3条指令共需要多少个时钟周期？ 解：（1）就程序本身而言，可能有三种数据相关。若3条指令顺序流动，则k指令对R1寄存器的写与k+1指令对R1寄存器的读形成的“先写后读”相关。若3条指令异步流动，则k指令对R0寄存器的读与k+1指令对R0寄存器的写形成的“先读后写”相关，k+2指令对R0寄存器的写与k+1指令对R0寄存器的写形成的“写—写”相关。 （2）在程序实际执行过程中，二种数据相关会引起流水线停顿。一是“先写后读”相关，k指令对R1的写在程序执行开始后的第四个时钟；k+1指令对R1的读对指令本身是第三个时钟，但k+1指令比k指令晚一个时钟进入流水线，则在程序执行开始后的第四个时钟要读R1。不能在同一时钟周期内读写同一寄存器，因此k+1指令应推迟一个时钟进入流水线，产生了流水线停顿。二是“写—写”相关，k+1指令对R0的写对指令本身是第六个时钟，而要求该指令进入流水线应在程序执行开始后的第三个时钟，所以对R0的写是在程序执行开始后的第八个时钟。k+2指令对R0的写对指令本身是第五个时钟，而k+2指令比k+1指令晚一个时钟进入流水线，则在程序执行开始后的第四个时钟，所以对R0的写是在程序执行开始后的第八个时钟。不能在同一时钟周期内写写同一寄存器，因此k+2指令应推迟一个时钟进入流水线，产生了流水线停顿。另外，可分析“先读后写”相关不会产生流水线的停顿。 （3）由题意可认位该指令流水线由六个功能段取指、译码、取数、运一、运二和存数等组成，则程序指令执行过程的流水线时空图如下图所示。若3条指令顺序流动，共需要9个 空间 存数 K存数 K+1存数 K+2存数 运二 K+1运二 运一 K+1运一 K+2运一 取数 K取数 K+1取数 K+2取数 译码 K译码 K+1译码 K+2译码 取指 K取指 K+1取指 K+2取指时间 0 1 2 3 4 5 6 7 8 9
计算机系统结构 姓名：学号： 一、简答题（每小题10分，共20分） 1．简述使用物理地址进行DMA存在的问题，及其解决办法。 2．从目的、技术途径、组成、分工方式、工作方式等5个方面对同构型多处理机和异构型多处理机做一比较（列表）。 二、（60分）现有如下表达式： Y＝a ×X 其中：X和Y是两个有64个元素的32位的整数的向量，a为32位的整数。假设在存储器中，X和Y的起始地址分别为1000和5000，a的起始地址为6000。 1．请写出实现该表达式的MIPS代码。 2．假设指令的平均执行时钟周期数为5，计算机的主频为500 MHz，请计算上述MIPS 代码（非流水化实现）的执行时间。 3．将上述MIPS代码在MIPS流水线上（有正常的定向路径、分支指令在译码段被解析出来）执行，请以最快执行方式调度该MIPS指令序列。注意：可以改变操作数，但不能改变操作码和指令条数。画出调度前和调度后的MIPS代码序列执行的流水线时空图，计算调度前和调度后的MIPS代码序列执行所需的时钟周期数，以及调度前后的MIPS流水线执行的加速比。 4．根据3的结果说明流水线相关对CPU性能的影响。 三、（20分）请分析I/O对于性能的影响有多大？假设： 1．I/O操作按照页面方式进行，每页大小为16 KB，Cache块大小为64 B；且对应新页的地址不在Cache中；而CPU不访问新调入页面中的任何数据。 2．Cache中95%被替换的块将再次被读取，并引起一次失效；Cache使用写回方法，平均50%的块被修改过；I/O系统缓冲能够存储一个完整的Cache块。 3．访问或失效在所有Cache块中均匀分布；在CPU和I/O之间，没有其他访问Cache 的干扰；无I/O时，每1百万个时钟周期中，有15,000次失效；失效开销是30个时钟周期。如果替换块被修改过，则再加上30个周期用于写回主存。计算机平均每1百万个周期处理一页。
1.Explain the Concepts Computer Architecture 系统结构 由程序设计者所看到的一个计算机系统的属性。即计算机系统的软硬件界面。 Advanced CA 高级系统结构 新型计算机系统结构。基于串行计算机结构，研究多指令多数据计算机系统，具有并发、可扩展和可编程性。为非冯式系统结构。 Amdahl law Amdahl定律 系统中某部件由于采用某种方式时系统性能改进后，整个系统性能的提高与该方式的使用频率或占的执行时间的比例有关。 SCALAR PROCESSING 标量处理机 在同一时间内只处理一条数据。 LOOK-AHEAD 先行技术 通过缓冲技术和预处理技术，解决存储器冲突，使运算器能够专心与数据的运算，从而大幅提高程序的执行速度。 PVP 向量型并行计算处理机 以流水线结构为主的并行处理器。 SMP 对称多处理机系统 任意处理器可直接访问任意内存地址,使用共享存储器，访问延迟、带宽、机率都是等价的。MPP 大规模并行计算机系统 物理和逻辑上均是分布内存，能扩展至成百上千处理器，采用专门设计和定制的高通信带宽和低延迟的互联网络。 DSM 分布式共享存储系统 内存模块物理上局部于各个处理器内部,但逻辑上是共享存储的。 COW 机群系统 每个节点都是一个完整的计算机，各个节点通过高性能网络相互连接，网络接口和I/O总线松耦合连接，每个节点有完整的操作系统。 GCE 网格计算环境 利用互联网上的计算机的处理器闲置处理能力来解决大型计算问题的一种科学计算。 CISC 复杂指令集计算机
通过设置一些复杂的指令，把一些原来由软件实现的常用功能改用硬件实现的指令系统实现，以此来提高计算机的执行速度。 RISC 精简指令集计算机 尽量简化计算机指令功能，只保留那些功能简单，能在一个节拍内执行完的指令，而把复杂指令用段子程序来实现。 VMM 虚拟机监视器 作为软硬件的中间层，在应用和操作系统所见的执行环境之间。 SUPERCOMPUTER 超级计算机 数百数千甚至更多的处理器组成的能计算普通计算机不能完成的大型复杂问题的计算机。SVM 共享虚拟存储器 存储器虚拟化为一个共享的存储器，并提供单一的地址空间。 MAINFRAME 大型计算机 作为大型商业服务器，一般用于大型事务处理系统，特别是过去完成的且不值得重新编写的数据库应用系统方面。 COMPUTER SYSTEM ON CHIP 片上计算机系统 在单个芯片上集成的一个完整系统。 PARALLEL ARCHITECTURE INTO SINGLE CHIP 单片并行结构 在单个芯片上采用的并行体系结构 MOORE law Moore定律 当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。 UMA 一致存储访问 采用集中式存储的模式，提供均匀的存储访问。 NUMA 非一致存储访问 内存模块局部在各个结点内部，所有局部内存模块构成并行机的全局内存模块。 COMA 全高速缓存存储访问 采用分布式存储模式，通过高速缓存提供快速存储访问。 CC-NUMA 全高速缓存非一致性均匀访问 存在专用硬件设备保证在任意时刻，各结点Cache中数据与全局内存数据的一致性。NORMA 非远程存储访问
第一章： 1.计算机系统结构的定义 答：由程序设计者看到的一个计算机系统的属性，即概念性结构和功能特性。 2.透明性概念 答：在计算机技术中，一种本来是存在的事物或属性，但从某种角度看似乎不存在，称为透明性现象。 3.兼容性向后兼容 兼容性：同一个软件可以不加修改地运行于系统结构相同的各档机器，可获得相同的结果，差别只在于不同的运行时间。 向后兼容：按某个时期投入市场的某种型号机器编制的程序，不加修改就能运行于在它之后投入市场的机器。 4.Amdahl定律 答：系统中某一部件由于采用某种更快的执行方式后整个系统性能的提高与这种执行方式的使用频率或占总执行时间的比例有关。 5.CPI 答：每条指令的平均时钟周期数。 6.MIPS 答：每秒百万条指令数！MIPS=时钟频率/(CPI*10^6) 7.MFLOPS 答：每秒百万次浮点操作次数。MFLOPS=程序中的浮点操作次数/(执行时间*10^6) 8.命中率的概念 答： 9.Flynn分类法是按指令流和数据流的多倍性特征进行计算机系统结构的划分 答：①单指令流单数据流SISD ②单指令流多数据流SIMD ③多指令流单数据流MISD（实际不存在）④多指令流多数据流MIMD 10.计算机系统设计的定量原理（四个） 答：①加快经常性事件的速度②Amdahl定律③CPU性能公式④访问的局部性原理11.CPI和加速比的计算 答：CPI=CPU时钟周期数/IC CPU时间=CPU时钟周期数/频率 CPU时间=CPU时钟周期*时钟周期长 加速比=（采用改进措施后的性能）/（没有采用改进措施前的性能） =(没有采用改进措施前执行某任务的时间)/(采用改进措施后执行某任务的时间) 12.软硬件实现的特点 硬件实现：速度快、成本高；灵活性差、占用内存少 软件实现：速度低、复制费用低；灵活性好、占用内存多 13.系统评价的标准 ①运算速度②存储器系统③其他性能④成本标准
计算机系统结构第二章自考练习题答案
第二章数据表示与指令系统 历年真题精选 1. 计算机中优先使用的操作码编码方法是（ C ）。 A. BCD码 B. ASCII码 C. 扩展操作码 D. 哈夫曼编码 2．浮点数尾数基值r m=16，除尾符之外的尾数机器位数为8位时，可表示的规格化最大尾数值为（ D ）。 A. 1/2 B. 15/16 C. 1/256 D. 255/256 3. 自定义数据表示包括（标志符）数据表示和（数据描述符）两类。 4. 引入数据表示的两条基本原则是：一看系统 的效率是否有提高；二看数据表示的（通
用）性和（利用）率是否高。 5. 简述设计RISC的一般原则。 6. 简述程序的动态再定位的思想。 7. 浮点数表示,阶码用二进制表示,除阶符之外 的阶码位数p=3,尾数基值用十进制表示,除尾符外的尾数二进制位数m=8,计算非负阶、规格化、正尾数时， （1）可表示的最小尾数值；（2）可表示的最大值；（3）可表示的尾数个数。 8. (1)要将浮点数尾数下溢处理成K—1位结 果，则ROM表的单元数和字长各是多少? 并简述ROM表各单元所填的内容与其地址之间的规则。 (2)若3位数，其最低位为下溢处理前的附 加位，现将其下溢处理成2位结果，设
计使下溢处理平均误差接近于零的 ROM表，以表明地址单元与其内容的 关系。 同步强化练习 一．单项选择题。 1. 程序员编写程序时使用的地址是（ D ）。 A．主存地址B．有效地址C．辅存实地址D．逻辑地址 2. 在尾数下溢处理方法中，平均误差最大的是（ B ）。 A．舍入法B．截断法C．恒置“1”法D．ROM查表法 3. 数据表示指的是（ C ）。A．应用中要用到的数据元素之间的结构关系
专升本《计算机系统结构》 一、（共75题,共150分） 1. 最早的冯·诺依曼(von Neumann)结构计算机是以（）为中心的。（2分） A.运算器 B.控制器 C.存储器 D.I/O设备 .标准答案：A 2. 同构型多处理机和异构型多处理机所采用的提高并行性的技术途径分别是（）（2分） A.资源共享、资源重复 B.资源重复、资源共享 C.资源共享、时间重叠 D.资源重复、时间重叠 .标准答案：D 3. 由同一厂家生产的、系统结构相同的，但组成和实现不同的所有计算机，称为（）（2分） A.兼容机 B.扩展机 C.系列机 D.系统机 .标准答案：C 4. 从计算机系统中处理数据的并行性看，并行性等级从低到高分为（）（2分） A.位串字串、位并字串、位串字并、全并行 B.位并字串、全并行、位串字串、位串字并 C.全并行、位并字串、位串字串、位串字并 D.位串字串、位串字并、位并字串、全并行 .标准答案：A 5. 扩展编码要求（），否则会产生解码不唯一的问题。（2分） A.所有的短码都必须是长码的前缀 B.所有的短码都不能是长码的前缀 C.所有的短码都必须是长码的后缀 D.所有的短码都不能是长码的后缀 .标准答案：B 6. 下面的指令中，（）不属于RISC处理器指令集。（2分） A.ADD R4，[1000] B.LD R3，(R4) C.SUB R4，R3 D.SD 0(R3)，R4 .标准答案：A 7. 指令的重叠解释方式与顺序解释方式相比，可以提高（）指令的执行速度。（2分） A.一条 B.两条 C.两条以上 D.两条或两条以上 .标准答案：D 8. 虚拟存储器外部地址变换，实现的是虚地址到（）的变换。（2分） A.辅存物理地址 B.主存地址 C.Cache地址 D.虚地址 .标准答案：A 9. 设主存和辅存的平均访问时间分别为秒和秒，若要使虚拟存储器的主存-辅存层平均时间达到，问至少应保证主存访问命中率为（）（2分） A.0.97 B.0.98 C.0.99 D.1 .标准答案：C 10. 替换算法要解决的问题是（）（2分） A.用户的虚页如何与主存的实页对应 B.如何用主存的实页号替代多用户的虚页号 C.当页面失效时，选择主存中哪个页作为被替换页 D.新用户要进入主存，选择哪个用户作为被替换的用户 .标准答案：C 11. RISC执行程序的速度比CISC要快的原因是（）（2分） A.RISC的指令系统中指令条数较少 B.程序在RISC上编译生成的目标程序较短 C.RISC的指令平均执行周期数较少 D.RISC只允许load和store指令访存 .标准答案：C 12. 输入输出系统硬件的功能对（）是透明的。（2分） A.操作系统程序员 B.编译程序员 C.应用程序员 D.系统结构设计师 .标准答案：C 13. 在由多个通道组成的I/O系统中，I/O的最大流量是（）（2分） A.各通道最大流量的最大值 B.各通道最大流量之和 C.各通道实际流量的最大值 D.各通道实际流量之和 .标准答案：B 14. 通道方式输入输出系统中，对优先级高的磁盘等高速设备，适合于连接( ) （2分） A.字节多路通道 B.选择通道 C.数组多路通道 D.字节及数组多路通道 .标准答案：B
第1章计算机系统结构的基本概念 1.1 解释下列术语 层次机构：按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构，每一层以一种不同的语言为特征。这些层次依次为：微程序机器级，传统机器语言机器级，汇编语言机器级，高级语言机器级，应用语言机器级等。 虚拟机：用软件实现的机器。 翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，实现程序的功能。 解释：对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段等效程序。执行完后，再去高一级机器取下一条语句或指令，再进行解释执行，如此反复，直到解释执行完整个程序。 计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。 透明性：在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。 计算机组成：计算机系统结构的逻辑实现，包含物理机器级中的数据流和控制流的组成以及逻辑设计等。 计算机实现：计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。 系统加速比：对系统中某部分进行改进时，改进后系统性能提高的倍数。 Amdahl定律：当对一个系统中的某个部件进行改进后，所能获得的整个系统性能的提高，受限于该部件的执行时间占总执行时间的百分比。 程序的局部性原理：程序执行时所访问的存储器地址不是随机分布的，而是相对地簇聚。包括时间局部性和空间局部性。 CPI：每条指令执行的平均时钟周期数。 测试程序套件：由各种不同的真实应用程序构成的一组测试程序，用来测试计算机在各个方面的处理性能。 存储程序计算机：冯·诺依曼结构计算机。其基本点是指令驱动。程序预先存放在计算机存储器中，机器一旦启动，就能按照程序指定的逻辑顺序执行这些程序，自动完成由程序所描述的处理工作。 系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。 软件兼容：一个软件可以不经修改或者只需少量修改就可以由一台计算机移植到另一台计算机上运行。差别只是执行时间的不同。 向上（下）兼容：按某档计算机编制的程序，不加修改就能运行于比它高（低）档的计算机。 向后（前）兼容：按某个时期投入市场的某种型号计算机编制的程序，不加修改地就能
《计算机体系结构》期末考试A卷 (总分：100分，时间：100分钟) 姓名：周元华 专业：计算机科学与技术 学号： 18260070164016 学习中心：上海弘成 一、填空题（每空1分，共14分） 1.高速缓冲存储器的地址映象方式有三种，它们分别是：全向量方式，直接相联方式，组相连方式。 2.虚拟存储器的三种管理方式是段式管理，页式管理和 段页式管理。 3.从主存的角度来看，“Cache—主存”层次的目的是为了提高速度，而“主存—辅存”层次的目的是为了扩大容量 4.根据指令间的对同一寄存器读和写操作的先后次序关系，数据相关冲突可分为读与写（RAM）、写与读（WAR）和写与写（WAW）三种类型。 5.当代计算机体系结构的概念包括指令集结构、计算机组成和计算机实现三个方面的内容 二、名词解释（每题2分，共16分） 计算机体系结构： 计算机体系结构是指根据属性和功能不同而划分的计算机理论组成部分及计算机基本工作原理、理论的总称。其中计算机理论组成部分并不单与某一个实际硬件相挂钩，如存储部分就包括寄存器、内存、硬盘等。 兼容机： 兼容机，就是由不同公司厂家生产的具有相同系统结构的计算机。简单点说，就是非厂家原装，而改由个体装配而成的机器，其中的元件可以是同一厂家出品，但更多的是整合各家之长的 计算机。 写直达法： 写直达法一般指全写法。全写法（write-through）：又称写直达法、写穿法，透写法，Cache使 用方式之一。 高速缓冲存储器: 高速缓冲存储器（Cache）其原始意义是指存取速度比一般随机存取记忆体（RAM）来得快 的一种RAM，一般而言它不像系统主记忆体那样使用DRAM技术，而使用昂贵但较快速的SRAM 技术，也有快取记忆体的名称。 高速缓冲存储器是存在于主存与CPU之间的一级存储器，由静态存储芯片(SRAM)组成， 容量比较小但速度比主存高得多，接近于CPU的速度。在计算机存储系统的层次结构中，是介 于中央处理器和主存储器之间的高速小容量存储器。它和主存储器一起构成一级的存储器。高速 缓冲存储器和主存储器之间信息的调度和传送是由硬件自动进行的。 高速缓冲存储器最重要的技术指标是它的命中率。 延迟转移技术： 在转移指令之后插入一条或几条有效的指令。当程序执行时，要等这些插入的指令执行完成 之后，才执行转移指令，因此，转移指令好像被延迟执行了，这种技术称为延迟转移技术。 线性流水线： 线性流水线就是由一整套工艺串联而成的生产线。 流水线又称为装配线,一种工业上的生产方式，指每一个生产单位只专注处理某一个片段的工 作，以提高工作效率及产量；按照流水线的输送方式大体可以分为：皮带流水装配线、板链线、 倍速链、插件线、网带线、悬挂线及滚筒流水线这七类流水线。 输送线的传输方式有同步传输的/（强制式），也可以是非同步传输/（柔性式），根据配置的 选择，可以实现装配和输送的要求。输送线在企业的批量生产中不可或缺。 流水线的吞吐率： 流水线的吞吐率是单位时间内流水线处理的任务数。 并行性： 并行性是指计算机系统具有可以同时进行运算或操作的特性，在同一时间完成两种或两种以 上工作。它包括同时性与并发性两种含义。同时性指两个或两个以上事件在同一时刻发生。并发 性指两个或两个以上事件在同一时间间隔发生。 三、简答题(每题5分，共30分） 1.如有一个经解释实现的计算机，可以按功能划分成4级。每一 级为了执行一条指令需要下一级的N条指令解释。若执行第一 级的一条指令需K(ns)时间，那么执行第2、3、4级的一条指 令各需要用多少时间(ns)? 答：第1级：1条1级指令 K ns 第2级：1条2级指令N条1级指令 1*N*K ns = NK ns 第3级：1条3级指令N条2级指令 1*N*NK ns =N2K ns 第4级：1条4级指令N条3级指令 1*N*NNK ns =N3K ns 2.根据Amdahl定律，系统加速比由哪两个因素决定？ 答：系统加速比依赖于两个因素： （1）可改进比例：可改进部分在原系统计算时间中所占的比例 （2）部件加速比：可改进部分改进以后的性能提高 3.简述组相联映象规则。 答：(1)主存与缓存分成相同大小的数据块。(2)主存和Cache 按同样大小划分成组。(3)主存容量 是缓存容量的整数倍,将主存空间按缓冲区的大小分成区，主存中每一区的组数与缓存的组数相同 4.引起Cache与主存内容不一致的原因是什么？为了保持Cache 的一致性，在单计算机系统中一般采取哪些措施？ 答：不一致的原因：（1）由于CPU写Cache，没有立即写主存 （2）由于I/O处理机或I/O设备写主存 采取措施： （1）全写法，亦称写直达法（WT法-Write through） 方法：在对Cache进行写操作的同时，也对主存该内容进行写入 （2）写回法（WB法-Write back） 方法：在CPU执行写操作时，只写入Cache，不写入主存。 5.按照同一时间内各段之间的连接方式来分，流水线可分为哪两 类？ 答：（1）静态流水线：在同一时间内，流水线的各段只能按同一种功能的连接方式工作。 （2）动态流水线：在同一时间内，当某些段正在实现某种运算时，另一些段却在实现另一种运算。 6.Flynn分类法是根据什么对计算机进行分类的？将计算机分 成哪几类？ 答：Flynn分类法，根据计算机中指令和数据的并行状况把计算机分成： （1）单指令流单数据流（SISD.； （2）单指令流多数据流（SIMD.； （3）多指令流单数据流（MISD.； （4）多指令流多数据流（MIMD.。 四、问答与计算题（第1题10分，第2、3题每题15分共40分） 1.一个有快表和慢表的页式虚拟存储器，最多有64个用户，每 个用户最多要用1024个页面，每页4K字节，主存容量8M字节。 （1）写出多用户虚地址的格式，并标出各字段的长度。 （2）写出主存地址的格式，并标出各字段的长度。
1. 数据类型、数据表示和数据结构之间是什么关系？在设计一个计算机系统 时，确定数据表示的原则主要有哪几个？ 答： 略 2. 假设有A 和B 两种不同类型的处理机，A 处理机中的数据不带标志位，其 指令字长和数据字长均为32位。B 处理机的数据带有标志位，每个数据的字长增加至36位，其中有4位是标志符，它的指令条数由最多256条减少至不到64条。如果每执行一条指令平均要访问两个操作数，每个存放在存储器中的操作数平均要被访问8次。对于一个由1000条指令组成的程序，分别计算这个程序在A 处理机和B 处理机中所占用的存储空间大小（包括指令和数据），从中得到什么启发？ 答： 我们可以计算出数据的总数量： ∵ 程序有1000条指令组成，且每条指令平均要访问两个操作数 ∴ 程序访问的数据总数为：1000×2＝2000个 ∵ 每个数据平均访问8次 ∴ 程序访问的不同数据个数为：2000÷8＝250 对于A 处理机，所用的存储空间的大小为： bit 4000032250321000Mem Mem Mem data n instructio A =?+?=+= 对于B 处理机，指令字长由32位变为了30位（条数由256减少到64），这样，所用的存储空间的大小为： bit 3900036250301000Mem Mem Mem data n instructio B =?+?=+=
由此我们可以看出，由于数据的平均访问次数要大于指令，所以，采用带标志符的数据表示不会增加总的存储空间大小。 3. 对于一个字长为64位的存储器，访问这个存储器的地址按字节编址。假设 存放在这个存储器中的数据中有20％是独立的字节数据（指与这个字节数据相邻的不是一个字节数据），有30％是独立的16位数据，有20％是独立的32位数据，另外30％是独立的64位数据；并且规定只能从一个存储字的起始位置开始存放数据。 ⑴计算这种存储器的存储空间利用率。 ⑵给出提高存储空间利用率的方法，画出新方法的逻辑框图，并计算这种方法 的存储空间利用率。 答： ⑴ 由于全是独立数据，有20%浪费56位（7/8）；30%浪费48位（6/8）；20%浪费32位（4/8）；30%浪费0位（0/8）。 总共浪费：0.2×7/8＋0.3×6/8＋0.2×4/8＋0.3×0/8＝0.5 即：存储器的存储空间利用率为50%，浪费率为50%。 ⑵ 方案为：数据从地址整数倍位置开始存储，即，双字地址000结尾，单字地址00结尾，半字地址0结尾，字节地址结尾任意。 可能出现的各种情况如下：