如果您要认识、选择CPU，首先遭遇的一定是主频、外频这样的专业名词。本文以通俗易懂的语言，简单介绍了CPU的主频、外频、倍频。由于尽量避免使用艰涩难懂的专业术语，所以很难避免说的不准确，不严谨。好在不是给专家看得。大部分都是从网络文章中整理出来的，纯属个人理解，绝非权威观点。
CPU外频、倍频、主频浅说
主频=外频X倍频。先记住这个公式。
外频是由主板上的一个石英震荡芯片（通常叫“时钟芯片”）产生的相当精准的电脉冲信号，这个电脉冲信号的频率通常被称为系统时钟频率。
在计算机主板上，以CPU为主，内存和各种外围设备为辅，有许多设备要共同在一起工作。这些设备之间的联络，数据的交换，都必须正确无误，分秒不差。因此，它们必须要有一个固定的时钟频率来做时间上的校正，协调或者参考。这个统一固定的时钟频率就是常说的外频。
外频是电脑系统的基本时钟频率，电脑中各分系统中所有不同的时钟频率都与外频相关联。
电脑中各分系统都有自己的实际工作频率（也叫时钟频率，但不叫系统时钟频率）。这个实际工作频率可能等于外频，也可能不等于外频，但都需要以外频为基础变化。而外频是永远不变的。各分系统都要适应、使用这个外频。如果不适合这个外频，就无法相互同步。
外频越高，可以实现的传输、运算（处理）速度也就越快。
CPU外频首先表示的就是CPU能适用的系统时钟频率。如果其与主板产生的外频不同，就无法正常工作。换句话说，一个CPU默认的外频只有一个，主板必须能支持这个外频。因此在选购主板和CPU时必须注意这一点。
目前CPU外频已经达到了200MHz。
倍频是CPU内部的倍频器提供的。
在外频相同的情况下，倍频越高，CPU的主频也越高。
过去，CPU的主频（内核的工作频率）还处于一个较低的阶段，主频一般都等于外频。所以那时候没有明确的外频概念，一般都叫系统时钟频率（既是外频，也是主频）。后来，由于技术的不断进步，系统时钟频率和CPU主频可以不断提高，但电脑的一些其它设备（如显卡、硬盘等）却受到工艺的限制，不能承受更高的频率。咋样才能在提高CPU主频的情况下，保留一个电脑其它设备能承受的外频呢？科学家弄出了一个倍频技术。使CPU主频变为外频的倍数，从而通过提升倍频而达到提升主频的目的。倍频技术使CPU可以在高频下工作，又使外部设备可以工作在一个较低的频率上，两者都在适应外频的前提下，协调同步。
倍频是CPU生产厂商经过测试，测出来的该核心能达到稳定工作的最佳的倍频，然后固定了下来。一般情况下，CPU的倍频都是被锁住的。
主频就是CPU内核的工作频率（又叫内部时钟频率）。通常所说的某某CPU是多少兆赫、多少G，指的就是主频。
主频是外频经过倍频器提升频率得到的。目的是让CPU能够适应大数据量处理的需要，提高CPU的运算速度。从这一点上讲，主频的高低，表现了CPU处理数据的能力。
CPU的型号一向以其主频命名，随着CPU主要靠提高主频来提高速度已接近极限，现在的CPU已转向以不同技术来主导速度，主频的提高已经不是提高速度或性能的唯一手段。只要CPU高速缓存足够，加上多种性能提升的技术，如SSE，MMX，3DNow!等多媒体指令集，低主频的CPU性能也能PK高主频的CPU。因此以主频频命名CPU型号已不能切实反映CPU的综合性能了。所以AMD后来开始用新的方法来命名它的CPU。
例如：Athlon 643200+，其主频只有2.0GHz，但配合512K L2 Cache（二级缓存）和SSE3指令集等技术，其性能可达到过去3.2G主频的CPU。
课程设计任务书 学生姓名：专业班级： 指导教师：工作单位： 题目：倍频电路设计 初始条件： 具较扎实的电子电路的理论知识及较强的实践能力；对电路器件的选型及电路形式的选择有一定的了解；具备高频电子电路的基本设计能力及基本调试能力；能够正确使用实验仪器进行电路的调试与检测。 要求完成的主要任务： 1. 采用晶体管或集成电路设计一个倍频电路； 2. 额定电压5V，电流10～15 mA ； 3. 输入频率4MHz，输出频率12 MHz 左右； 4. 输出电压≥ 1 V，输出失真小； 5. 完成课程设计报告（应包含电路图，清单、调试及设计总结）。 时间安排： 1．2011年6月3日分班集中，布置课程设计任务、选题；讲解课设具体实施计划与课程设计报告格式的要求；课设答疑事项。 2．2011年6月4日至2011年6月9日完成资料查阅、设计、制作与调试；完成课程设计报告撰写。 3. 2011年6月10日提交课程设计报告，进行课程设计验收和答辩。 指导教师签名：年月日 系主任（或责任教师）签名：年月日
目录 摘要..................................................................... I Abstract.................................................................. II 1 绪论 (1) 2 设计内容及要求 (2) 2.1 设计目的及主要任务 (2) 2.1.1 设计的目的 (2) 2.1.2 设计任务及主要技术指标 (2) 2.2 设计思想 (2) 3 设计原理及方案 (3) 3.1 设计原理 (3) 3.1.1锁相环组成介绍 (3) 3.1.2锁相环原理 (5) 3.1.3 NE564芯片介绍 (6) 3.2 设计方案 (7) 4 电路制作及硬件调试 (9) 5 心得体会 (10) 参考文献 (11)
锁相环倍频器
摘要 倍频器（frequency multiplier）使输出信号频率等于输入信号频率整数倍的电路。输入频率为f1，则输出频率为f0＝nf1，系数n为任意正整数，称倍频次数。倍频器用途广泛，如发射机采用倍频器后可使主振器振荡在较低频率，以提高频率稳定度；调频设备用倍频器来增大频率偏移；在相位键控通信机中，倍频器是载波恢复电路的一个重要组成单元。 利用非线性电路产生高次谐波或者利用频率控制回路都可以构成倍频器。倍频器也可由一个压控振荡器和控制环路构成。它的控制电路产生一控制电压，使压控振荡器的振荡频率严格地锁定在输入频率f1的倍乘值f0＝nf1上。
目录 一课题目 (4) 二课题介绍 (4) 三关键词 (4) 四锁相环介绍 (4) 五CD4046介绍 (6) 六CD4518介绍 (10) 七锁相环倍频器设计电路及工作原理 (12) 八电路元件清单 (13) 九焊接与制作 (13) 十实物图 (14) 十一心得体会 (14) 十二参考文献 (15) 十三致谢 (15)
题目锁相环倍频器 一．本次课程设计主要是配合《模拟电子技术》和数字电子技术》理论课程而设置的一次实践性课程，祈祷巩固所学知识，加强综合实力，培养电路设计能力，提高实验技术，启发创新思想的效果。 二．课程介绍 倍频器有晶体管倍频器、变容二极管倍频器、阶跃恢复二极管倍频器等。用其他非线性电阻、电感和电容也能构成倍频器，如铁氧体倍频器等。非线性电阻构成的倍频器，倍频噪声较大。这是因为非线性变换过程中产生的大量谐波使输出信号相位不稳定而引起的。倍频次数越高，倍频噪声就越大，使倍频器的应用受到限制。在要求倍频噪声较小的设备中，可采用根据锁相环原理构成的锁相环倍频器和同步倍频器。 三．关键词 锁相环CD4046 CD4518 四．锁相环介绍 锁相环(phase-locked loop):为无线电发射中使频率较 为稳定的一种方法,。锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。锁相环主要由相位比较器（PC）、压控振荡器（VCO）。低通滤波器三部分组成，如图1所示。
实验11 锁相环倍频器 121180166 琛 一、实验目的 1学习数字锁相环集成电路，锁相环倍频器的基础知识。 2根据数字锁相环74HC/HCT4046的数据手册，分析、设计数字锁相环倍频器，学习根据集成电路数据手册分析、设计电路的的一般方法。 二、实验器材 双踪示波器、方波信号发生器、数字万用表、CD4046、74LS47。 三、实验预习、研究、思考题 1 锁相环锁定与失锁的标志是什么？如何用示波器来判断？ 答：锁定的标志是输出信号和输入信号频率相同，仅有相位的不同。用示波器判断，可以调节输入电压，若输出信号与输入信号相位差不变化，频率一致，即两信号相对稳定，则完成锁相。 2 锁相环的锁定围主要由哪些因素决定？ 答：由CD4046技术手册可知，期锁定围由R1、R2、C1三个主要参数决定。具体值要看这三个参数的关系图。其中，C1、R1决定中心频率，R2、C1决定最低频率，R1、R2决定最高频率和最低频率比值。 3 CD4046有两个相位比较器，有何区别？74HC4046有3个相位比较器，有何区别？
答：对于CD4046，两个相位比较器分别为异或相位比较器（NOR ）即PC1，其相位锁定围为0——180°；相位——频率比较器（PFD ），即PC2，其相位锁定围为-360°——360°。其中PC1比较容易锁定，但是要求输入信号50%占空比，或者是波形较好小信号。若条件达到尽可能用PC1，否则使用PC2已达到稳定的锁相。一般多用PC2，比较容易满足条件。 对于74HC4046，除去CD4046已有的两个触发器外，还有第三个触发器 JK 触发相位比较器（JK ），即PC3，其相位锁定围是0——360°。选择方式与CD4046类似。 4 试推导有一个零点的二阶系统的单位阶跃响应的时域表达式和超调量的表达式。 答：对于有一个零点的二阶系统，其H(s)= b as s b as 2+++,其中a=2ζω，b=ω2，这是一个冲激响应。其对应阶跃响应为G （s ）=b as s b as 2+++*s 1。对其进行拉普拉斯逆变换可知,由于表达式过于复杂，故使用matlab 进行拉普拉斯逆变换可得，g （t ）=1 - (cosh(t*(a^2/4 - b)^(1/2)) - (a*sinh(t*(a^2/4 - b)^(1/2)))/(2*(a^2/4 - b)^(1/2)))/exp((a*t)/2)
锁相环的原理 2007-01-23 00:24 1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的 输入信号与内部的振荡信号同步，利用锁相 环路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。 2．锁相环的工作原理 锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为： （8-4-1） （8-4-2） 式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压u D为： 用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压u C （t）。即u C（t）为： （8-4-3） 式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：
2013 ~ 2014 学年第 1 学期 《高频电子线路》 课程设计报告 题目：信号的幅度调制—倍频电路的设计专业：通信工程 班级： 11通信2班 姓名：王来军张睿王东晨 关培蕾孟雪赵桃桃 指导教师：王银花 电气工程系 2013年12月28日
《信号的幅度调制—倍频电路的设计》课程设计任务书
摘要 倍频是信号振幅调制的一个单元电路。倍频器广泛应用于无线电通信发射机或其它电子设备的中间级。在用倍频实现高频、高稳微波振荡源的过程中，倍频器倍频效率的高低不仅对简化电路和保持电路稳定性影响较大，而且对整个电路杂散、谐波的抑制都起着重要作用。倍频器的作用是将输入信号频率值成整数倍（2倍、3倍…n倍）增加的电路。本文研究的即是利用集成锁相环芯片来实现倍频的。通过适当配置集成锁相环芯片，并将VCO输出进行N分频，即可实现N 倍频。本次设计采用的集成锁相环芯片是高频模拟锁相环NE564。 关键词：倍频;集成锁相环;分频;VCO;NE564
目录 《信号的幅度调制—倍频电路的设计》课程设计任务书....................................... II 摘要...................................................................................................................... I II 目录............................................................................................................................ I V 第一章方案论证及选择 (1) 1.1实现倍频方法 (1) 1.2整体方案介绍 (2) 第二章各部分原理分析 (4) 2.1压控振荡器部分 (4) 2.2鉴相器部分 (4) 2.3环路滤波器部分 (5) 2.4锁相环工作过程的定性分析 (6) 第三章整体电路设计与参数计算 (9) 3.1主要芯片介绍 (9) 3.1.1集成锁相环NE564 (9) 3.1.2 集成计数器74LS193及两4输入与非门74LS20 (10) 3.2整体电路 (10) 3.2.1 分频部分电路 (10) 3.2.2 整体电路 (11) 3.3参数计算 (12) 3.4实验结果仿真与分析 (13) 第四章小结与体会 (15) 附录 (16) 材料清单 (16) 参考文献 (17) 答辩记录及评分表 (18)
用NE564构成锁相倍频器（32倍频）系统设计 作者XXX 指导教师马玲 摘要：NE564是一种工作频率可高达50MHz的超高集成锁相环路芯片，内部有鉴相器，环路滤波，压控振荡器等基本电路环节构成回路的一种集成电路的芯片，NE564的功能是输出信号与参考信号之间的比较，然后经过环路滤波产生的电压信号控制严控振荡器来实现频率的跟踪、捕捉与锁定。74LS393有分频器的作用，NE564输出的信号经过74LS393分频以后的信号经过鉴相器，实现倍频，所以在其与NE564一起工作可实现锁相倍频的作用，是构成锁相倍频器的主要器件，再辅助一些其他器件，就可实现对高频信号的锁相倍频功能。 关键词：倍频、锁相环路、分频、NE564、压控振荡器 NE564 constitute a phase-locked frequency multiplier (32 multiplier) system design Author XXX Guide Teacher Ma Ling Abstract：NE564 is a PLL chip operating frequency up to 50MHz ultra-high, phase detector, loop filter, VCO circuit links constitute a circuit of an integrated circuit chip. The function of this chip is compare the output signal and consult signal then realize the function of tracking, capturing and locking frequency by control voltage the loop filter produced. 74LS393 is a chip has the function of sub-frequency. The signal output from NE564 through 74LS393 sub-frequency after phase detector to realize multiplier. So this chip work with NE564 can realize multiplier and is the main component to consist a phase-locked device and assisted anther component can realize the function of signal phase-locked and frequency multiplication. Key words: Octave、PLL、frequency、NE564、VCO
锁相环倍频器 摘要 倍频器（frequency multiplier）使输出信号频率等于输入信号频率整数倍的电路。输入频率为f1，则输出频率为f0＝nf1，系数n为任意正整数，称倍频次数。倍频器用途广泛，如发射机采用倍频器后可使主振器振荡在较低频率，以提高频率稳定度；调频设备用倍频器来增大频率偏移；在相位键控通信机中，倍频器是载波恢复电路的一个重要组成单元。 利用非线性电路产生高次谐波或者利用频率控制回路都可以构成倍频器。倍频器也可由一个压控振荡器和控制环路构成。它的控制电路产生一控制电压，使压控振荡器的振荡频率严格地锁定在输入频率 f1的倍乘值f0＝nf1上。 目录 一课题目 (4) 二课题介绍 (4) 三关键词 (4) 四锁相环介绍 (4) 五 CD4046介绍 (6)
六 CD4518介绍 (10) 七锁相环倍频器设计电路及工作原理 (12) 八电路元件清单 (13) 九焊接与制作 (13) 十实物图 (14) 十一心得体会 (14) 十二参考文献 (15) 十三致谢 (15) 题目锁相环倍频器 一．本次课程设计主要是配合《模拟电子技术》和数字电子技术》理论课程而设置的一次实践性课程，祈祷巩固所学知识，加强综合实力，培养电路设计能力，提高实验技术，启发创新思想的效果。 二．课程介绍
倍频器有晶体管倍频器、变容二极管倍频器、阶跃恢复二极管倍频器等。用其他非线性电阻、电感和电容也能构成倍频器，如铁氧体倍频器等。非线性电阻构成的倍频器，倍频噪声较大。这是因为非线性变换过程中产生的大量谐波使输出信号相位不稳定而引起的。倍频次数越高，倍频噪声就越大，使倍频器的应用受到限制。在要求倍频噪声较小的设备中，可采用根据锁相环原理构成的锁相环倍频器和同步倍频器。 三．关键词 锁相环 CD4046 CD4518 四．锁相环介绍 锁相环(phase-locked loop):为无线电发射中使频率较为稳定的一种方法,。锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。锁相环主要由相位比较器（PC）、压控振荡器（VCO）。低通滤波器三部分组成，如图1所示。 图1 压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。这个平均值电压Ud朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。 当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输
退出登录用户管理锁相环CD4046的原理详细介绍及应用电路 作者：佚名来源：不详发布时间：2006-4-17 21:18:04 [收藏] [评论] 锁相环CD4046的原理详细介绍及应用电路 锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。锁相环主要由相位比较器（PC）、压控振荡器（VCO）。低通滤波器三部分组成，如图1所示。 图1 压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。这个平均值电压Ud朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。 图2 当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约1 00MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。图2是CD4046的引脚排列，采用16 脚双列直插式，各引脚功能如下： 1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。2脚相位比较器Ⅰ的输出端。3脚比较信号输入端。4脚压控振荡器输出端。5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。6、7脚外接振荡电容。8、16脚电源的负端和正端。9脚压控振荡器的控制端。10脚解调输出端，用于FM解调。11、12脚外接振荡电阻。13脚相位比较器Ⅱ的输出端。14脚信号输入端。15脚内部独立的齐纳稳压管负极。
十倍频仿真电路 锁相环(phase-locked loop)为无线电发射中使频率较为稳定的一种方法，主要有VCO（压控振荡器）和PLL IC ,压控振荡器给出一个信号,一部分作为输出，另一部分通过分频与PLL IC所产生的本振信号作相位比较，为了保持频率不变，就要求相位差不发生改变，如果有相位差的变化，则PLL IC的电压输出端的电压发生变化，去控制VCO,直到相位差恢复！达到锁频的目的！!能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。 锁相环是指一种电路或者模块，它用于在通信的接收机中，其作用是对接收到的信号进行处理，并从其中提取某个时钟的相位信息。或者说，对于接收到的信号，仿制一个时钟信号，使得这两个信号从某种角度来看是同步的（或者说，相干的）。由于锁定情形下（即完成捕捉后），该仿制的时钟信号相对于接收到的信号中的时钟信号具有一定的相差，所以很形象地称其为锁相器。 锁相环由鉴相器、环路滤波器和压控振荡器组成。鉴相器用来鉴别输入信号Ui与输出信号Uo之间的相位差，并输出误差电压Ud。Ud 中的噪声和干扰成分被低通性质的环路滤波器滤除，形成压控振荡器（VCO）的控制电压Uc。Uc作用于压控振荡器的结果是把它的输出振荡频率fo拉向环路输入信号频率fi ，当二者相等时，环路被锁定，称为入锁。维持锁定的直流控制电压由鉴相器提供，因此鉴相器的两个输入信号间留有一定的相位差。 PLL：phase Locked Loop 相同步回路，锁相回路，用来统一整合时脉讯号，使内存能正确的存取资料。
直接数字频率合成（DDS—Digital Direct Frequency Synthesis）技术是一种新的频率合成方法，是频率合成技术的一次革命，JOSEPH TIERNEY等3人于1971年提出了直接数字频率合成的思想，但由于受当时微电子技术和数字信号处理技术的限制，DDS技术没有受到足够重视，随着电子工程领域的实际需要以及数字集成电路和微电子技术的发展，DDS 技术日益显露出它的优越性。 DDS是一种全数字化的频率合成器，由相位累加器、波形ROM、D/A转换器和低通滤波器构成。时钟频率给定后，输出信号的频率取决于频率控制器，频率分辨率取决于累加器位数，相位分辨率取决于ROM的地址线位数，幅度量化噪声取决于ROM的数据位字长和D/A转换器位数。 锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。20世纪50年代后期随着空间技术的发展，锁相环用于对宇宙飞行目标的跟踪、遥测和遥控。60年代初随着数字通信系统的发展，锁相环应用愈广，例如为相干解调提取参考载波、建立位同步等。具有门限扩展能力的调频信号锁相鉴频器也是在60年代初发展起来的。在电子仪器方面，锁相环在频率合成器和相位计等仪器中起了重要作用. 锁相环技术目前的应用集中在以下三个方面：第一信号的调制和解调；第二信号的调频和解调；第三信号频率合成电路。 基本工作原理 压控振荡器给出一个信号，一部分作为输出，另一部分通过分频与PLL IC所产生的本振信号作相位比较，为了保持频率不变，就要求相位差不发生改变，如果有相位差的变化，则PLL IC的电压输出端的电压发生变化，去控制VCO，直到相位差恢复！达到锁频的目的！！能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。 模拟锁相环工作原理折叠 模拟锁相环主要由相位参考提取电路、压控振荡器、相位比较器、控制电路等组成。压控振荡器输出的是与需要频率很接近的等幅信号，把它和由相位参考提取电路从信号中提取的参考信号同时送入相位比较器，用比较形成的误差通过控制电路使压控振荡器的频率向减小误差绝对值的方向连续变化，实现锁相，从而达到同步。 数字锁相环工作原理
数字锁相环在倍频电路中的应用 【摘要】：文章简述了锁相环的发展和组成，重点介绍了数字锁相环PE3236的内部组成，并分析了利用PE3236、二分频器、四分频器以及环路滤波器、压控振荡器组成的倍频电路，并且对环路滤波器和环路特性作了简要说明，从而给出了一种实现了频率合成的更加优化的方法。 【关键词】：PE3236; 单片数字锁相环(PLL); 环路滤波器(LF); 压控振荡器(VCO); 单片分频器 中图分类号:TN742.1文献标识码：A 文章编号：1002-6908(2008)0110034-01 1. 引言 锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。锁相原理在数学方面,早在30年代无线电技术发展的初期就已经出现。1932年贝尔赛什(Bellescize)第一次公开发表了锁相环路的数学描述,用锁相环路提取相干载波来完成同步检波。到了40年代电视接收机中的同步扫描电路中开始广泛的应用锁相技术,使电视图像的同步性能得到很大改善。进入50年代，随着空间技术的发展,由杰斐(Jaffe)和里希廷(Rechtin)利用锁相环路作为导弹信标的跟踪滤波器获得成功,并首次发表了包含噪声效应的锁相环路线性理论分析的文章,同时解决了锁相环路最佳化设计问题。在60年代,维特比(Viterbi)研究了无噪声锁相环路的非线性问题,并发表了”相干通信原理”一书。到了70年代林特塞(Lindscy)和查里斯(Charles)进行了由噪声的一阶、二阶及高阶锁相环路的非线性理论分析,并做了大量实验以充实理论分析。 2. 基本原理 锁相技术是实现相位自动控制的一门学科，锁相环是能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。它由鉴相器、环路滤波器和压控振荡器组成。鉴相器用来鉴别输入信号Ui与输出信号Uo之间的相位差，并输出误差电压Ud 。Ud 中的噪声和干扰成分被低通性质的环路滤波器滤除，形成压控振荡器（VCO）的控制电压Uc。Uc作用于压控振荡器的结果是把它的输出振荡频率f。拉向环路输入信号频率fi ，当二者相等时，环路被锁定，称为入锁。维持锁定的直流控制电压由鉴相器提供，因此鉴相器的两个输入信号间留有一定的相位差。文章主要介绍用锁相技术的间接合成方法实现锁相频率的合成。其基本框图如图1所示。 3. 倍频电路 （1）数字鉴频鉴相器PE3236 PE3236芯片是PeregrineSemiconductor公司生产的一种高性能的整数分频