深圳职业技术学院Shenzhen Polytechnic 数字系统设计技术
课程设计
课题名称：电子售货机
学院：电子与通信工程学院班级：
组员：
学号：
指导老师：
目录
一、设计方案 (1)
1、功能简介 (1)
2、开发测试环境选择 (1)
二、售货机EDA程序设计 (1)
1、定义端口与信号说明 (1)
1.1输入端口 (1)
1.2输出端口 (1)
1.3信号 (2)
2、状态模块说明 (2)
2.1状态转换图 (2)
2.2购买1元商品模块 (2)
2.2购买5元商品模块 (3)
2.3购买7元商品模块 (4)
2.4顶层电路结构 (4)
三、小结 (5)
四、附录 (5)
1、使用说明 (5)
2、参考文献资料 (5)
3、附表 (6)
一、设计方案
1、功能简介
本文采用状态机的方法所设计的简易电子售货机可出售1元、5元、7元的商品，可接受1元、5元、10元的投币，可显示选择商品的价格，可找回购买后的余额。若投币金额充足则自动给出对应的商品和自动找零，且在投币购买过程中若投币余额不足会发出警告。在商品购买、找零完毕后，售货机会回到初始状态，顾客可进行下次购买。另设有初始化按钮，按下之后售货机回到初始状态。
2、开发测试环境选择
开发和仿真软件选择了Altera公司的综合性PLD/FPGA开发软件Quartus II 8.0，首先在Quartus II 8.0下进行程序设计，编译通过后用Quartus II 8.0进行功能仿真并检查对应的功能。
二、售货机EDA程序设计
1、定义端口与信号说明
1.1输入端口
reset：异步复位端口，低电平有效；clk：时钟信号端口，控制状态的转换；item1：1元商品选择端口；item5：5元商品选择端口；item7：7元商品选择端口；ok：商品选择确认端口；coin1：1元投币信号端口；coin5：5元投币信号端口；coin10：10元投币信号端口。
1.2输出端口
zhaoqian：退钱信号端口；jiage：对应商品价格显示端口；get1：1元商品输出端口：
get5：5元商品输出端口；get7：7元商品输出端口；warn：投币金额不足提示窗口。
1.3信号
s0：初始状态信号；rmb1：购买1元商品模块信号；rmb5：购买5元商品模块信号；rmb7：购买7元商品模块信号；now_state：当前信号保存变量；next_state：下一时钟上升沿读取信号保存变量。
2、状态模块说明
2.1状态转换图
本程序状态机设计包含4个状态s0：初始态；rmb1：1元商品购买；rmb5：5元商品购买；rmb7：7元商品购买。
2.2购买1元商品模块
本模块处理当顾客选择1元商品后的处理，执行流程如下：
首先价格端口显示价格为1元，顾客在按下确认键，ok<=’1’后，若投币1元，则get1<=’1’给出1元商品、zhaoqian<=0退钱0元；若投币5元，则get1<=‘1’给出1元商品、zhaoqian<=4退钱4元；若投币10元，则get1<=‘1’给出1元商品、zhaoqian<=9退钱9元。仿真结果见图1：
2.2购买5元商品模块
本模块处理当顾客选择5元商品后的处理，执行流程如下：
首先价格端口显示价格为5元，顾客在按下确认键，ok<=’1’后，若投币1元，则warn<=‘1’投币金额不足提示，zhaoqian<=1退钱1元；若投币5元，则get5<=‘1’给出5元商品、zhaoqian<=0退钱0元；若投币10元，则get5<=‘1’给出5元商品、zhaoqian<=5退钱5元；仿真结果见图2：
2.3购买7元商品模块
本模块处理当顾客选择7元商品后的处理，执行流程如下：
首先价格端口显示价格为7元，顾客在按下确认键，ok<=’1’后，若投币1元，则warn<=‘1’投币金额不足提示，zhaoqian<=1退钱1元；若投币5元，则gwarn<=‘1’投币金额不足提示、zhaoqian<=5退钱5元；若投币10元，则get7<=‘1’给出7元商品、zhaoqian<=3退钱7元；仿真结果见图3：
2.4顶层电路结构
将售货机的VHDL生成IC连接如图4：
三、小结
在学期期末，我们进行了FPGA的课程设计，按老师的要求我们组选择了电子售货机的项目，并用Quartus II 8.0软件进行了程序的编写和仿真。
在设计的过程中我们小组遇到了很多的问题，在本次自动售货机我们采用状态机的方法进行设计，但我们自身对状态机的理解不够透彻导致在设计的过程中软件编译时的语法逻辑检测无法通过，比如Error (10028): Can't resolve multiple constant drivers for net "next_state.s0" at shjv.vhd(44)，在并行进程中对同一信号进行了多次赋值导致了并行信号冲突问题；Error: Zero-time oscillation in node "|shouhuoji|Add0~22" at time 10.0 ns. Check the design or vector source file for combinational loop，在功能仿真时出现了“死锁”问题，最后通过查找资料，改变设计思路的方式基本解决问题。
在设计过程中我们小组经历多次失败，程序也换了很多版本，通过努力最终基本达到任务要求，虽然编写的程序存在情况考虑不足等BUG，但我们也明白了这不仅仅在意的是结果，而更注重的是过程。
四、附录
1、使用说明
本程序仿真方法如下：
例如：在建立好仿真文件后，在开始的信号周期内为复位端reset送低电平，若要购买1元商品则在下一个时钟周期中将item1、ok以及coin1、coin5或coin10置高，则程序会给出对应的jiage、zhaoqian的处理结果。其他模块仿真方法同理。
2、参考文献资料
a.数字电路EDA设计 / 顾斌等编著. 西安电子科技大学出版社，2004.2（2010.2重印）
b.FPGA/CPLD应用技术：Verilog语言版 / 王静霞主编. 北京电子工业出版社，2011.1
c.百度文库
3、附表
简易电子售货机源代码
library ieee;
use ieee.std_logic_1164.all;
entity shouhuoji is
port(reset,clk,item1,item5,item7,coin1,coin5,coin10,ok:in std_logic;
zhaoqian:out integer range 0 to 10;jiage:out integer range 0 to 10;
get1,get5,get7,warn:out std_logic);
end shouhuoji;
architecture data of shouhuoji is
type state is(s0,rmb1,rmb5,rmb7);
signal next_state,now_state:state;
--signal tt:integer range 0 to 50000000;
begin
--process(tt,clkk) --设定1s周期clk
--begin
-- if(clkk'event and clkk='1') then tt<=tt+1;
-- if(tt=5) then
-- tt<=0;clk<=not clk;
-- end if;
-- end process;
process(clk,reset)
begin
if(reset='0')then
now_state<=s0;
elsif(clk'event and clk='1')then
now_state<=next_state;
end if;
end process;
process(now_state,item1,item5,item7,coin1,coin5,coin10,ok,display) begin
case now_state is
when s0=>
get1<='0';
get5<='0';
get7<='0';
warn<='0';
zhaoqian<=0;
if(item1='1')then
next_state<=rmb1;jiage<=1;warn<='0'; --1元购买模块elsif(item5='1')then
next_state<=rmb5;jiage<=5;warn<='0'; --5元购买模块elsif(item7='1')then
next_state<=rmb7;jiage<=7;warn<='0'; --7元购买模块else
next_state<=s0;jiage<=0;warn<='0';
end if;
--------------------------------------------------------------rmb1
when rmb1=>
get1<='0';
get5<='0';
get7<='0';
warn<='0';
if(ok='1')then
if(coin1='1')then
get1<='1';
get5<='0';
get7<='0';
warn<='0';
zhaoqian<=0;
next_state<=s0;
elsif(coin5='1')then
get1<='1';
get5<='0';
get7<='0';
warn<='0';
zhaoqian<=4;
next_state<=s0;
elsif(coin10='1')then
get1<='1';
get5<='0';
get7<='0';
warn<='0';
zhaoqian<=9;
next_state<=s0;
end if;
else next_state<=rmb1;
end if;
--------------------------------------------------rmb5
when rmb5=>
get5<='0';
get7<='0';
warn<='0';
if(ok='1')then
if(coin1='1')then
get1<='0';
get5<='0';
get7<='0';
warn<='1';
zhaoqian<=1;
next_state<=rmb5;
elsif(coin5='1')then
get1<='0';
get5<='1';
get7<='0';
warn<='0';
zhaoqian<=0;
next_state<=s0;
elsif(coin10='1')then
get1<='0';
get5<='1';
get7<='0';
warn<='0';
zhaoqian<=5;
next_state<=s0;
end if;
else next_state<=rmb5;
end if;
---------------------------------------------rmb7 when rmb7=>
get1<='0';
get5<='0';
get7<='0';
warn<='0';
if(ok='1')then
if(coin1='1')then
get1<='0';
get5<='0';
get7<='0';
warn<='1';
zhaoqian<=1;
next_state<=rmb7;
elsif(coin5='1')then
get1<='0';
get5<='0';
get7<='0';
warn<='1';
zhaoqian<=5;
next_state<=rmb7;
elsif(coin10='1')then
get1<='0';
get5<='0';
get7<='1';
warn<='0';
zhaoqian<=3;
next_state<=s0;
end if;
else next_state<=rmb7;
end if;
end case;
end process;
end data;
中国矿业大学2012～2013学年第一学期 《数字系统设计基础》试卷（A）卷 考试时间：100 分钟考试方式：闭卷 学院_________班级_____________姓名___________学号____________ 一、选择题（20分，每题2分） 1.不完整的IF语句，其综合结果可实现：_________ A. 三态控制电路 B. 条件相或的逻辑电路 C. 双向控制电路 D. 时序逻辑电路 2．关于进程语句说法错误的是_________ A. PROCESS为一无限循环语句(执行状态、等待状态) B. PROCESS中的顺序语句具有明显的顺序/并行运行双重性 C. 进程必须由敏感信号的变化来启动 D. 变量是多个进程间的通信线 3、对于VHDL以下几种说法错误的是___________ A. VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义 元件的引脚 B. 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成 C. VHDL程序中是区分大小写的 D.结构体描述元件内部结构和逻辑功能 4.一个设计实体（电路模块）包括实体与结构体两部分，实体描述___________。 A. 实体与结构体之间的连接关系； B. 器件的内部功能； C. 实体使用的库文件； D. 器件外部可见特性如端口的数目、方向等 5. 组合逻辑电路中的毛刺信号是由于______引起的。 A. 电路中存在延迟 B.电路不是最简 C. 电路有多个输出 D.电路中使用不同的门电路 6. 下列关于临界路径说法正确的是___________ A. 临界路径与系统的工作速度无关 B. 临界路径减小有助于缩小电路规模 C. 临界路径减小有助于降低功耗 D. 临界路径是从系统输入到输出的各条路径中信号通过时间最长的那条路径 7. 关于FPGA和CPLD的区别说法正确的是___________ A. CPLD 更适合完成各种算法和组合逻辑，FPGA 更适合于完成时序逻辑
电子技术课程设计一、课程设计目的： 1．电子技术课程设计是机电专业学生一个重要实践环节，主要让学生通过自己设计并制作一个实用电子产品，巩固加深并运用在“模拟电子技术”课程中所学的理论知识； 2．经过查资料、选方案、设计电路、撰写设计报告、答辩等，加强在电子技术方面解决实际问题的能力，基本掌握常用模拟电子线路的一般设计方法、设计步骤和设计工具，提高模拟电子线路的设计、制作、调试和测试能力； 3．课程设计是为理论联系实际，培养学生动手能力，提高和培养创新能力，通过熟悉并学会选用电子元器件，为后续课程的学习、毕业设计、毕业后从事生产和科研工作打下基础。 二、课程设计收获： 1.学习电路的基本设计方法；加深对课堂知识的理解和应用。 2.完成指定的设计任务，理论联系实际，实现书本知识到工程实践的过渡； 3.学会设计报告的撰写方法。 三、课程设计教学方式： 以学生独立设计为主，教师指导为辅。 四、课程设计一般方法 1. 淡化分立电路设计，强调集成电路的应用 一个实用的电子系统通常是由多个单元电路组成的，在进行电子系统设计时，既要考虑总体电路的设计，同时还要考虑各个单元电路的选择、设计以及它们之间的相互连接。由于各种通用、专用的模拟、数字集成电路的出现，所以实现一个电子系统时，根据电子系统框图，多数情况下只有少量的电子电路的参数计算，更多的是系统框图中各部分电子电路要正确采用集成电路芯片来实现。 2. 电子系统内容步骤： 总体方案框图---单元电路设计与参数计算---电子元件选择---单元电路之间连接---电路搭接调试---电路修改---绘制总体电路---撰写设计报告(课程设计说明书) （1）总体方案框图： 反映设计电路要求，按一定信息流向，由单元电路组成的合理框图。 比如一个函数发生器电路的框图： （2）单元电路设计与参数计算---电子元件选择： 基本模拟单元电路有：稳压电源电路，信号放大电路，信号产生电路，信号处理 电路（电压比较器，积分电路，微分电路，滤波电路等），集成功放电路等。 基本数字单元电路有：脉冲波形产生与整形电路（包括振荡器，单稳态触发器，施密特触发器），编码器，译码器，数据选择器，数据比较器，计数器，寄存器，存储器等。 为了保证单元电路达到设计要求，必须对某些单元电路进行参数计算和电子元件 选择，比如：放大电路中各个电阻值、放大倍数计算；振荡电路中的电阻、电容、振荡频率、振荡幅值的计算；单稳态触发器中的电阻、电容、输出脉冲宽度的计 算等；单元电路中电子元件的工作电压、电流等容量选择。
. 数字钟设计实验报告 专业:通信工程 :王婧 班级:111041B 学号:111041226 .
数字钟的设计 目录 一、前言 (3) 二、设计目的 (3) 三、设计任务 (3) 四、设计方案 (3) 五、数字钟电路设计原理 (4) （一）设计步骤 (4) （二）数字钟的构成 (4) （三）数字钟的工作原理 (5) 六、总结 (9) １
一、前言 此次实验是第一次做EDA实验，在学习使用软硬件的过程中，自然遇到很多不懂的问题，在老师的指导和同学们的相互帮助下，我终于解决了实验过程遇到的很多难题，成功的完成了实验，实验结果和预期的结果也是一致的，在这次实验中，我学会了如何使用Quartus II软件，如何分层设计点路，如何对实验程序进行编译和仿真和对程序进行硬件测试。明白了一定要学会看开发板资料以清楚如何给程序的输入输出信号配置管脚。这次实验为我今后对 EDA的进一步学习奠定了更好的理论基础和应用基础。 通过本次实验对数电知识有了更深入的了解，将其运用到了实际中来，明白了学习电子技术基础的意义，也达到了其培养的目的。也明白了一个道理：成功就是在不断摸索中前进实现的，遇到问题我们不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。 ２
二、设计目的 1.掌握数字钟的设计方法。 2熟悉集成电路的使用方法。 3通过实训学会数字系统的设计方法； 4通过实训学习元器件的选择及集成电路手册查询方法； 5通过实训掌握电子电路调试及故障排除方法； 6熟悉数字实验箱的使用方法。 三、设计任务 设计一个可以显示星期、时、分、秒的数字钟。 要求： 1、24小时为一个计数周期； 2、具有整点报时功能； 3、定时闹铃（未完成） 四、设计方案 一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生器、“时、 ３
天津职业技术师范大学电子工程学院电子技术之---万用表课程设计报告 同组学生姓名（学号）：寡人猪八戒 任务分工：：查阅资料设计电路并进行电脑仿真， 焊接电路并参与电路的安装与调试 负责撰写课程设计及实验总结的工作 设计时间：2012年04月28日——2012 年05月04日 指导教师： 一、课程设计的目的与要求（含设计指标） 1、设计目的 （1）了解ICL7107芯片工作原理及应用。 （2）能够使用电路仿真软件进行电路调试。 （3）掌握电子系统的一般设计方法。 （4）培养综合应用所学知识来指导实践的能力。 （5）掌握常用元器件的识别和测试。 （6）熟悉常用仪表，了解电路调试的基本方法。 2、设计要求 （1）提出具体方案 （2）给出所设计电路的原理图。 （3）进行电路仿真设计 （4）设计电路所需的直流电源。 （5）用分立元件和运放设计的万用表电路要求先用multisim进行电路仿真分析，仿真结果正确后，在进行安装调试。 3、设计指标 直流电压表：满量程+6V； 直流电流表：满量程10mA； 交流电压表：满量程6V，50HZ~1KHZ； 交流电流表：满量程10mA；
欧姆表：满量程分别为1KΩ，10KΩ，100KΩ 三、方案论证及选择 设计万用电表，总体来说有两种设计方案，来源于万用电表的指针式和数字式的两种类型。指针式万用电表，需有表头，同时主要用HA17741，LM324N等芯片，借助集成运放实现万用电表。但是考虑到表头的应用，还有本课题其他组同学采用这个方案，我们则采用了另一种方案，设计数字式万用电表。主要运用ICL7107来实现，ICL7107是高性能、低功耗的三位半A/D转换器电路。它包含七段译码器、显示驱动器、参考源和时钟系统，ICL7107可直接驱动发光二极管。所以，用此芯片可以直接把模拟信号转换成数字信号，然后通过数码管显示出来。在数据采集时，采用分开设计，直流电压测量电路，直流电流测量电路，欧姆表测量电路，交流电流、电流测量电路。 三、原理设计（或基本原理） （1）基本原理：ICL7107是高性能、低功耗的三位半A/D转换器电路。它包含七段译码器、显示驱动器、参考源和时钟系统，ICL7107可直接驱动发光二极管。ICL7107 是双积型的A/D 转换器，还集成了A/D 转换器的模拟部分电路，如缓冲器、积分器、电压比较器、正负电压参考源和模拟开关，以及数字电路部分如振荡源、计数器、锁存器、译码器、驱动器和控制逻辑电路等，使用时只需外接少量的电阻、电容元件和显示器件，就可以完成模拟到数字量的转换，从而满足设计要求。
verilog 数字系统设计教程习题答案第二章 HDL 既是一种行为描述语言，也是一种结构描述语言。如果按照一定的规则和风格编写代码，就可以将功能行为模块通过工具自动转化为门级互联的结构模块。这意味着利用Verilog 语言所提供的功能，就可以构造一个模块间的清晰结构来描述复杂的大型设计，并对所需的逻辑电路进行严格的设计。 2.模块的基本结构由关键词module和endmodule构成。 3.一个复杂电路系统的完整Verilog HDL 模型是由若干个Verilog HDL模块构成的，每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路，而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计，并对所作设计的逻辑电路进行严格的验证。 HDL和VHDL乍为描述硬件电路设计的语言，其共同的特点在于：能形式化地抽象表示电路的结构和行为、支持逻辑设计中层次与领域的描述、可借用高级语言的精巧结构来简化电路的描述、具有电路仿真与验证机制以保证设计的正确性、支持电路描述由高层到低层的综合转换、硬件描述与实现工艺无关（有关工艺参数可通过语言提供的属性包括进去）、便于文档管理、易于理解和设计重用。 5.不是
6.将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。 7.综合工具可以把HDL变成门级网表。这方面Synopsys工具占有较大的优势，它的Design Compile 是作为一个综合的工业标准，它还有另外一个产品叫Behavior Compiler ，可以提供更高级的综合。 另外最近美国又出了一个软件叫Ambit ，据说比Synopsys 的软件更有效，可以综合50万门的电路，速度更快。今年初Ambit 被Cadence 公司收购，为此Cade nee放弃了它原来的综合软件Syn ergy。随着FPGA 设计的规模越来越大，各EDA公司又开发了用于FPGA设计的综合软件，比较有名的有：Sy nopsys 的FPGAExpress，Cade nee 的Syn plity ，Mentor的Leonardo，这三家的FPGA综合软件占了市场的绝大部分。 8.整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件 进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。用于适配，适配将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC Jam格式的 文件 9.在FPGA设计中，仿真一般分为功能仿真（前仿真）和时序仿真（后仿真）。功能仿真又叫逻辑仿真，是指在不考虑器件延时和布线延时的理想情况下对源代码进行逻辑功能的验证；而时序仿真是在布局布线后进行，它与
课程设计实践报告 一、课程设计的性质、目的与作用 本次电子系统设计实践课程参照全国大学生电子设计模式，要求学生综合利用所学的有关知识，在教师的指导下，分析和熟悉已给题目，然后设计系统方案、画原理图及PCB、软件编程，并做出课程设计报告。因此，在设计中，要求学生应该全面考虑各个设计环节以及它们之间的相互联系，在设计思路上不框定和约束同学们的思维，同学们可以发挥自己的创造性，有所发挥，并力求设计方案凝练可行、思路独特、效果良好。 本课程设计的目的是为了让学生能够全面了解电子电路应用系统的整个设计过程，逐步掌握系统开发的以下相关技术： (1)熟悉系统设计概念； (2)利用所学数电、模拟电路知识，设计电路图； (3)利用PROTEL软件画原理图及PCB； (4)熟悉系统项目设计报告填写知识； （5）培养团队合作意识。 通过本课程设计，有助于学生更好地了解整个课程的知识体系，锻炼学生实际设计能力、分析和思考能力，使其理论与实践相结合，从而为后续课程的学习、毕业设计环节以及将来的实际工作打好坚实的基础。 二、课程设计的具体内容 电子系统设计实践课程就是锻炼学生系统设计、分析和思考能力，全面运用课程所学知识，发挥自己的创造性，全面提高系统及电路设计、原理图及PCB 绘画等硬件水平和实际应用能力，从而体现出电子系统设计的真谛。下面是各个设计阶段的具体内容。 1．系统方案认识 根据所设定的题目，能够给出系统设计方案与思路
题目：信号发生器产生电路，请设计一个能产生正弦波、方波及三角波电路，并制作原理图，然后阐述其原理。 基本原理： 系统框图如图1所示。 图1 低频信号发生器系统框图 低频信号发生器系统主要由CPU、D/A转换电路、基准电压电路、电流/电 压转换电路、按键和波形指示电路、电源等电路组成。 其工作原理为当分别按下四个按键中的任一个按键就会分别出现方波、锯齿 波、三角波、正弦波，并且有四个发光二极管分别作为不同的波形指示灯。2、各部分电路原理 (1)DAC0832芯片原理 ①管脚功能介绍（如图5所示） 图5 DAC0832管脚图 1) DI7～DI0：8位的数据输入端，DI7为最高位。
数字钟设计实验报告 专业:通信工程 姓名:王婧 班级:111041B 学号:111041226
数字钟的设计 目录 一、前言 (3) 二、设计目的 (3) 三、设计任务 (3) 四、设计方案 (3) 五、数字钟电路设计原理 (4) （一）设计步骤 (4) （二）数字钟的构成 (4) （三）数字钟的工作原理 (5) 六、总结 (9) １
一、前言 此次实验是第一次做EDA实验，在学习使用软硬件的过程中，自然遇到很多不懂的问题，在老师的指导和同学们的相互帮助下，我终于解决了实验过程遇到的很多难题，成功的完成了实验，实验结果和预期的结果也是一致的，在这次实验中，我学会了如何使用Quartus II软件，如何分层设计点路，如何对实验程序进行编译和仿真和对程序进行硬件测试。明白了一定要学会看开发板资料以清楚如何给程序的输入输出信号配置管脚。这次实验为我今后对 EDA的进一步学习奠定了更好的理论基础和应用基础。 通过本次实验对数电知识有了更深入的了解，将其运用到了实际中来，明白了学习电子技术基础的意义，也达到了其培养的目的。也明白了一个道理：成功就是在不断摸索中前进实现的，遇到问题我们不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。 ２
二、设计目的 1.掌握数字钟的设计方法。 2熟悉集成电路的使用方法。 3通过实训学会数字系统的设计方法； 4通过实训学习元器件的选择及集成电路手册查询方法； 5通过实训掌握电子电路调试及故障排除方法； 6熟悉数字实验箱的使用方法。 三、设计任务 设计一个可以显示星期、时、分、秒的数字钟。 要求： 1、24小时为一个计数周期； 2、具有整点报时功能； 3、定时闹铃（未完成） 四、设计方案 一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生 ３
基于VHDL的交通灯控制器设计 作者：叶展（04008136） 杨运峰（04008137） 史泰龙（04008115）
目录 1．题目要求 (2) 2.方案设计 (2) (1)总体方案设计 (2) (2)单元模块设计 (5) (3)各单元模块的连接 (6) 3．仿真调试 (7) 4．设计总结 (9) (1)设计的小结和体会 (9) (2)对设计的进一步完善提出意见或建议 (9) 5．成员分工 (9) 6．参考文献 (10) 7．附录 (11)
一、题目要求 在两个相邻十字路口处各有四处交 通灯，标为A和Ｂ，每一处的要求如下： 每一处都有3个灯指示左转，直行和右转 车辆，并且灯也分红色和黄色绿色，并配 有时间显示，调研实际的运行情况并设计 出对应的电路。并且要完成以下附加功 能：第一，可以将系统根据时间来调整， 在白天某一路段比较繁忙对应的通行时 间较长，晚上因为另一路段繁忙则做适当 的调整；第二，如系统出现故障不能正常 显示，则黄灯全部闪烁以提醒车辆注意。 要求系统有一个系统时钟，按照24小时 计时，Ａ处和Ｂ处早上７点到晚上８点， 南北方向绿灯通行时间为５０秒，黄灯5 秒，左拐灯15秒，黄灯5秒，红灯４０ 秒。其余时间分别为60秒，5秒，20秒， 5秒，30秒。A处和B处的交通灯是联动 的，即A处驶往B处的车辆，在A处南北方向交通灯绿灯后20秒钟后B处的南北方向交通灯绿灯通行。 二、方案设计 (1)总体方案设计 我们小组成员展开讨论，结合本题目 的要求，并且参考了实际路灯的运行情况 和查阅了相关资料后，提出了一种切实可 行的路灯控制方案——即路灯八状态轮 换循环控制方案。 从单一方向上看，单个路口红绿灯转换顺序为：绿灯(50s)—黄灯(5s)—左拐灯(15s)—黄灯(5s)—红灯(40s)。（当此方向上路灯为红灯时，即40s的时间内，另一方向上的路灯要完成，绿灯(15s)—黄灯(5s)—左拐灯(15s)—黄灯(5s)，的转换。） 当路况处于闲暇时间段的时候，路灯工作于另外一种时间机制。即，绿灯(60s)—黄灯(5s)—左拐灯(20s)—黄灯(5s)—红灯(30s)。（当此方向上路灯为红灯时，即30s的时间内，另一方向上的路灯要完成，绿灯(5s)—黄灯(5s)—
数字电子技术基础课程设计DT-830B数字万用表报告
三亚学院 2011～2012学年第2学期 数字电子技术基础课程设计报告 学院: 理工学院 专业: 测控技术与仪器 班级: 学号: 学生姓名: 指导教师: 2012年9月7日
目录 一、设计任务与要求……………………………………… 二、电路原理……………………………………………… 三、总原理图及元器件清单……………………………… 四、装配过程……………………………………………… 五、电路功能测试………………………………………… 六、结论与心得……………………………………………
DT-830B数字万用表的组装与调试 一、设计任务与要求 1、设计要求： 学习了解DT830B数字万用表，熟悉它的工作原理。然后安装并调试数字万用表。通过对DT830B数字万用表的安装与调试实训，了 解数字万用表的特点，熟悉装配数字万用表的基本工艺过程、掌握基本 的装配技艺、学习整机的装配工艺、培养自身的动手能力以及培养严谨 的学习工作作风。 DT830B由机壳熟料件（包括上下盖和旋钮）、印制板部件（包括插口）、液晶屏及表笔等组成，组装成功关键是装配印制板部件。因为 一旦被划伤或有污迹，将对整机的性能产生很大的影响。整机安装的流 程图如下所示： 3)认识DT830B数字万用表的液晶显示器件、印制板部件等。 4)安装制作一台DT830B数字万用表。 5）根据技术指标测试DT830B数字万用表的主要参数 6)校验数字式万用表，减小其误差。
二、电路原理 DT830B电路原理它是3位半数字万用表。 数字万用表的核心是以ICL7106A/D转化器为核心的数字万用表。A/D转化器将0~2V范围的模拟电压变成三位半的BCD码数字显示出来。将被测直流电压、交流电压、直流电流及电阻的物理量变成0~2V的直流电压，送到ICL7106的输入端，即可在数字表上进行检测。 为检测大于2V的直流电压，在输入端引入衰减器，将信号变为0~2V，检测显示时再放大同样的倍数。 检测直流电流，首先必须将被测电流变成0~2V的直流电压即实现衰减与I/V 变换。衰减是有精密电阻构成的具有不同分流系数的分流器完成。 电阻的检测是利用电流源在电阻上产生压降。因为被测电阻上通过的电流是恒定的，所以在被测电阻上产生的压降与其阻值成正比，然后将得到的电压信号送到A/D转换器进行检测。 三、总原理图及元器件清单
Verilog数字系统设计教程思考题答案 绪论 1.什么是信号处理电路？它通常由哪两大部分组成？ 信号处理电路是进行一些复杂的数字运算和数据处理，并且又有实时响应要求的电路。它通常有高速数据通道接口和高速算法电路两大部分组成。 2.为什么要设计专用的信号处理电路？ 因为有的数字信号处理对时间的要求非常苛刻，以至于用高速的通用处理器也无法在规定的时间内完成必要的运算。通用微处理器芯片是为一般目的而设计的，运算的步骤必须通过程序编译后生成的机器码指令加载到存储器中，然后在微处理器芯片控制下，按时钟的节拍，逐条取出指令分析指令和执行指令，直到程序的结束。微处理器芯片中的内部总线和运算部件也是为通用目的而设计，即使是专为信号处理而设计的通用微处理器，因为它的通用性也不可能为某一特殊的算法来设计一系列的专用的运算电路而且其内部总线的宽度也不能随便的改变，只有通过改变程序，才能实现这个特殊的算法，因而其算法速度也受到限制所以要设计专用的信号处理电路。 3.什么是实时处理系统？ 实时处理系统是具有实时响应的处理系统。 4.为什么要用硬件描述语言来设计复杂的算法逻辑电路？ 因为现代复杂数字逻辑系统的设计都是借助于EDA工具完成的，无论电路系统的仿真和综合都需要掌握硬件描述语言。 5.能不能完全用C语言来代替硬件描述语言进行算法逻辑电路的设计？ 不能，因为基础算法的描述和验证通常用C语言来做。如果要设计一个专用的电路来进行这种对速度有要求的实时数据处理，除了以上C语言外，还须编写硬件描述语言程序进行仿真以便从电路结构上保证算法能在规定的时间内完成，并能通过与前端和后端的设备接口正确无误地交换数据。 6.为什么在算法逻辑电路的设计中需要用C语言和硬件描述语言配合使用来提 高设计效率？ 首先C语言很灵活，查错功能强，还可以通过PLI编写自己的系统任务，并直接与硬件仿真器结合使用。C语言是目前世界上应用最为广泛的一种编程语言，因而C程序的设计环境比Verilog HDL更完整，此外，C语言有可靠地编译环境，语法完备，缺陷缺少，应用于许多的领域。比较起来，Verilog语言只是针对硬件描述的，在别处使用并不方便。而用Verilog的仿真，综合，查错等大部分软件都是商业软件，与C语言相比缺乏长期大量的使用，可靠性较差，亦有很多缺陷。所以只有在C语言的配合使用下,Verilog才能更好地发挥作用。C 语言与Verilog HDL语言相辅相成，互相配合使用。这就是即利用C语言的完整性又要结合Verilog对硬件描述的精确性，来更快更好地设计出符合性能要求的
烟台南山学院 《单片机原理与接口技术》课程设计 题目：数字电子表设计 学院（系）：自动化工程学院 年级专业：电气技术4班 学号： 200902040442 学生姓名：毕天华 指导教师：田敬成
课程设计任务书 学生姓名：毕天华专业班级：电气技术4班 指导教师：田敬成工作单位：自动化工程学院 题目: 基于51单片机的数字电子表的设计 初始条件： 1.运用所学的单片机原理与接口技术知识和数字电路知识； 2.51单片机应用开发系统一套； 3.PC机及相关应用软件； 要求完成的主要任务: 1.完成数字电子表的设计和调试。 2.要求采用四位八段数码管显示时间和日期，并且可以用按键修改时间和 日期。 3.撰写课程设计说明书。 4.课程设计说明书要求：引言、设计要求、系统结构、原理设计、各个模 块的设计与实现、软件设计、调试过程、收获、体会及总结、参考文献、电路图和源程序。说明书使用A4打印纸计算机打印或手写，用Protel 等绘图软件绘制电子线路图纸。 时间安排： 第1天下达课程设计任务书和日程安排，根据任务书查找资料； 第2～3天完成方案论证，单片机系统的设计； 第4～6天参考有关文献，完成程序的编写； 第7～10天调试硬件系统和软件程序； 第11～12天结果分析整理、撰写课程设计报告，验收和答辩。 指导教师签名：年月日 系主任（或责任教师）签名：年月日
基于单片机数字电子表的设计 摘要 随着电子技术的发展，计算机在现代科学技术的发展中起着越来越重要的作用。多媒体技术、网络技术、智能信息处理技术、自适用控制技术、数据挖掘与处理技术等都离不开计算机。本课程设计是基单片机原理与接口技术的简单应用。运用所学的单片机原理和接口技术知识完成数字电子表的设计。 电子表已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使电子表具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。尽管目前市场上已有现成的电子表集成电路芯片出售，价格便宜、使用也方便，但鉴于电子表电路的基本组成包含了数字电路的主要组成部分，因此进行电子表的设计是必要的，用C语言设计电子表显示程序，要求根据输入程序显示电子表画面。研究电子表及扩大其应用，有着非常现实的意义。 关键词 LED，定时/计器数，C语言，调试，运行。
北京邮电大学 数字电路与逻辑设计实验 实验报告 实验名称：QuartusII原理图输入 法设计与实现 学院：北京邮电大学 班级： 姓名： 学号：
一．实验名称和实验任务要求 实验名称：QuartusII原理图输入法设计与实现 实验目的：⑴熟悉用QuartusII原理图输入法进行电路设计和仿真。 ⑵掌握QuartusII图形模块单元的生成与调用； ⑶熟悉实验板的使用。 实验任务要求：⑴掌握QuartusII的基础上，利用QuartusII用逻辑 门设计实现一个半加器，生成新的半加器图像模 块。 ⑵用实验内容（1）中生成的半加器模块以及逻辑门 实现一个全加器，仿真验证其功能，并能下载到实 验板上进行测试，要求用拨码开关设定输入信号， 发光二级管显示输出信号。 ⑶用3线—8线译码器（74L138）和逻辑门实现要求 的函数：CBA F+ C + =,仿真验证其 + B C B A A A B C 功能，，并能下载到实验板上进行测试，要求用拨 码开关设定输入信号，发光二级管显示输出信号。二．设计思路和过程 半加器的设计实现过程：⑴半加器的应有两个输入值，两个输出值。 a表示加数，b表示被加数，s表示半加和， co表示向高位的进位。
⑵由数字电路与逻辑设计理论知识可知 b a s ⊕=;b a co ?= 选择两个逻辑门：异或门和与门。a,b 为异 或门和与门的输入，S 为异或门的输出，C 为与门的输出。 (3)利用QuartusII 仿真实现其逻辑功能， 并生成新的半加器图形模块单元。 (4)下载到电路板，并检验是否正确。 全加器的设计实现过程：⑴全加器可以由两个半加器和一个或门构 成。全加器有三个输入值a,b,ci ，两个输 出值s,co ：a 为被加数，b 为加数，ci 为低 位向高位的进位。 ⑵全加器的逻辑表达式为： c b a s ⊕⊕= b a ci b a co ?+?⊕=)( ⑶利用全加器的逻辑表达式和半加器的逻 辑功能，实现全加器。 用3线—8线译码器（74L138）和逻辑门设计实现函数 CBA A B C A B C A B C F +++= 设计实现过程：⑴利用QuartusII 选择译码器（74L138）的图形模块
实验一QuartusⅡ9.1软件的使用 一、实验目的： 1、通过实现书上的例子，掌握QUARTUSII9.1软件的使用； 2、编程实现3-8译码电路以掌握VHDL组合逻辑的设计以及QUARTUSII9.1软件的使用。 二、实验流程： 1、仔细阅读书上的操作指南，学会在QuartusⅡ9.1中创建新的工程，创建过程如下所示： 1）、建立新设计项目： ①启动QuartusⅡ9.1软件，在软件的管理器窗口选File下拉菜单，即File→New Project Wizard，则出现新建工程向导窗口。如下所示： ②点击Next按钮，将弹出新建工程设置窗口，如下图所示。在新建工程设置窗口中设置好工程的存放路径、工程名称等。
③点击Next进入添加文件窗口，如下图。由于尚未创建文件，跳过该步骤。 ④点击Next按钮，进入选择目标芯片窗口。在这里我们选择Cyclone系列的EP1C6Q240C8，如下图：
⑤点击Next按钮，进入EDA工具设置窗口，通常选择默认的“None”，表示选择QuartusⅡ自带的仿真器和综合器。如下图： ⑥点击Next按钮，弹出New Project Wizard概要对话框，在这个窗口中列出了所有前面设置的结果。若有错误则点击Back回去修改，否则点击Finish结束，即完成新工程的设定工作。如下图：
2）、文本设计输入： ①在QuartusⅡ主界面菜单栏中选择File下拉菜单中的New，弹出新建设计文件窗口，选择VHDL File项，点击OK按钮即可打开VHDL文本编辑窗口，其默认文件名为“Vhdl.vhd”。 ②出现文本编辑窗口后，我们可以直接在空白界面中键入所设计的VHDL文本。这时我们将书本中的程序输入到文本编辑环境中去。程序如下： library IEEE; use IEEE.std_logic_1164.all; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity count10 is port(clk,load,en:in std_logic; data_in:in std_logic_vector(3 downto 0); seg:out std_logic_vector(6 downto 0)); end count10; architecture beha of count10 is signal qout:std_logic_vector(3 downto 0); signal q_temp:std_logic_vector(3 downto 0); begin process(clk,load) begin
课程设计任务书 学生姓名：吴培力专业班级：信息SY1201 指导教师：刘可文工作单位：信息工程学院 题目: 数字式电子锁的设计与实现 初始条件： 本设计既可以使用集成电路和必要的元器件等，也可以使用单 片机系统构建数字密码电子锁。自行设计所需工作电源。电路组成 原理框图如图1，数字密码锁的实际锁体一般由电磁线圈、锁栓、 弹簧和锁柜构成。当线圈有电流时，产生磁力，吸动锁栓，即可开 锁。反之则不开锁。 图1 数字式电子锁原理框图要求完成的主要任务:（包括课程设计工作量及技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：1周。 2、技术要求： 1）课程设计中，锁体用LED代替（如“绿灯亮”表示开锁，“红灯亮”表示闭锁）。 2）其密码为4位二进制代码，密码可以通过密码设定电路自行设定。 3）开锁指令为串行输入码，当开锁密码与存储密码一致时，锁被打开。当开锁密码与存储密码不一致时，可重复进行，若连续三次未将锁打开，电路则报警并实现自锁。（报警动作为响1分钟，停10秒） 4）选择电路方案，完成对确定方案电路的设计。计算电路元件参数与元件选择、并画出总体电路原理图，阐述基本原理。安装调试设计电路。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。 时间安排： 1、年月日，布置作课设具体实施计划与课程设计报告格式的要求说明。 2、年月日至年月日，方案选择和电路设计。 3、年月日至年月日，电路调试和设计说明书撰写。 4、年月日，上交课程设计成果及报告，同时进行答辩。 指导教师签名：年月日 系主任（或责任教师）签名：年月日
《电子系统设计》任务书 一、实习（设计）目的与基本要求 要球学生掌握电子系统设计的全过程，掌握基于硬件平台或虚拟仪器的电子系统解决方案，并完成1-2个系统的设计。设计项目将结合学生所学的专业确定，欢迎学生将本专业中需解决的电子系统课题作为设计项目。 二、实习（设计）内容与安排 1、设计课题 (1) 设计存储器24C32与单片机的接口 (2)设计I2C总线接口的驱动程序 (3)设计一个出租车计价器： (4)设计点阵LED显示器 (5)设计电子密码锁系统 (6)设计一个多路音频采集器 (7)设计一个输出电压可调的数控直流稳压电源 (8)设计一个具有音乐起闹功能的电子钟 (9)设计一个开关稳压电源 2、学时分配 本课程设计为一周时间集中安排，建议指导教师按以下进度进行辅导。 三、考核方式 课程设计的考核结果按优秀、良好、中等、及格和不及格来评价。 对设计任务理解透彻，能够全面、正确、独立地完成设计内容所规定的任务，得出
设计结果，并按时提交准确、完整、规范的设计报告，可评为优秀；按照设计任务要求能够顺利地完成任务，得出结果，按时提交较完整的、符合要求的设计报告，可评定为良好；按照设计要求完成了硬件线路的连接和软件的编程与调试，基本完成了任务要求，提交符合要求的设计报告，可评为中等；基本完成设计目标，但不够完善，可能有若干小的缺陷，在帮助下能够完成任务要求，提交设计报告，可评为及格；不能完成指定的要求和任务，未提交设计报告的，评为不及格。 四、实习（设计）教科书、参考书 （一）教科书 马建国主编.电子系统设计.北京：高等教育出版社，2004 （二）参考书 [1] 刘君华．智能传感器系统．西安：西安电子科技大学出版社，1999 [2] 杨刚、周群主编.电子系统设计与实践.北京：电子工业出版社，2004 [3] 陈曾平、刘平、马云编著. 电路设计基础与专用系统构成.北京：科学出版社， 2006 [4] 俞承芳、宋万年、陆起涌编著. 电子系统设计.上海：复旦大学出版社，2004 五、其他需要说明的问题 完成设计任务后，在课程设计的最后阶段，需要总结全部设计工作，写出完整、规范的设计报告，在指定的时间内提交指导教师。课程设计报告要求有完整的格式，包括封面、目录、正文等，具体如下： ㈠封面 包括：课程设计题目、姓名、学号、班级、指导教师、完成日期。 ㈡目录 给出设计报告的主要标题及其所在的页码。 ㈢正文 正文包括的内容有： ⑴设计任务与要求； ⑵设计方案及论证（包括设计思路、使用到哪些芯片、各个芯片的作用） ⑶理论设计（包括各模块电路的设计及模块之间的连接） ⑷系统实现（包括硬件电路的内部连接及输入、输出信号的连接） ⑸调试过程（包括实验过程中的实验步骤、出现的问题、解决的方法、使用的实验数据等） ⑹总结（在整个课程设计过程中的收获和体会） ⑺参考资料
电子科技大学《数字秒表课程设计》 姓名: xxx 学号： 学院： 指导老师：xx
摘要 EDA技术作为电子工程领域的一门新技术，极大的提高了电子系统设计的效率和可靠性。文中介绍了一种基于FPGA在ISE10.1软件下利用VHDL语言结合硬件电路来实现数字秒表的功能的设计方法。采用VHDL硬件描述语言，运用ModelSim等EDA仿真工具。该设计具有外围电路少、集成度高、可靠性强等优点。通过数码管驱动电路动态显示计时结果。给出部分模块的VHDL源程序和仿真结果,仿真结果表明该设计方案的正确,展示了VHDL语言的强大功能和优秀特性。 关键词：FPGA, VHDL, EDA, 数字秒表
目录 第一章引言 (4) 第二章设计背景 (5) 2.1 方案设计 (5) 2.2 系统总体框图 (5) 2.3 -FPGA实验板 (5) 2.4 系统功能要求 (6) 2.5 开发软件 (6) 2.5.1 ISE10.1简介 (6) 2.5.2 ModelSim简介 (6) 2.6 VHDL语言简介 (7) 第三章模块设计 (8) 3.1 分频器 (8) 3.2 计数器 (8) 3.3 数据锁存器 (9) 3.4 控制器 (9) 3.5 扫描控制电路 (10) 3.6 按键消抖电路 (11) 第四章总体设计 (12) 第五章结论 (13) 附录 (14)
第一章引言 数字集成电路作为当今信息时代的基石，不仅在信息处理、工业控制等生产领域得到普及应用，并且在人们的日常生活中也是随处可见，极大的改变了人们的生活方式。面对如此巨大的市场，要求数字集成电路的设计周期尽可能短、实验成本尽可能低，最好能在实验室直接验证设计的准确性和可行性，因而出现了现场可编程逻辑门阵列FPGA。对于芯片设计而言，FPGA的易用性不仅使得设计更加简单、快捷，并且节省了反复流片验证的巨额成本。对于某些小批量应用的场合，甚至可以直接利用FPGA实现，无需再去订制专门的数字芯片。文中着重介绍了一种基于FPGA利用VHDL硬件描述语言的数字秒表设计方法，在设计过程中使用基于VHDL的EDA工具ModelSim对各个模块仿真验证，并给出了完整的源程序和仿真结果。
数字电路与系统设计实验报告 学院： 班级： 姓名：
实验一基本逻辑门电路实验 一、实验目的 1、掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。 2、熟悉TTL中、小规模集成电路的外型、管脚和使用方法。 二、实验设备 1、二输入四与非门74LS00 1片 2、二输入四或非门74LS02 1片 3、二输入四异或门74LS86 1片 三、实验内容 1、测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。 2、测试二输入四或非门74LS02一个或非门的输入和输出之间的逻辑关系。 3、测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。 四、实验方法 1、将器件的引脚７与实验台的“地（GND）”连接，将器件的引脚１４与实验台的十5Ｖ连接。 2、用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平。 3、将被测器件的输出引脚与实验台上的电平指示灯(LED)连接。指示灯亮表示输出低电平（逻辑为０），指示灯灭表示输出高电平（逻辑为1）。 五、实验过程 1、测试74LS00逻辑关系 （1）接线图（图中Ｋ1、Ｋ2接电平开关输出端，LED0是电平指示灯） （2）真值表 2、测试74LS02逻辑关系
（1）接线图 （2）真值表 3、测试74LS86逻辑关系接线图 （1）接线图 （2）真值表 六、实验结论与体会 实验是要求实践能力的。在做实验的整个过程中，我们首先要学会独立思考，出现问题按照老师所给的步骤逐步检查，一般会检查处问题所在。实在检查不出来，可以请老师和同学帮忙。
实验二逻辑门控制电路实验 一、实验目的 1、掌握基本逻辑门的功能及验证方法。 2、掌握逻辑门多余输入端的处理方法。 3、学习分析基本的逻辑门电路的工作原理。 二、实验设备 1、基于CPLD的数字电路实验系统。 2、计算机。 三、实验内容 1、用与非门和异或门安装给定的电路。 2、检验它的真值表，说明其功能。 四、实验方法 按电路图在Quartus II上搭建电路，编译，下载到实验板上进行验证。 五、实验过程 1、用３个三输入端与非门IC芯片74LS10安装如图所示的电路。 从实验台上的时钟脉冲输出端口选择两个不同频率（约7khz和14khz）的脉冲信号分别加到X0和X1端。对应B和S端数字信号的所有可能组合，观察并画出输出端的波形，并由此得出S和B（及/Ｂ）的功能。 2、实验得真值表
数字电路课程设计报告 导语：真正的知识来自内心，而不是得自别人的传授。同时，唯有出自内心的知识，才能使人拥有真正的智慧。以下小编为大家介绍数字电路课程设计报告文章，欢迎大家阅读参考! 数字电路课程设计报告设计题目：数字电子钟逻辑电路专业班级：自动化112班学生姓名： xx 学号：xx指导教师： xx 设计时间： xx 教师评语：成绩评阅教师日期 所谓数字钟，是指利用电子电路构成的计时器。相对机械钟而言，数字钟能实现准确计时，并显示时、分、秒，而且可以方便准确的对时间进行调节。在此基础上，还可以实现整点报时的功能。因此，数字钟的应用十分广泛。我们要通过这次的课程设计掌握数字钟的原理，学会设计简单的数字钟。 用中小规模集成电路设计一台能显示时、分、秒24时制地的数字电子钟，具体要求如下： 时为00-23二十四进制计数器；秒、分为00-59六十进制计数器； 整点报时，整点报时电路要求在每个整点前鸣叫五次低音，整点时再鸣叫一次高音。
数字电子钟所采用的是十六进制计数器74LS161和十进制计数器74SL160，根据时分秒各个部分的的不同功能，设计成不同进制。秒的个位，需要10进制计数器，十位需6进制计数器。秒部分设计与分钟的设计完全相同；时部分的设计为当时钟计数到24时，使计数器的小时部分清零，从而实现整体循环计时的功能。 (1)数字电子技术实验系统箱， (2)直流稳压电源， (3)集成芯片：74LS161 2个、74LS160 4个、 74LS00 2个、 74LS20 1个。 (4)喇叭，1/4W、8Ω。 计数部分：利用74LS161芯片，74LS160芯片和74LS00芯片组成的计数器，它们采用异步连接，利用外接标准1Hz 脉冲信号进行计数。 1. 显示部分：将两片74LS161芯片和四片74LS60的Q0Q1Q2Q3脚分别接到实验箱上的数码显示管上，根据脉冲的个数显示时间。 (一)设计步骤及方法 所有74LS161芯片和74LS160的16脚接5V电源(置为1)，3脚、4脚、5脚、6脚和8脚接地。74LS00芯片的14脚接5V电源，7接地。 1. 秒设计 秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器74LS160和与非门74LS00在面包板上设计10进制计数器显示秒的个位。