第三章逻辑门电路
u逻辑门电路的一般特性
u半导体二极管及其基本电路（模拟第三章）
u半导体三极管BJT（模拟4.1）
u MOS管（模拟5.1）
u
基本逻辑门电路
u MOS逻辑门电路
u TTL逻辑门电路
u正负逻辑的概念
u逻辑门电路使用中的几个实际问题
本章的重点：一般特性；各种器件及门电路的外部特性。
内部工作原理作为了解内容。
条输入信号满足一定条件时，门开启，
开门状态：一、什么是门电路？——用来实现基本逻辑运算和复合逻辑运算的单元电路。（门电路是数字电路最为基本的逻辑单元）
§3.1逻辑门电路的一般特性
件开关
允许信号通过。
关门状态：输入信号条件不满足，门关闭，
信号通不过。
与门、或门、非门、与非门、或非门、与或非门、异或门等。
门
因此门电路的输出和输入之间存在着一定的逻辑关系。不同的门电路，输出与输入之间的逻辑关系也不同，如：
二、数字集成电路的分类 1.按工艺结构区分：
?54/74系列?54H/74H 系列?54LS/74LS 系列TTL 电路逻辑门电路的一般特性
?54AS/74AS 系列?54ALS/74ALS 系列IIL 电路ECL 电路HTL 电路CMOS 电路NMOS 电路PMOS 电路
BiMOS 型
MOS 型双极型
?54HC/74HC 系列?54HCT/74HCT 系列?4000系列
?54LVC/74LVC 系列
?54VHC/74VHC 系列
各种系列逻辑门:
1）74TTL / 54TTL 标准TTL 2）74HTTL / 54HTTL 高速TTL 3）74STTL / 54STTL 肖特基TTL 4）74LSTTL / 54LSTTL 低功耗肖特基
TTL
10mW/ 10ns 22mW/ 6ns 19mW/ 3ns 2mW/ 9.5ns
5）74ALSTTL / 54ALSTTL 先进低功耗肖特基TTL 6）74ASTTL / 54ASTTL 先进肖特基TTL 7）74FTTL / 54FTTL 快速TTL 1mW/ 3.5ns 8mW/ 3ns 4mW/ 3.4ns
8）CC4××××
标准CMOS
9）74HC / 54HC 高速CMOS
10）74HCT / 54HCT 与TTL 逻辑电平兼容的HC
小规模中规模2.按集成度区分：
－－(SSI-Small Scale Integration)，每片组件
内包含10-100个元件(或10-20个等效门)。逻辑门
触发器
编码器、译码器、数据选择器、加法器、
计数器、移位寄存器
逻辑门电路的一般特性
超大规模大规模－－(MSI-Medium Scale Integration)，每片组件内含100-1000个元件(或20-100个等效门)。－－(LSI-Large Scale Integration)，每片组件内
含1000-100 000个元件(或100-1000个等效门)。－－(VLSI-Very Large Scale Integration)，内
含100 000个元件(或1000个以上等效门)。
只读存储器、随机存取存
储器、微处理器、专用数
字信号处理器
3.按数字系统设计方法分：
（1）通用型中规模（MSI ），小规模（SSI ）集成逻辑件。（2）微处理器产品，如微处理器、单片机、通用和专用数
字信号处理器等。
逻辑门电路的一般特性
（3）专用集成电路ASIC
全定制
半定制PLD
PROM PLA PAL GAL CPLD FPGA
三、集成门电路的一般特性
1、电源电压是多少？
2、输入和输出的高、低电平对应的电压范围是多少？
逻辑门电路的一般特性
3、抗干扰能力如何？－－噪声容限
4、工作速度快不快？－－传输延迟时间
5、功耗大不大？
6、带负载能力是否强？－－扇入数和扇出数
附录A
1、电源电压：
TTL: （1±5％）×5V;
CMOS : (3～18）V
2、输入和输出的高、低电平：
TTL 高电平
低电平
2.4V~5V ，典型值：
3.6V
0V~0.4V ，典型值：0.3V
逻辑门电路的一般特性
CMOS
74HC: ≥0.7V DD
74HC: ≤0.3V DD
数据手册一般给出四种逻辑电平参数：输入高电平的下限值：V IH(min)输入低电平的上限值：V IL(max)输出高电平的下限值：V OH(min)低电平的上限值：V OL(max)
V I Lmax
V OHmin V IHmin V OLmax
输入
输出
附录A
V OHmin
3、噪声容限：（定量说明集成电路抗干扰能力的参数）
在数字电路中，即使有噪声电压叠加在输入信号的高、低电平上，只要噪声电压的幅度不超过允许的界限，输出端的逻辑状态就不会受到影响，通常把这个不允许超过的界限叫做噪声容限。电路噪声容限越大，抗干扰能力越强。
（1）高电平噪声容限：
逻辑门电路的一般特性
V I Lmax
V IHmin V OLmax
输入
输出
V NH = V OHmin -V IHmin
V NH
V NL
（2）低电平噪声容限：
V NL = V ILmax -V OLmax
4、平均传输延迟时间t pd ：表征门电路开关速度的参数。
输入t w 50%90%t r ：上升时间
上升沿
下降沿
01
逻辑门电路的一般特性
t r
10%t f
t f ：下降时间t w ：脉冲宽度
输出
t PHL t PLH
t PHL ：导通传输时间t PLH ：截止传输时间
平均传输延迟时间
（P ropagation d elay)
t pd =
t pHL +t pLH
2
5、功耗P D ：
静态功耗：电路的输出没有状态转换时的功耗。动态功耗：电路在输出发生状态转换时的功耗。
延时－功耗积:
逻辑门电路的一般特性
D
Pd P t DP =几种CMOS 电路传输延迟时间（P 72表3.1.3）
类型74HC （V DD =5V ）74HCT （V DD =5V ）74LVC （V DD =3.3V ）74AUC
（V DD =1.8V ）
t pLH 或t pHL /ns
7
8
2.1
0.9
低电压
超低电压
6、扇入数和扇出数：
扇入数：门电路输入端的数目。（通常为2～8）
扇出数：门电路在正常工作情况下，所能带同类门电路的最大数目。受
逻辑门电路的一般特性
&&I OH I I H &&
I L 流入驱动门。
逻辑门电路的一般特性
作业：
3.1.2（求TTL扇出数74LS驱动同类门，
74LS驱动74ALS系列）
3.1.3（求延时功耗积）
附录A CMOS和TTL逻辑门电路的技术参数
实验二组合逻辑电路的设计 一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。 二、实验仪器及材料 a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。 三、预习要求及思考题 1．预习要求： 1）所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法. 4）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题 在进行组合逻辑电路设计时，什么是最佳设计方案 四、实验原理 1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是： 1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图； 4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。 五、实验内容 1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值表,如下表2-1。其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。 A i B i C i S i C i+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 10 1 1 1 00 1 1 1 1 1 1 2）由表2-1全加器真值表写出函数表达式。
第2章逻辑门电路 2.1 题图2.1(a)画出了几种两输入端的门电路，试对应题图2.1(b)中的A、B波形画出各门的输出F1～ F6的波形。 题图2.1 解: 2.2试判断题图2.2各电路中的三极管T处于什么工作状态? 并求出各电路的输出F1～F6。
题图2.2 解: (a) I bs = 3105010?V =0.2mA i b =3 10 507.06??V V =0.106mA i b < I bs T 1放大 F 1=E C -i C R C =10V-50×0.106×10-3×103=10V-5.3V=4.7V (b) I bs = 3 103205??V =0.083mA i b =3 10 107.05??V V =0.43mA i b > I bs T 2饱和，F 2≈0 (c) I bs = C C R E β=3 1023015??V =0.25mA i b = 310107.05??V V -3 10507.02?+V V =0.106mA i b >I bs 所以T 3饱和 F 2≈0
(d) 因为V be4<0 所以T 4截止 F 2=12V (e) I bs =310 4503.0)10(5?????V V V =0.07mA i b = 3 3104511027.0)10(5??+????V V V =0.069mA i b ≈ I bs T 5临界饱和 F 5≈5V (f) 因为V be6=0 所以T 6管截止 F 6=10V 2.3 在题图2.3中，若输入为矩形脉冲信号，其高、低电平分别为5 V 和0.5 V ，求三极管T 和二极 管D 在高、低电平下的工作状态及相应的输出电压F 。 题图2.3 解: A=0.5V 时，V be <0 所以，T 截止，F=E D +0.7V=4.7V
第2章逻辑门与逻辑代数基础习题与参考答案【题2-1】试画岀图题2-1 (a)所示电路在输入图题2-1 (b)波形时的输岀端B、C的波形。 解: B C 【题2-2】试画岀图题2-2 (a)所示电路在输入图题2-2 ( b)波形时的输岀端X、丫的波形。 冲_ru I_TL 丧―I_n 一i i_ 图题2-2 解: MLTLJ I ___ n 口_n_ i_. .x 口n 口n 丫uU" 【题2-3】试画岀图题2-3 (a)所示电路在输入图题2-3 (b)波形时的输岀端X、丫的波形。 <■) ⑹ 图题2-3 解: B
【题2-9】 如果如下乘积项的值为 1,试写岀该乘积项中每个逻辑变量的取值。 【题2-4】 试画岀图题2-4 (a )所示电路在输入图题 2-4 ( b )波形时的输岀端 X 、丫的波 形。 解: A J ~I _n ___ rvL B X . 丫 【题2-5】 试设计一逻辑电路，其信号 A 可以控制信号 B ，使输岀丫根据需要为 Y=B 或 Y= B 。 解：可采用异或门实现， Y AB AB ，逻辑电路如下： 【题2-6】某温度与压力检测装置在压力信号 A 或温度信号B 中有一个岀现高电平时， 输 岀低电平的报警信号，试用门电路实现该检测装置。 解：压力信号、温度信号与报警信号之间的关系为： Y 「B ，有如下逻辑图。 【题2-7】某印刷裁纸机，只有操作工人的左右手同时按下开关 A 与B 时，才能进行裁纸 操作，试用逻辑门实现该控制。 解：开关A 、B 与裁纸操作之间的关系为 丫 A B ，逻辑图如下： 【题2-8】 某生产设备上有水压信号 A 与重量信号B ，当两信号同时为低电平时，检测电 路输出高电平信号报警，试用逻辑门实现该报警装置。 解：水压信号A 、重量信号B 与报警信号之间的关系为 Y 厂B ，逻辑图如下： A 「＞ 1 (1) AB ; (2) ABC ; (3) ABC ; (4) ABC
实验一 组合逻辑电路的设计 一、实验目的： 1、 掌握组合逻辑电路的设计方法。 2、 掌握组合逻辑电路的静态测试方法。 3、 加深FPGA 设计的过程，并比较原理图输入和文本输入的优劣。 4、 理解“毛刺”产生的原因及如何消除其影响。 5、 理解组合逻辑电路的特点。 二、实验的硬件要求： 1、 EDA/SOPC 实验箱。 2、 计算机。 三、实验原理 1、组合逻辑电路的定义 数字逻辑电路可分为两类：组合逻辑电路和时序逻辑电路。组合逻辑电路中不包含记忆单元（触发器、锁存器等），主要由逻辑门电路构成，电路在任何时刻的输出只和当前时刻的输入有关，而与以前的输入无关。时序电路则是指包含了记忆单元的逻辑电路，其输出不仅跟当前电路的输入有关，还和输入信号作用前电路的状态有关。 通常组合逻辑电路可以用图1.1所示结构来描述。其中，X0、X1、…、Xn 为输入信号， L0、L1、…、Lm 为输出信号。输入和输出之间的逻辑函数关系可用式1.1表示： 2、组合逻辑电路的设计方法 组合逻辑电路的设计任务是根据给定的逻辑功能，求出可实现该逻辑功能的最合理组 合电路。理解组合逻辑电路的设计概念应该分两个层次：（1）设计的电路在功能上是完整的，能够满足所有设计要求；（2）考虑到成本和设计复杂度，设计的电路应该是最简单的，设计最优化是设计人员必须努力达到的目标。 在设计组合逻辑电路时，首先需要对实际问题进行逻辑抽象，列出真值表，建立起逻辑模型；然后利用代数法或卡诺图法简化逻辑函数，找到最简或最合理的函数表达式；根据简化的逻辑函数画出逻辑图，并验证电路的功能完整性。设计过程中还应该考虑到一些实际的工程问题，如被选门电路的驱动能力、扇出系数是否足够，信号传递延时是否合乎要求等。组合电路的基本设计步骤可用图1.2来表示。 3、组合逻辑电路的特点及设计时的注意事项 ①组合逻辑电路的输出具有立即性，即输入发生变化时，输出立即变化。（实际电路中 图 1.1 组合逻辑电路框图 L0=F0(X0,X1,···Xn) · · · Lm=F0(X0,X1,···Xn) （1.1） 图 1.2 组合电路设计步骤示意图图
第2章 逻辑门与逻辑代数基础 习题与参考答案 【题2-1】 试画出图题2-1（a ）所示电路在输入图题2-1（b ）波形时的输出端B 、C 的波形。 图题2-1 解： A . . . . . B、C 【题2-2】 试画出图题2-2（a ）所示电路在输入图题2-2（b ）波形时的输出端X 、Y 的波形。 图题2-2 解： . . A B . . X Y . .. 【题2-3】 试画出图题2-3（ a ）所示电路在输入图题2-3（ b ）波形时的输出端X 、Y 的波形。 图题2-3 解： . A B . Y X . . . .
【题2-4】 试画出图题2-4（a ）所示电路在输入图题2-4（b ）波形时的输出端X 、Y 的波形。 图题2-4 解： . A B . Y X . . . . . 【题2-5】 试设计一逻辑电路，其信号A 可以控制信号B ，使输出Y 根据需要为Y =B 或Y =B 。 解：可采用异或门实现，B A B A Y +=，逻辑电路如下： =1 A B Y . . . . 【题2-6】 某温度与压力检测装置在压力信号A 或温度信号B 中有一个出现高电平时，输出低电平的报警信号，试用门电路实现该检测装置。 解：压力信号、温度信号与报警信号之间的关系为：B A Y +=，有如下逻辑图。 1 ≥A B . Y . . . 【题2-7】 某印刷裁纸机，只有操作工人的左右手同时按下开关A 与B 时，才能进行裁纸操作，试用逻辑门实现该控制。 解：开关A 、B 与裁纸操作之间的关系为B A Y +=，逻辑图如下： & A B . Y . . . 【题2-8】 某生产设备上有水压信号A 与重量信号B ，当两信号同时为低电平时，检测电路输出高电平信号报警，试用逻辑门实现该报警装置。 解：水压信号A 、重量信号B 与报警信号之间的关系为B A Y +=，逻辑图如下： 1 ≥A B . Y . . . 【题2-9】 如果如下乘积项的值为1，试写出该乘积项中每个逻辑变量的取值。
3 逻辑门电路 3.1 MOS 逻辑门电路 3.1.2 求下列情况下TTL 逻辑门的扇出数：（1）74LS 门驱动同类门；（2）74LS 门驱动74ALS 系列TTL 门。 解：首先分别求出拉电流工作时的扇出数N OH 和灌电流工作时的扇出数N OL ，两者中的最小值即为扇出数。 从附录A 可查得74LS 系列电流参数的数值为I OH =0.4mA ，I OL =8mA ，I IH =0.02mA,I IL =0.4mA ；74ALS 系列输入电流参数的数值为I IH =0.02mA ，I IL =0.1mA ，其实省略了表示电流流向的符号。 （1） 根据（3.1.4）和式（3.1.5）计算扇出数 74LS 系列驱动同类门时，输出为高电平的扇出数 0.4200.02OH OH IH I mA N I mA === 输出为低电平的扇出数 8200.4OL OL IL I mA N I mA = == 所以，74LS 系列驱动同类门时的扇出数N O 为20。 （2） 同理可计算出74LS 系列驱动74ALS 系列时，有 0.4200.02OH OH IH I mA N I mA === 8800.1OL OL IL I mA N I mA = == 所以，74LS 系列驱动74ALS 系列时的扇出数N O 为20。 3.1.4 已知图题3.1.4所示各MOSFET 管的 T V =2V ，忽略电阻上的压降，试确定其工作状态（导通或截止）。 解：图题3.1.4（a ）和（c ）的N 沟道增强型MOS ，图题3.1.4（b ）和（d ）为P 沟道增强型MOS 。N 沟道增强型MOS 管得开启电压V T 为正。当GS V ＜V T 时，MOS 管处于截止状态；当GS V ≥V T ，且DS v ≥（GS V —V T ）时，MOS 管处于饱和导通状态。 对于图题3.1.4（a ），GS V =5V ，DS v =5V ，可以判断该MOS 管处于饱和导通状态。对于图题
实验报告 课程名称： 数字电子技术实验 指导老师： 成绩：__________________ 实验名称： 组合逻辑电路 实验类型： 设计型实验 同组学生姓名：__________ 一、实验目的和要求（必填） 二、实验内容和原理（必填） 三、主要仪器设备（必填） 四、操作方法和实验步骤 五、实验数据记录和处理 六、实验结果与分析（必填） 七、讨论、心得 一．实验目的和要求 1. 加深理解典型组合逻辑电路的工作原理。 2. 熟悉74LS00、74LS11、74LS55等基本门电路的功能及其引脚。 3. 掌握组合集成电路元件的功能检查方法。 4. 掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。 5. 熟悉全加器和奇偶位判断电路的工作原理。 二．实验内容和原理 组合逻辑电路设计的一般步骤如下： 1．根据给定的功能要求，列出真值表； 2. 求各个输出逻辑函数的最简“与-或”表达式； 3. 将逻辑函数形式变换为设计所要求选用逻辑门的形式； 4. 根据所要求的逻辑门，画出逻辑电路图。 实验内容： 1. 测试与非门74LS00和与或非门74LS55的逻辑功能。 2. 用与非门74LS00和与或非门74LS55设计一个全加器电路，并进行功能测试。 专业： 电子信息工程 姓名： 学号： 日期： 装 订 线
3. 用与非门74LS00和与或非门74LS55设计四位数奇偶位判断电路，并进行功能测试。 三. 主要仪器设备 与非门74LS00，与或非门74LS55，导线，开关，电源、实验箱 四．实验设计与实验结果 1、一位全加器 全加器实现一位二进制数的加法，他由被加数、加数和来自相邻低位的进数相加，输出有全加和与向高位的进位。输入：被加数Ai，加数Bi，低位进位Ci-1输出：和Si，进位Ci 实验名称：组合逻辑电路 姓名：学号： 列真值表如下：画出卡诺图： 根据卡诺图得出全加器的逻辑函数：S= A⊕B⊕C； C= AB+(A⊕B)C 为使得能在现有元件（两个74LS00 与非门[共8片]、三个74LS55 与或非门）的基础上实现该逻辑函数。所以令S i-1=!(AB+!A!B)，Si=!(SC+!S!C)， Ci=!(!A!B+!C i-1S i-1)。 仿真电路图如下（经验证，电路功能与真值表相同）：
逻辑门电路 习题参考答案 一、 填空题： 1. 在时间上和数值上均作连续变化的电信号称为 模拟 信号；在时间上和数值上离散的信号叫做 数字 信号。 2. 数字电路中，输入信号和输出信号之间的关系是 逻辑 关系，所以数字电路也称为 逻辑 电路。在 逻辑 关系中，最基本的关系是 与逻辑 、 或逻辑 和 非逻辑 关系，对应的电路称为 与 门、 或 门和 非 门。 3．在正逻辑的约定下，“1”表示 高 电平，“0”表示 低 电平。 4. 在正常工作状态下，TTL 门的高电平为 3.6 伏，低电平为 0.3 伏。 5. 最简与或表达式是指在表达式中 与项 最少，且 变量个数 也最少。 6．功能为有1出1、全0出0门电路称为 或 门； 相同出0,相异出1 功能的门电路是异或门；实际中 与非 门应用的最为普遍。 7. 在逻辑中的“1”和“0”用来表示 “真”和“假”、“高”和“低”…… 。 二、选择题： 1．逻辑函数中的逻辑“与”和它对应的逻辑代数运算关系为（ B ）。 A 、逻辑加 B 、逻辑乘 C 、逻辑非 2．十进制数100对应的二进制数为（ C ）。 A 、1011110 B 、1100010 C 、1100100 D 、1000100 3．和逻辑式表示不同逻辑关系的逻辑式是（ B ）。 A 、 B 、 C 、 D 、 4. 数字电路中机器识别和常用的数制是（A ）。 A 、二进制 B 、八进制 C 、十进制 D 、十六进制 5. 一个两输入端的门电路，当输入为1和0时，输出不是1的门是（C ）。 A 、与非门 B 、或门 C 、或非门 D 、异或门 三、问答题： 1．如图1所示当ｕA 、ｕB 是两输入端门的输入波形时，对应画出下列门的输出波形。 ① 与门 ② 与非门 ③ 或非门 ④ 异或门 AB B A +B A ?B B A +?A B A +
第二章逻辑门电路 第一节重点与难点 一、重点： 1．TTL与非门外特性 （1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。关门电平U OFF 是保证输出电平为最小高电平时，所允许的输入低电平的最大值。 （2）输入特性：描述与非门对信号源的负载效应。根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～1.4mA。当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。 （3）输入负载特性：实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况，电阻的取值不同，将影响相应输入端的电平取值。当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥ 开门电阻R ON时，相应的输入端相当于输入高电平。 2．其它类型的TTL门电路 （1）集电极开路与非门（OC门） 多个TTL与非门输出端不能直接并联使用，实现线与功能。而集电极开路与非门（OC 门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。 （2）三态门TSL 三态门即保持推拉式输出级的优点，又能实现线与功能。它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。处于何种状态由使能端控制。 3．CMOS逻辑门电路 CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。 二、难点： 1．根据TTL与非门特性，正确分析和设计电路； 2．ECL门电路的逻辑功能分析； 3．CMOS电路的分析与设计； 4．正确使用逻辑门。 三、考核题型与考核重点 1．概念 题型为填空、判断和选择。
电子信息工程晓旭 2011117147 实验一组合逻辑电路设计（含门电路功能测试） 一．实验目的 1掌握常用门电路的逻辑功能。 2掌握用小规模集成电路设计组合逻辑电路的方法。 3掌握组合逻辑电路的功能测试方法。 二．实验设备与器材 数字电路实验箱一个 双踪示波器一部 稳压电源一部 数字多用表一个 74LS20 二4 输入与非门一片 74LS00 四2 输入与非门一片 74LS10 三3 输入与非门一片 三 .实验任务 1对74LS00,74LS20逻辑门进行功能测试。静态测试列出真值表，动态测试画出波形图，并说明测试的门电路功能是否正常。 2分析测试1.7中各个电路逻辑功能并根据测试结果写出它们的逻辑表达式。 3设计控制楼梯电灯的开关控制器。设楼上，楼下各装一个开关，要求两个开关均可以控制楼梯电灯。 4某公司设计一个优先级区分器。该公司收到有A,B,C，三类，A,类的优先级最高，B 类次之，C类最低。到达时，其对应的指示灯亮起，提醒工作人员及时处理。当不同类的同时到达时，对优先级最高的先做处理，其对应的指示灯亮，优先级低的暂不理会。按组合逻辑电路的一般设计步骤设计电路完成此功能，输入输出高低电平代表到
实验一： （1）74LS00的静态逻辑功能测试 实验器材：直流电压源，电阻，发光二极管，74LS00，与非门，开关，三极管 实验目的：静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否 实验过程：将74LS00中的一个与非门的输入端A,B分别作为输入逻辑变量，加高低电平，观测输出电平是否符合真值表描述功能。 电路如图1： 图1 真值表1.1： 实验问题：与非门的引脚要连接正确，注意接地线及直流电源 实验结果：由二极管的发光情况可判断出74LS00 实现二输入与非门的功能 （2）71LS00的动态逻辑功能测试 实验器材：函数发生器，示波器，74LS00，与非门，开关，直流电压源 实验目的：测试74LS00与非门的逻辑功能 实验容：动态测试适合用于数字系统中逻辑功能的检查，测试时，电路输入串行数字
第四章逻辑门电路 （Logic Gates Circuits） 1．知识要点 CMOS逻辑电平和噪声容限；CMOS逻辑反相器、与非门、或非门、非反相门、与或非门电路的结构； CMOS逻辑电路的稳态电气特性：带电阻性负载的电路特性、非理想输入时的电路特性、负载效应、不用的输入端及等效的输入/输出电路模型； 动态电气特性：转换时间、传输延迟、电流尖峰、扇出特性； 特殊的输入/输出电路结构：CMOS传输门、三态输出结构、施密特触发器输入结构、漏极开路输出结构。 重点： 1．CMOS逻辑门电路的结构特点及与逻辑表达式的对应关系； 2．CMOS逻辑电平的定义和噪声容限的计算； 3．逻辑门电路扇出的定义及计算； 4．逻辑门电路转换时间、传输延迟的定义。 难点： 1．CMOS互补网络结构的分析和设计； 2．逻辑门电路对负载的驱动能力的计算。 （1）PMOS和NMOS场效应管的开关特性 MOSFET管实际上由4部分组成：Gate，Source，Drain和Backgate，Source和Drain之间由Backgate连接，当Gate对Backgate的电压超过某个值时，Source和Drain之间的电介质就会形成一个通道，使得两者之间产生电流，从而导通管子，这个电压值称为阈值电压。对PMOS管而言，阈值电压是负值，而对NMOS管而言，阈值电压是正值。也就是说，在逻辑电路中，NMOS管和PMOS管均可看做受控开关，对于高电平1，NMOS导通，PMOS截断；对于低电平0，NMOS截断，PMOS导通。 （2）CMOS门电路的构成规律 每个CMOS门电路都由NMOS电路和PMOS电路两部分组成，并且每个输入都同时加到一个NMOS管和一个PMOS管的栅极（Gate）上。 对正逻辑约定而言，NMOS管的串联（Series Connection）可实现与操作（Implement AND Operation），并联（Parallel Connection）可实现或操作（Implement OR Operation）。 PMOS电路与NMOS电路呈对偶关系，即当NMOS管串联时，其相应的PMOS管一定是并联的；而当NMOS 管并联时，其相应的PMOS管一定需要串联。 基本逻辑关系体现在NMOS管的网络上，由于NMOS网络接地，输出需要反相（取非）。 （3）CMOS逻辑电路的稳态电气特性 一般来说，器件参数表中用以下参数来说明器件的逻辑电平定义： V OHmin输出为高电平时的最小输出电压 V IHmin能保证被识别为高电平时的最小输入电压 V OLmax能保证被识别为低电平时的最大输入电压 V ILmax输出为低电平时的最大输出电压 不同逻辑种类对应的参数值不同。输入电压主要由晶体管的开关门限电压决定，而输出电压主要由晶体管的“导通”电阻决定。 噪声容限是指芯片在最坏输出电压情况下，多大的噪声电平会使得输出电压被破坏成不可识别的输入值。对于输出是高电平的情况，其最坏的输出电压是V OHmin，如果要使该电压能在输入端被正确识别为高电平，即被噪
湖北第二师范学院实验 组合逻辑电路 物机学院-11应用物理学 一、实验目的 1．掌握用与非门组成的简单电路，并测试其逻辑功能。 2．掌握用基本逻辑门设计组合电路的方法。 二、实验原理 数字电路按逻辑功能和电路结构的不同特点，可分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路是根据给定的逻辑问题，设计出能实现逻辑功能的电路。用小规模集成电路实现组合逻辑电路，要求是使用的芯片最少，连线最少。一般设计步骤如下： 1．首先根据实际情况确定输入变量、输出变量的个数，列出逻辑真值表。 2．根据真值表，一般采用卡诺图进行化简，得出逻辑表达式。 3．如果已对器件类型有所规定或限制，则应将函数表达式变换成与器件类型相适应 的形式。 4．根据化简或变换后的逻辑表达式，画出逻辑电路。 5．根据逻辑电路图，查找所用集成器件的管脚图，将管脚号标在电路图上，再接线 验证。 三、实验仪器及器件 数字实验箱一台，集成芯片74LS00一块、74LS20三块，导线若干。 四、实验内容 １．用非与门实现异或门的逻辑功能 (1) 用集成电路74LS00和74LS20（74LS20管脚见图1所示），按图2连接电路（自己设计接线脚标），A、B接输入逻辑，F接输出逻辑显示，检查无误，然后开启电源。 图1 74LS20集成电路管脚图 (2) 按表1的要求进行测量，将输出端F的逻辑状态填入表内.
表1 输出真值表 图 2-电路接线图 (3) 由逻辑真值表，写出该电路的逻辑表达式 Ｆ＝ B A B A ?+? 2. 用与非门组成“三路表决器” (1) 用74LS00和74LS20组成三路表决器，按图3连接电路（自己设计接线脚标），A ，B ，C 接输入逻辑，F 接输出逻辑显示，检查无误，然后开启电源。 (2) 按表2的要求进行测量，将输出端F 的逻辑状态填入表内。 A 表 2输出真值表 ＆ B F C 图 3 电路接线图 3. 设计一个“四路表决器”逻辑电路并测试 设计一个四变量的多路表决器。当输入变量A 、B 、C 、D 有三个或三个以上为1时，输出F 为1；否则输出F 为0。 (1）根据设计要求列出表3四人表决器真值表。 (2)用卡诺图化简逻辑函数，写出逻辑 表达，F= D C B D C A D B A C B A ??+??+??+??. (3）用74LS20与非门实现“四人表决器”，画出实验电路，标出接线脚并测试，验证所列真值表。 输 入 输 出 A B F 0 0 0 0 1 1 1 0 1 1 1 0 输 入 输 出 Ａ ｂ ＣＦ ０ ０ ０ 0 ０ ０ １ 0 ０ １ ０ 0 ０ １ １ 1 １ ０ ０ 0 １ ０ １ 1 １ １ ０ 1 １ １ １ 1 & & & & && & & & A B F
第2章 逻辑门电路 2.1解题指导 【例2-1】 试用74LS 系列逻辑门，驱动一只V D =1.5V ，I D =6mA 的发光二极管。 解：74LS 系列与之对应的是T4000系列。与非门74LS00的I OL 为4mA ，不能驱动I D =6mA 的发光二极管。集电极开路与非门74LS01的I OL 为6mA ，故可选用74LS01来驱动发光二极管，其电路如图所示。限流电阻R 为 Ω =--=--=k V V V R OL D CC 5.065.05.156 【例2-2】 试分析图2-2所示电路的逻辑功能。 解：由模拟开关的功能知：当A =1时，开关接通。传输门导通时，其导通电阻小于1k Ω，1k Ω与200k Ω电阻分压，输出电平近似为0V 。 而A =0时，开关断开，呈高阻态。109Ω以上的电阻与200k Ω电阻分压，输出电平近似为V DD 。 故电路实现了非逻辑功能。 【例2-3】 试写出由TTL 门构成的逻辑图如图2-3所示的输出F 。 & ≥1 F ≥1 A B 图2-3 例2-3门电路 解：由TTL 门输入端悬空逻辑上认为是1可写出 【例2-4】 试分别写出由TTL 门和CMOS 门构成的如图2-4所示逻辑图的表达式或逻 辑值。 B F 图2-4 例2-4门电路 解：由TTL 门组成上面逻辑门由于10k Ω大于开门电阻R ON ，所以，无论 A 、B 为何值 。 由CMOS 门组成上面逻辑门由于CMOS 无开门电阻和关门电阻之说，所以， 。 2.2 例题补充 2-1 一个电路如图2-5所示，其三极管为硅管，β=20，试求：ν1小于何值时，三极管T 截止，ν1大于何值时，三极管T 饱和。 解：设v BE =0V 时，三极管T 截止。T 截止时，I B =0。此时 10) 10(020I --= -v v I =2V T 临界饱和时，v CE =0.7V 。此时 V CC v I v O +10V -V BB V V V 0200 11 DD F ≈+=DD DD 44 DD 599F 210101021010V V V V ≈+≈?+=A B A F =++?=110≡F AB F =
电路中D 3、D 4的作用是提高开关速度，当U o 由1跳到0时，经D 3、D 4提供放电回路，加速U o 的下降速度。R 4电阻由接地改为接在U o 上的目的是降低静态功耗，R 1电阻取值改为20k Ω也是为了降低电路的功耗。该电路的电阻值比TTL 门电路相应的电阻值大，主要目的是降低电路的功耗。实现的是与非的逻辑功能。 电路中二极管采用肖特基二极管，其正向导通压降为，而肖特基三极管的发射极的正偏电压为，集电极的正偏电压为。因此，电路的阈值电压将变为： D BE5BE2T U U U U -+==+输出的高低电平值：U OH = U OL =。 输入端的短路电流I IL = 0.23mA 20 0.4 5=- 习题 习题图TTL 与非门电路所示的电路中，若在某一输入端与地之间接一电阻R ，其余输入端悬空，试问： ⑴保证与非门可靠关闭时的最大电阻即关门电阻R OFF 为多大值 ⑵保证与非门可靠开通时的最小电阻即开门电阻R ON 为多大值 解：若在输入端A 与地之间接一电阻R i ，则R i 与地之间的电压U i 为： （1）i i i R R R U U U ?+-= 1be1 cc ≤OFF U 即 i R ?+-R 30.7 5≤ R i ≤? R OFF ?700? (2) i i i R R R U U U ?+-= 1be1 cc ≥on U 即 i R ?+-R 30.7 5≥ 由此可得： R i ≥? , 一般选R ON =2k? 1.4V T 1be1 cc ==?+-U R R R U U i i 工程计算： 得 R ON =R OFF ?? 习题 习题图所示电路由TTL 与非门组成。设G 1～G 4门的平均传输延迟时间相同为30ns ，现测得输出端F 的振荡频率为，试求G 5的平均传输延迟时间t pd5。 解：根据F 的频率求出F 的振荡周期，T =，由于五个与非门输出为原信号的非，所以延迟时间应为T /2≈156ns ，则第五个与非门的延迟时间为36ns 。 习题图 F
第三章集成逻辑门 一、选择题 1. 三态门输出高阻状态时，是正确的说法。 A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 2. 以下电路中可以实现“线与”功能的有。 A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门 3．以下电路中常用于总线应用的有。 A.T S L门 B.O C门 C.漏极开路门 D.C M O S与非门 4．逻辑表达式Y=A B可以用实现。 A.正或门 B.正非门 C.正与门 D.负或门 5．T T L电路在正逻辑系统中，以下各种输入中相当于输入逻辑“1”。 A.悬空 B.通过电阻 2.7kΩ接电源 C.通过电阻 2.7kΩ接地 D.通过电阻510Ω接地 6．对于T T L与非门闲置输入端的处理，可以。 A.接电源 B.通过电阻3kΩ接电源 C.接地 D.与有用输入端并联7．要使T T L与非门工作在转折区，可使输入端对地外接电阻R I。 A.＞R O N B.＜R O F F C.R O F F＜R I＜R O N D.＞R O F F 8．三极管作为开关使用时，要提高开关速度，可。 A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管 9．C M O S数字集成电路与T T L数字集成电路相比突出的优点是。 A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽 10．与C T4000系列相对应的国际通用标准型号为。 A.C T74S肖特基系列 B.C T74L S低功耗肖特基系列 C.C T74L低功耗系列 D.C T74H高速系列 二、判断题（正确打√，错误的打×） 1．TTL与非门的多余输入端可以接固定高电平。（） 2．当TTL与非门的输入端悬空时相当于输入为逻辑1。（） 3．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（） 4．两输入端四与非门器件74LS00与7400的逻辑功能完全相同。（） 5．CMOS或非门与TTL或非门的逻辑功能完全相同。（） 6．三态门的三种状态分别为：高电平、低电平、不高不低的电压。（） 7．TTL集电极开路门输出为１时由外接电源和电阻提供输出电流。（） 8．一般TTL门电路的输出端可以直接相连，实现线与。（）
东南大学电工电子实验中心 实验报告 课程名称：计算机结构与逻辑设计实验 第一次实验 实验名称：组合逻辑电路 院（系）：专业： 姓名：学号： 实验室: 实验组别： 同组人员：实验时间：2015年10月29 日 评定成绩：审阅教师：
一、实验目的 ①认识数字集成电路，能识别各种类型的数字器件和封装 ②掌握小规模组合逻辑和逻辑函数的工程设计方法 ③掌握常用中规模组合逻辑器件的功能和使用方法 ④学习查找器件资料，通过器件手册了解器件 ⑤了解面包板的基本结构、掌握面包板连接电路的基本方法和要求 ⑥了解实验箱的基本结构，掌握实验箱电源、逻辑开关和LED点平指示的 用法 ⑦学习基本的数字电路的故障检查和排除方法 ⑧学Mulitisim逻辑化简操作和使用方法 ⑨学习ISE软件操作和使用方法 二、实验原理 1.组合逻辑电路： 组合逻辑电路又称为门网络，它由若干门电路级联（无反馈）而成，其特点是（忽略门电路的延时）:电路某一时刻的输出仅由当时的输入变量取值的组合决定，而与过去的输入取值无关。 其一般手工设计的过程为： ①分析其逻辑功能 ②列出真值表 ③写出逻辑表达式，并进行化简 ④画出电路的逻辑图 2.使用的器件： 1）74HC00（四2输入与非门）：芯片内部有四个二输入一输出的与非门。 2）74HC20（双4输入与非门）：芯片内部有两个四输入一输出的与非门。注意，四输入不能有输入端悬空。 3）74HC04（六反相器）：芯片内部有六个非门，可以将输入信号反相。当然，也可以通过2输入与非门来实现，方法是将其一个输入端信号加高电平。 4）74HC151（数据选择器）：其功能犹如一个受编码控制的单刀多掷开关，可用在数据采集系统中，选择所需的信号。它有8个与门，各受信号A2、A1、A0的一组组合控制，再将这8个与门的输出端经一个或门输出，是一个与—或电路。 5）74HC138（3线-8线译码器）：其有三个使能端E1、E2、E3，可将地址段（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。 三、实验内容 必做实验： ①数值判别电路 a)设计一个组合逻辑电路，它接收一位8421BCD码B3B2B1B0，仅当2 < B3B2B1B0 < 7时 输出Y才为1（第6周实验课内指导教师验收）
例1 指出下图1所示电路的输出逻辑电平是高电平、低电平还是高阻态。已知图(a)中的门电路都是74系列的TTL门电路，图(b)中的门电路为CC4000系列的CMOS门电路。 图1 解： TTL门电路的输入端悬空时，相当于高电平输入，输入端接有电阻时，其电阻阻值大于1.4K时，该端也相当于高电平，电阻值小于0.8K时，该端才是低电平。而CMOS逻辑门电路，输入端不管是接大电阻还是接小电阻，该端都相当于低电平（即地电位）。所以有如下结论： (a) 1L为低电平状态；2L是低电平状态；3L是高电平状态；4L 输出为高阻状态； (b) 1L输出为高电平；2L输出是低电平状态；3L输出是低电平状态；
例2 图例2所示为用三态门传输数据的示意图，图中n 个三态门连到总线BUS ，其中D 1、D 2、…、D n 为数据输入端，EN 1、EN 2、…、EN n 为三态门使能控制端，试说明电路能传输数据的原理。 图例2 解：由三态门电路符号可知，当使能端低电平时，三态门输出为高阻阻态，所以，只要给各三态门的使能端n EN EN EN ,,,21 依次为高电平时，则,1n D D 的数据就依次被传输到总线上去。 例3 某功能的逻辑函数表达式为L=∑m(1,3,4,7,12,14,15); (1)试用最少量的“与-非”门实现该函数； (2)试用最少量的“或-非”门实现该函数； 解： (1)设变量为A 、B 、C 、D ，用卡诺图化简，结合“1”方 格
得：D B A CD A ABC D C B D B A CD A ABC D C B D C B A f L= + + + = =) , , , ( (2)卡诺图中结合“0”方格，求最简的“或—与”表达式，得： D C A D C B D B B A D C A D C B D B B A L+ + + + + + + + + = + + + + + + =) )( )( )( (
实验三组合逻辑电路(常用门电路、译码器和数据选择器) 一、实验目的 1．掌握组合逻辑电路的设计方法 2．了解组合逻辑电路的冒险现象与消除方法 3．熟悉常用门电路逻辑器件的使用方法 4．熟悉用门电路、74LS138和74LS151进行综合性设计的方法 二、实验原理及实验资料 （一）组合电路的一般设计方法 1．设计步骤 根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路，这就是设计组合逻辑电路时要完成的工作。组合逻辑电路的一般设计步骤如图所示。 图组合逻辑电路的一般设计步骤 设计组合逻辑电路时，通常先将实际问题进行逻辑抽象，然后根据具体的设计任务要求列出真值表，再根据器件的类型将函数式进行化简或变换，最后画出逻辑电路图。 2. 组合电路的竞争与冒险（旧实验指导书P17～20） （二）常用组合逻辑器件 1．四二输入与非门74LS00 74LS00为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图所示。它共有四个独立的二输入“与非”门，每个门的构造和逻辑功能相同。
2．二四输入与非门74LS20 74LS20为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图所示。它共有两个独立的四输 入“与非”门，每个门的构造和逻辑功能相同。 图 74LS20引脚排列及内部逻辑结构 3．四二输入异或门74LS86 74LS86为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图所示。它共有四个独立的二输 入“异或”门，每个门的构造和逻辑功能相同。 图 74LS86引脚排列及内部逻辑结构 3．3线－8线译码器74LS138 74LS138是集成3线－8线译码器，其功能表见表。它的输出表达式为 i A B i Y G G G m 122（i ＝0，1，…7；m i 是最小项），与基本门电路配合使用，它能够实现任何三变量的逻辑函数。74LS138为双列直插16脚塑料封装，外部引脚排列如图所示。 表 74LS138的功能表
第四章-逻辑门电路-作业题 (参考答案) -标准化文件发布号：（9456-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII
第四章逻辑门电路 （Logic Gates Circuits） 1．知识要点 CMOS逻辑电平和噪声容限；CMOS逻辑反相器、与非门、或非门、非反相门、与或非门电路的结构； CMOS逻辑电路的稳态电气特性：带电阻性负载的电路特性、非理想输入时的电路特性、负载效应、不用的输入端及等效的输入/输出电路模型； 动态电气特性：转换时间、传输延迟、电流尖峰、扇出特性； 特殊的输入/输出电路结构：CMOS传输门、三态输出结构、施密特触发器输入结构、漏极开路输出结构。 重点： 1．CMOS逻辑门电路的结构特点及与逻辑表达式的对应关系； 2．CMOS逻辑电平的定义和噪声容限的计算； 3．逻辑门电路扇出的定义及计算； 4．逻辑门电路转换时间、传输延迟的定义。 难点： 1．CMOS互补网络结构的分析和设计； 2．逻辑门电路对负载的驱动能力的计算。 （1）PMOS和NMOS场效应管的开关特性 MOSFET管实际上由4部分组成：Gate，Source，Drain和Backgate，Source和Drain之间由Backgate连接，当Gate对Backgate的电压超过某个值时，Source和Drain之间的电介质就会形成一个通道，使得两者之间产生电流，从而导通管子，这个电压值称为阈值电压。对
PMOS管而言，阈值电压是负值，而对NMOS管而言，阈值电压是正值。也就是说，在逻辑电路中，NMOS管和PMOS管均可看做受控开关，对于高电平1，NMOS导通，PMOS 截断；对于低电平0，NMOS截断，PMOS导通。 （2）CMOS门电路的构成规律 每个CMOS门电路都由NMOS电路和PMOS电路两部分组成，并且每个输入都同时加到一个NMOS管和一个PMOS管的栅极（Gate）上。 对正逻辑约定而言，NMOS管的串联（Series Connection）可实现与操作（Implement AND Operation），并联（Parallel Connection）可实现或操作（Implement OR Operation）。PMOS电路与NMOS电路呈对偶关系，即当NMOS管串联时，其相应的PMOS管一定是并联的；而当NMOS管并联时，其相应的PMOS管一定需要串联。 基本逻辑关系体现在NMOS管的网络上，由于NMOS网络接地，输出需要反相（取非）。（3）CMOS逻辑电路的稳态电气特性 一般来说，器件参数表中用以下参数来说明器件的逻辑电平定义： V OHmin输出为高电平时的最小输出电压 V IHmin能保证被识别为高电平时的最小输入电压 V OLmax能保证被识别为低电平时的最大输入电压 V ILmax输出为低电平时的最大输出电压 不同逻辑种类对应的参数值不同。输入电压主要由晶体管的开关门限电压决定，而输出电压主要由晶体管的“导通”电阻决定。 噪声容限是指芯片在最坏输出电压情况下，多大的噪声电平会使得输出电压被破坏成不可识别的输入值。对于输出是高电平的情况，其最坏的输出电压是V OHmin，如果要使该电压能在输入端被正确识别为高电平，即被噪声污染后的电压值应该不小于V IHmin，则噪声容限为 V OHmin-V IHmin。对于输出是低电平的情况，噪声容限为V ILmax-V OLmax。
第十章 逻辑门电路习题及答案 一、填空题 1、门电路中最基本的逻辑门是 、 、 。 2、数字集成电路按制造工艺不同，可分为 和 两大类。 3、MOS 管的 极阻值高，MOS 管的多余脚不允许悬空，否则易产生干扰信号，或因静电损坏集成块。 4、TTL 集成电路的电源电压一般为 V ，TTL 集成电路的输出 直接接地或电源正极。 5、下图逻辑门电路的输出是 电平。 6、下图逻辑门电路对应的函数式是： 。 7、下图逻辑门电路对应的函数式是 。 8、逻辑函数Y=A+B+C ，若A=B=1、C=0，则Y= 9、完成下列数制转换：（1011011）2=（ ）10；（36）10=（ ）2； （386）10=（ ）8421BCD ；（1100100101）8421BCD =（ ）10； （ ）10=（1101000）2；（ ）2=（ 11.25 ）10。 二选择题 1、三极管饱和导通的条件是（ ） A 、BE BC 0.7 U >U BE U V ≥ B 、BE B C 0.7 U U BE U V ≤ 2、电路如图10-1所示，则输出F 的表达式为（ ） A 、F A B C =++ B 、F AB = C 、()F A B C =+ 3、电路如图10-2所示，则输出F 的逻辑表达式为（ ） A 、F A B C =++ B 、F ABC = C 、()F A B C =+ 4、电路如图10-2所示，若C 端接地，则F 的逻辑表达式为（ ） A 、F A B C =++ B 、F AB = C 、F A B =+
5、电路如图10-3所示，其中（ ）是逻辑函数F AB =的相应电路。 A 、 B 、 C 、 6、如图10-4所示逻辑函数F AB CD =+的相应电路是( ) A 、 B 、 C 、 7、已知TTL 电路如图10-5所示，则F 的表达式为（ ） A 、F A B =+ B 、F AB = C 、F A B =+