ALLEGRO约束规则设置步骤(以DDR为例)
Dyyxh@pcbtech
tzyhust@https://www.doczj.com/doc/019112962.html,
本文是我对约束规则设置方面的一些理解,希望对新手能有所帮助.由于本人水平有限,
错误之处难免,希望大家不吝赐教!
在进行高速布线时,一般都需要进行线长匹配,这时我们就需要设置好constraint规则,并
将这些规则分配到各类net group上.下面以ddr为例,具体说明这些约束设置的具体步骤.
1. 布线要求
DDR时钟: 线宽10mil,内部间距5mil,外部间距30mil,要求差分布线,必需精确匹
配差分对走线误差,允许在+20mil以内
DDR地址,片选及其他控制线:线宽5mil,内部间距15mil,外部间距20mil,应走成
菊花链状拓扑,可比ddrclk线长1000-2500mil,绝对不能短
DDR数据线,ddrdqs,ddrdm线:线宽5mil,内部间距15mil,外部间距20mil,最好在
同一层布线.数据线与时钟线的线长差控制在50mil内.
2. 根据上述要求,我们在allegro中设置不同的约束
针对线宽(physical),我们只需要设置3个约束:DDR_CLK, DDR_ADDR,
DDR_DATA
设置好了上述约束之后,我们就可以将这些约束添加到net上了.点击physical rule set
中的attach……,再点击右边控制面板中的more,
弹出对话框
如上图所示,找到ckn0和ckp0,点击apply,则弹出
选中左边列表中的NET_PHYSICAL_TYPE, 在右边空格内输入DDR_CLK, 点击apply,
弹出
即这两个net已经添加上了NET_PHYSICAL_TYPE属性,且值为DDR_CLK. 类似的,可以将DDR数据线,数据选通线和数据屏蔽线的NET_PHYSICAL_TYPE设
为DDR_DATA, DDR地址线,片选线,和其他控制线的NET_PHYSICAL_TYPE设为
DDR_ADDR.
上述步骤完成后,我们就要将已经设好的约束分配到这些net group上. 如下图点击assignment table……
弹出对话框
如下图所示,我们对不同的信号组选择各自的physical约束
有人可能会问,为什么你这还有area0,area1啊这是因为你的这些约束有的地方不可
能达到的,比如在bga封装的cpu内,你引线出来,线间距不可能达到
30,20甚至10
个mil.在这些地方,如果你也按照这个约束那么你的pcb中的drc就不可能消的掉.这
时一个解决办法就是把这些地方划为一个room,然后给他加上room 属性(即为room
的名字area0,1等等).针对这些room内,设定合适的约束(同上).
针对线间距,由于每个都分为组内间距和组外间距,所以共有6个约束: DDR_CLK_INNER,DDR_CLK_OUTER,…………………………
我们只要对这六个约束设置line to line 和line to shape就可以,分别按上述要求设置就
可以了.
剩下的步骤和physical中设置是一样的.不过这时assignment table变成了下面这样.
下面就是设置线的等长.这个需要我们到Ecset中设置.这些高速线一般都需要端接匹
配(数据线由于是双向的,两端都有匹配电阻),所以你的整个etch被分成了好几个net,
这时候这些net的长度计算就比较麻烦.一种情况就是你设置XNET,然后对Xnet计算长
度,我认为这是最省事也是最好的一种办法,还有就是你不管什么Xnet,分别将各段的
长度加起来,算等长.
注: 这个时候有个很矛盾的事情,就是你的时钟线如果想定义为差分线来走,即让
allegro自己等间距的一次拉差分线,你就不能将之定义为Xnet,我自己用的时候是这样
的,我在将时钟线对应的xnet删除后,时钟线就可以成对的拉,而之前尽管设置好了差
分属性,系统也是不认的.不知道大家有没有这个经验.
下面我就讲讲如何设置这些约束,并将这些约束加到对应的xnet上. 点击或setup》electrical constraint spreadsheet,弹出
点击electrical constraint set》routing》total etch length,右边如上图所示出现brd名字,
右键点击brd名字,弹出如下右键菜单
如上图点击create ECset,则弹出
输入DDR_ADDR, 点击ok,则brd名字前出现+号,打开之,可以见到设置好的
DDR_ADDR.
现在针对DDR_ADDR,就可以设定具体的参数了.比如,你可以将最小长度设定为
1600mils, 最大长度设为2500mils.
这个参数的取得其实取决于你的时钟走线拓扑,因为按照走线要求,数据线,地址线等
等都是以时钟线为基准的,所以,你必须先把时钟线布好,至少以后不
能做大的改动,
除非你能保证时钟线走线长度不变.这里我们假设你的时钟线长为1550mil+10mils,则
显然你的地址线不能短于1560mils,我们取为1600mils.
同时我们也可以得到数据线的走线范围为1525+25mils.
类似我们设置好时钟和数据线的约束.
至此,我们设置好了线长约束规则.下面的问题就是如何应用这些规则到net上去.
设定好了Xnet以后,我们就可以在约束管理器中给这些Xnet添加约束. 这时,打开net》routing》total etch length,将右边brd名前+打开,下面则是所有的net
名,拖动鼠标选中需要设置约束的那组信号,点击右键,弹出邮件菜单,选中菜单中的
ECset Reference ,见下图.
弹出对话框
选中下拉列表中的DDR_ADDR,则对刚才选中的哪些xnet添加上了DDR_ADDR约束.
类似的可以添加DDR_DATA,DDR_CLK约束.
设置Xnet主要就是给相关的电阻加上model就可以了.
在PCB设计过程中，需要通过设置各种规则，以满足各种信号的阻抗。比如，常用的高速差分线，我们常控的100欧姆，那么到底走多宽的线以及差分线之间的间距到底是多少，才能满足设计要求的100欧姆阻抗呢？本文就对Allegro 种的基本规则设置做一个详细的讲解。 注：本文是基于Allegro 15 版本的。对于16版本不适用。 首先需要打开规则管理器，可通过以下三种方式打开： 一、点击工具栏上的图标。 二、点击菜单Setup->Constraints 三、在命令栏内输入"cns" 并回车 打开的规则管理器如下：
在最上面一栏有一个On-line DRC，这是对画板过程中不停检测是否违反规则，并可产生DRC。一般我们都默认开启。可以实时查看产生的DRC 错误，并加以修正。 接下来的Spacing rule set 是对走线的线间距设置。比如对于时钟线、复位线、及高速查分线。我们可以再这里面加一规则，使其离其它信号线尽可能的远。 Physical(lines/vias)rule set 是针对各种物理规则设置，比如线宽，不同信号线的过孔等。例如我们可通过电源网络的设置，使其默认线宽比普通信号走线更粗，已满足走线的载流能力。 现针对一个时钟及电源，分别设置间距规则和物理规则。 首先筛选网络，对于需要设置线间距规则的网络赋上Net_Spacing_Type 属性、而对于需要设置线宽规则的网络赋上Net_Physical_type 。而对于即要线间距和线宽规则约束的
网络，可将Net_Spacing_Type 及Net_Physical_type 属性同时赋上。 本例针对的时钟网络，只需要对其赋上Net_Spacing_Type ，方法如下： 点击菜单Edit->Properties 然后在右侧Find 一栏中选择Nets 。如下图所示： 如果你知道PCB上网络名，那么你可以直接在PCB上选择一个网络。假如你并不知道到底哪个网络是时钟，那么你可以选择Find下面的More
PCB设计常用规则 1、电气规则(electrical rules) 电气设计规则用来设置在电路板布线过程中所遵循的电气方面的规则，包括安全间距、短路、未布线网络和未连接引脚这四个方面的规则：（1）、安全间距规则(clearance) 全距离。 安全距离的各项规则以树形结构形式展开，用鼠标单击安全距离规则树中的一个规则名称，如polygon clearance，则对话框的右边区域将显示这个规则使用 铜与文件中其他的对象如走线、焊盘、过孔等的安全距离是0.5mm。 （2）、短路规则(short-circuit) 该规则设定电路板上的导线是否允许短路，在该规则的约束对话框中的constraints区域中选中allow short circuit复选框，则允许短路，反之则不允许短路。---一般保持默认不改 （3）、未布线网络规则(unrouted net) 该规则用于检查指定范围内的网络是否布线成功，如果网络中有布线不成功的，该网络上已经布完的导线将保留，没有成功布线的将保持飞线。---一般保持默认不改 （4）、未连接引脚规则(unconnected) 该规则用于检查指定范围内的元器件引脚是否连接成功。默认是一个空规则，如果有需要设计有关的规则，可以添加。 2、布线规则(routing rules) 布线规则主要是与布线设置有关的规则，共有以下七类： （1）、布线宽度(width) 该规则用于布线时的布线宽度的设定。用户可以为默写特定的网络设置布线宽度，如电源网络。一般每个特定的网络布线宽度规则需要添加一个规则，以便
于其他网络区分。 constraints区域内含有粉色框中的三个宽度约束，即：最小宽度、首选宽度和最大宽度(分别为从左到右的顺序说明)。该区域中还有四个可选项，即：分别检查导线/弧线的最小/最大宽度、检查敷铜连接的最小/最大宽度、特性阻抗驱动的线宽、只针对层集合中的层即可布线层(分别为从上到下顺序说明)。 （2）、布线方式(routing topology) 该规则用于定义引脚之间的布线方式。 此规则有七种布线方式，从上到下的顺序依次表示布线方式为：以最短路径布线、以水平方向为主的布线方式(水平与垂直比为5:1)、 以垂直方向为主的布线方式(垂直与水平比为5:1)、简易菊花状布线方式(需指定起点和终点，否则与shortest方式相同)、中间驱动的菊花状布线方式(需指定起点和终点，否则与shortest方式相同)、平衡菊花状布线方式(需指定起点和终点，否则与shortest方式相同)、放射状布线方式。---在自动布线时需要设置（3）、布线优先级别(routing priority) 该规则用于设置布线的优先次序，优先级别高的网络或对象会被优先布线。优先级别可以设置的范围是0到100，数字越大，级别越高。可在routing priority 选项中直接输入数字设置或用其右侧的增减按钮来调节。---在自动布线时需要设置 （4）、布线板层(routing layers) 该规则用于设置允许自动布线的板层，默认状态下其顶层为垂直走向，底层为水平走向(若要改变布线方向，则可执行auto route-->set up，再单击situs routing strategies对话框中的edit layer directions按钮，打开层布线方向设置对话框来设置走线方向)。---在自动布线时需要设置 （5）、布线转角(routing corners) 该规则用于设置自动布线的转角方式，有45°，90°和圆弧转角三种布线方式。---在自动布线时需要设置 （6）、布线过孔类型(routing via style) 该规则用于设置布线过程中自动放置的过孔尺寸参数，在constraints区域中设置过孔直径(via diameter)和过孔的钻孔直径(via hole size)。---在自动布线时需要
一、PCB板的元素 1、工作层面 对于印制电路板来说，工作层面可以分为6大类， 信号层（signal layer） 内部电源/接地层（internal plane layer） 机械层（mechanical layer）主要用来放置物理边界和放置尺寸标注等信息，起到相应的提示作用。EDA软件可以提供16层的机械层。 防护层（mask layer）包括锡膏层和阻焊层两大类。锡膏层主要用于将表面贴元器件粘贴在PCB上，阻焊层用于防止焊锡镀在不应该焊接的地方。 丝印层（silkscreen layer）在PCB板的TOP和BOTTOM层表面绘制元器件的外观轮廓和放置字符串等。例如元器件的标识、标称值等以及放置厂家标志，生产日期等。同时也是印制电路板上用来焊接元器件位置的依据，作用是使PCB板具有可读性，便于电路的安装和维修。 其他工作层（other layer）禁止布线层Keep Out Layer 钻孔导引层drill guide layer 钻孔图层drill drawing layer 复合层multi-layer 2、元器件封装 是实际元器件焊接到PCB板时的焊接位置与焊接形状，包括了实际元器件的外形尺寸，所占空间位置，各管脚之间的间距等。 元器件封装是一个空间的功能，对于不同的元器件可以有相同的封装，同样相同功能的元器件可以有不同的封装。因此在制作PCB板时必须同时知道元器件的名称和封装形式。 （1）元器件封装分类 通孔式元器件封装（THT，through hole technology） 表面贴元件封装（SMT Surface mounted technology） 另一种常用的分类方法是从封装外形分类：SIP单列直插封装 DIP双列直插封装 PLCC塑料引线芯片载体封装 PQFP塑料四方扁平封装 SOP小尺寸封装 TSOP薄型小尺寸封装 PPGA塑料针状栅格阵列封装 PBGA塑料球栅阵列封装 CSP芯片级封装 (2)元器件封装编号 编号原则：元器件类型+引脚距离（或引脚数）+元器件外形尺寸 例如AXIAL-0.3DIP14RAD0.1RB7.6-15等。 （3、铜膜导线是指PCB上各个元器件上起电气导通作用的连线，它是PCB设计中最重要的部分。对于印制电路板的铜膜导线来说，导线宽度和导线间距是衡量铜膜导线的重要指标，这两个方面的尺寸是否合理将直接影响元器件之间能否实现电路的正确连接关系。 印制电路板走线的原则： ◆走线长度：尽量走短线，特别对小信号电路来讲，线越短电阻越小，干扰越小。 ◆走线形状：同一层上的信号线改变方向时应该走135°的斜线或弧形，避免90°的拐角。
Altium Designer 布线规则设定 2010-09-20 09:07:45| 分类：默认分类 | 标签： |字号大中小订阅 对于 PCB 的设计， Altium Designer 6.0提供了详尽的 10 种不同的设计规则，这些设计规则则包括导线放置、导线布线方法、元件放置、布线规则、元件移动和信号完整性等规则。根据这些规则， Protel DXP 进行自动布局和自动布线。很大程度上，布线是否成功和布线的质量的高低取决于设计规则的合理性，也依赖于用户的设计经验。 对于具体的电路可以采用不同的设计规则，如果是设计双面板，很多规则可以采用系统默认值，系统默认值就是对双面板进行布线的设置。 本章将对 Altium Designer 6.0的布线规则进行讲解。 6.1 设计规则设置 进入设计规则设置对话框的方法是在 PCB 电路板编辑环境下，从 Protel DXP 的主菜单中执行菜单命令Desing/Rules ……，系统将弹出如图 6 — 1 所示的 PCB Rules and Constraints Editor(PCB 设计规则和约束 ) 对话框。 该对话框左侧显示的是设计规则的类型，共分 10 类。左边列出的是 Desing Rules( 设计规则 ) ，其中包括 Electrical （电气类型）、 Routing （布线类型）、 SMT （表面粘着元件类型）规则等等，右边则显示对应设计规则的设置属性。
该对话框左下角有按钮 Priorities ，单击该按钮，可以对同时存在的多个设计规则设置优先权的大小。 对这些设计规则的基本操作有：新建规则、删除规则、导出和导入规则等。可以在左边任一类规则上右击鼠标，将会弹出如图 6 — 2 所示的菜单。 在该设计规则菜单中， New Rule 是新建规则； Delete Rule 是删除规则； Export Rules 是将规则导出，将以 .rul 为后缀名导出到文件中； Import Rules 是从文件中导入规则；Report ……选项，将当前规则以报告文件的方式给出。图 6 — 2 设计规则菜单 下面，将分别介绍各类设计规则的设置和使用方法。 6.2 电气设计规则 Electrical （电气设计）规则是设置电路板在布线时必须遵守，包括安全距离、短路允许等 4 个小方面设置。 1 ． Clearance （安全距离）选项区域设置 安全距离设置的是 PCB 电路板在布置铜膜导线时，元件焊盘和焊盘之间、焊盘和导线之间、导线和导线之间的最小的距离。 下面以新建一个安全规则为例，简单介绍安全距离的设置方法。 （ 1 ）在 Clearance 上右击鼠标，从弹出的快捷菜单中选择New Rule ……选项，如图6 — 3 所示。 图 6 — 3 新建规则 系统将自动当前设计规则为准，生成名为 Clearance_1 的新设计规则，其设置对话框如图 6 — 4 所示。 图 6 — 4 新建 Clearance_1 设计规则 （ 2 ）在 Where the First object matches 选项区域中选定一种电气类型。在这里选定Net 单选项，同时在下拉菜单中选择在设定的任一网络名。在右边 Full Query 中出现InNet （）字样，其中括号里也会出现对应的网络名。 （ 3 ）同样的在 where the Second object matches 选项区域中也选定 Net 单选项，从下拉菜单中选择另外一个网络名。
Doc Scope : Cadence Allegro 15.x Doc Number : SFTCA06001 Author :SOFER Create Date :2005-5-30 Rev :1.00
Allegro 15.x差分线布线规则设置 文档内容介绍： 1.文档背景 (3) 2.Differential Pair信号介绍 (3) 3.如何在Allegro中定义Differential Pair属性 (4) 4.怎样设定Differential Pair在不同层面控制不同线宽与间距 (8) 5.怎样设定Differential Pair对与对之间的间距 (11)
1.文档背景 a)差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，差分线 大多为电路中最关键的信号，差分线布线的好坏直接影响到PCB板子信号质量。 b)差分线一般都需要做阻抗控制，特别是要在多层板中做的各层的差分走线阻抗都 一样，这个一点要在设计时计算控制，否则仅让PCB板厂进行调整是非常麻烦的事情，很多情况板厂都没有办法调整到所需的阻抗。 c)Allegro版本升级为15.x后，差分线的规则设定与之前版本有很大的改变。虽然 Allegro15.0版本已经发布很长时间了，但是还是有很多人对新版本的差分线规则设置不是很清楚。 2.Differential Pair信号介绍 差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。 差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面： a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。 b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。 c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。 …… 由于篇幅问题，这里对差分信号不做深入介绍了。
印制电路板设计规范 一、适用范围 该设计规范适用于常用的各种数字和模拟电路设计。对于特殊要求的，尤其射频和特殊模拟电路设计的需量行考虑。 应用设计软件为Pｒoteｌ9９SE。也适用于DXP Design软件或其他设计软件。 二、参考标准 GB ４５８8.3—８8??印制电路板设计和使用 Q/ＤKBA—Ｙ０04—１99９?华为公司内部印制电路板ＣＡD工艺设计规范 三、专业术语 1.PＣB（Priｎt cｉrcuit Board）:印制电路板 2.原理图（SCH图）：电路原理图，用来设计绘制,表达硬件电路之间各种 器件之间的连接关系图。 3.网络表(NetList表):由原理图自动生成的，用来表达器件电气连接的关系 文件。 四、规范目的 1.规范规定了公司PCＢ的设计流程和设计原则，为后续PCB设计提供了 设计参考依据。 2.提高ＰＣB设计质量和设计效率，减小调试中出现的各种问题，增加电 路设计的稳定性。 3.提高了PCB设计的管理系统性,增加了设计的可读性,以及后续维护的便 捷性。 4.公司正在整体系统设计变革中,后续需要自主研发大量电路板，合理的PC Ｂ设计流程和规范对于后续工作的开展具有十分重要的意义。 五、SCH图设计 5．1 命名工作 命名工作按照下表进行统一命名,以方便后续设计文档构成和网络表的生成。有些特殊器件,没有归类的，可以根据需求选择其英文首字母作为统一命名。
对于元器件的功能具体描述，可以在Lib Ref中进行描述。例如:元器件为按键，命名为U100,在Lib Ref中描述为KEＹ。这样使得整个原理图更加清晰,功能明确。 ５.2 封装确定 元器件封装选择的宗旨是 1. 常用性。选择常用封装类型,不要选择同一款不常用封装类型，方便元器件购买，价格也较有优势。 2. 确定性。封装的确定应该根据原理图上所标示的封装尺寸检查确认，最好是购买实物后确认封装。 ３. 需要性。封装的确定是根据实际需要确定的。总体来说,贴片器件占空间小，但是价格贵,制板相同面积成本高，某些场合下不适用。直插器件可靠性高,焊接方便,但所占空间大，高性能的MＣU已经逐步没有了直插封装。实际设计应该根据使用环境需求选择器件。如下几个例子说明情况： ａ．电阻贴片和直插的选择 选择直插和贴片电阻主要从精度和功率方面考虑。直插电阻一般精度较高,可以选择0.1%甚至更高的精度，功率可以根据需要选择。常见直插电阻的功率为１/4W。一般在模拟回路采用直插封装，能够更好的保证精度。(特殊情况下也可选择贴片,但须考虑成本问题） 贴片电阻精度一般常见的为5%。功率为1/１0Ｗ。基本用在数字电路。成本比直插高，但是占空间小。 b. ＢGA封装的问题 是否选择ＢGA封装的元器件,主要考虑实际的需求。BGA的特点是占空间小,管脚集成度高，可靠性好，受电磁干扰程度小。但是由于管脚密闭，对于管脚的调试不方便。同时由于BGＡ的环形管脚排布,使得ＢＧＡ封装的元器件对于电路板设计有更高要求，一般至少需要４层以上。BGA越复杂,板的层数要求越高,设计成本越高。 c. 电源芯片的封装问题 一般的数字电路常用的稳压器芯片如AS11１7-３.３/1．2等。选择封装的时候应该注意其三个管脚的定义是否与设计相同。确定电源芯片的封装定义。
中国移动通信集团北京有限公司 数据业务部 布线与标签配置格式规范 本文档版权由中国移动通信集团北京有限公司所有。未经中国移动通信集团北京有限公司书面许可，任何单位和个人不得以任何形式摘抄、复制本文档的部分或全部，并以任何形式传播。
目录 文档信息 (1) 核实文档版本 (1) 修改记录 (1) 文档批准 (1) 分发 (1) 本文档拟分发往的部门或个人名单 (1) 本文档拟分发往参考的部门或个人名单 (1) 1范围 (2) 2引用标准 (2) 3定义 (2) 4缩略语 (2) 5责任 (2) 6机柜布线要求 (2) 6.1机柜布线 (2) 6.2设备摆放 (3) 7标签制作规范 (4) 7.1设备标签 (4) 7.1.1客户标签 (4) 7.1.2数据中心内部设备及内部系统标签 (5) 7.2线缆标签 (6) 8附录 (8) 8.1北京移动数据中心内部设备命名规范 (8) 8.2相关文件 (10)
文档信息 核实文档版本 使用本文档前，文档使用者有责任核实当前版本的有效性。 修改记录 对本文档所有修改都应按修改时间顺序记录在此。 文档批准 您本人或您本人指定的代表的签字表明您批准了本文档内容。它也表明您已经仔细地阅读、审查和考虑到了本文档对您的部门有怎样的影响以及它是否符合公司的指导方向。 批准签字 分发 本文档拟分发往的部门或个人名单 BMCC数据业务部数据中心人员 本文档拟分发往参考的部门或个人名单
1范围 数据中心所有网络设备，客户设备以及移动内部业务系统设备。 2引用标准 a)《中国移动通信网网元设备编码和路由命名原则》 b)《中国移动通信网网元设备编码和路由命名原则补充规定》 c)中国移动数据网资源命名规范（V1.1.0） d)中国移动电信级数据机房规范（讨论稿） 3定义 4缩略语 5责任 运行维护组人员要按照流程执行客户安装服务，完成客户网线布线及标签工作。配合数据 业务平台机房内部系统集成商布线施工，验收集成商网线及标签是否合格。 6机柜布线要求 6.1机柜布线 传输线(红线)： 网线从机柜的左侧面中间位置由上向下走, 在每个设备上方接到网卡(左面图)。 光纤从机柜的右侧面中间位置由上向下走, 在每个设备上方接到网卡(左面图)。 电源线(褐色)： 从电源插座旁由上向下走, 然后接到相关设备(右面图)。而有些设备是双电源，都是按照 (右面图)电源插座旁固定位置。 机柜安装及机房综合布线规定要求，参见BMCCMDC-TMISM074《现场施工管理办法》。
一、电路版设计的先期工作 1、利用原理图设计工具绘制原理图，并且生成对应的网络表。当然，有些特殊情况下，如电路版比较简单，已经有了网络表等情况下也可以不进行原理图的设计，直接进入PCB设计系统，在PCB设计系统中，可以直接取用零件封装，人工生成网络表。 2、手工更改网络表将一些元件的固定用脚等原理图上没有的焊盘定义到与它相通的网络上，没任何物理连接的可定义到地或保护地等。将一些原理图和PCB封装库中引脚名称不一致的器件引脚名称改成和PCB封装库中的一致，特别是二、三极管等。 二、画出自己定义的非标准器件的封装库 建议将自己所画的器件都放入一个自己建立的PCB 库专用设计文件。 三、设置PCB设计环境和绘制印刷电路的版框含中间的镂空等 1、进入PCB系统后的第一步就是设置PCB设计环境，包括设置格点大小和类型，光标类型，版层参数，布线参数等等。大多数参数都可以用系统默认值，而且这些参数经过设置之后，符合个人的习惯，以后无须再去修改。 2、规划电路版，主要是确定电路版的边框，包括电路版的尺寸大小等等。在需要放置固定孔的地方放上适当大小的焊盘。对于3mm 的螺丝可用6.5~8mm 的外径和3.2~3.5mm 内径的焊盘对于标准板可从其它板或PCB izard 中调入。 注意：在绘制电路版地边框前，一定要将当前层设置成Keep Out 层，即禁止布线层。 四、打开所有要用到的PCB 库文件后，调入网络表文件和修改零件封装 这一步是非常重要的一个环节，网络表是PCB自动布线的灵魂，也是原理图设计与印象电路版设计的接口，只有将网络表装入后，才能进行电路版的布线。 在原理图设计的过程中，ERC检查不会涉及到零件的封装问题。因此，原理图设计时，零件的封装可能被遗忘，在引进网络表时可以根据设计情况来修改或补充零件的封装。 当然，可以直接在PCB内人工生成网络表，并且指定零件封装。 五、布置零件封装的位置，也称零件布局 Protel99可以进行自动布局,也可以进行手动布局。如果进行自动布局，运行"Tools"下面的"Auto Place",用这个命令，你需要有足够的耐心。布线的关键是布局，多数设计者采用手动布局的形式。用鼠标选中一个元件，按住鼠标左键不放，拖住这个元件到达目的地，放开左键，将该元件固定。Protel99在布局方面新增加了一些技巧。新的交互 第 1 页
高速布线规则 SDRAM的布线规则 该嵌入式系统使用64M字节的SDRAM扩展数据存储区，由两片K4S561632组成工作在32位模式下。最高频率可达100M以上，对于SDRAM的数据线、时钟线、片选及其它控制信号需要进行线长匹配，由此提出以下布线要求： 1. SDRAM时钟信号：时钟信号频率较高，为避免传输线效应，按照工作频 率达到或超过75MHz时布线长度应在1000mil以内的原则及为避免与相邻信号产生串扰。走线长度不超过1000mil，线宽10mil，内部间距5mil，外部间距30mil，要求差分布线，精确匹配差分对走线。误差允许在20mil以内。 2. 地址,片选及其它控制信号：线宽5mil，外部间距12mil，内部间距10mil。 尽量走成菊花链拓补。可有效控制高次谐波干扰，可比时钟线长，但不能短。 3. SDRAM数据线：线宽5mil，内部间距5mil，外部间距8mil，尽量在同 一层布线，数据线与时钟线的线长差控制在50mil内。 根据布线要求，在Allegro中设置不同的约束：针对线宽设置3 个约束SDRAM_CLK，SDRAM_ADDDR，SDRAM_DATA，设置完约束后将约束添加到 对应的net上。使得各个net都具有线宽、线距约束属性。最后为不同的信号组选择合适的约束即可。但是设置的约束在系统CPU内部是无法达到的。因为EP9315为BGA封装。pin间距1.27毫米，显然在CPU内部，线宽线距无法达到上述要求，利用Allegro设置CPU特殊走线区域cpu_area。并加上area属性，在此区域中另 设置适合BGA内部走线的约束。 Xnet在IDE总线等长布线中的应用 系统中的IDE接口设计 EP9315强大的外设接口能力能够直接驱动IDE硬盘，布线时需要注意IDE总线的等长设置，但是IDE总线这类高速线需要端接匹配，可以防止信号反射和回流。如图2所示其中的排阻起到了端接匹配的作用，但使得整个走线被分为好几个NET，而Allegro中常用的走线长度设置propagation_delay和relative_propagation_delay只能针对同一NET设置.IDE总线信号由EP9315扇出，要求EP9315到IDE接口走线DD*+UBDD*(如图2中NET)等长，误差为+/-20mil，最简单的方法是分别设置DD*等长和UBDD*等长，误差各位+/-10mil，就可以达到要求，但是增加了布线难度，特别当DD*有较大绕线空间。而UBDD*没有足够绕线空间时。这样设置等长不可行。Allegro提供了一种方法，将DD*和UBDD* 走线相加再进行等长比对，这就要用到Xnet。
布线的基本规则 PCB布线的布通率依赖于良好的布局和布线规则的设置。布线规则可以预先制定，包括走线的弯曲次数、导通孔的数目、步进的大小等。一般先进行探索式布线，快速地把地短线连通，然后进行迷宫式布线，先全局性地优化尚未布的联机路径。可以根据需要断开已布的线，并试着重新再布线，可以改进总体效果。 对目前高密度的PCB板设计，过孔不太适合了，它浪费了许多宝贵的布线通道。为了解决这一矛盾，出现了盲孔和埋孔技朮，它不但完成了导通孔的作用，还省出许多布的通道，使布线过程完成得更加方便、流畅、完善。 1．印制电路板的走线 印制电路板的走线即印制电路板上的导线，是指PCB板上起各个元器件电气导通作用的联机。印制电路板的走线具有长度、宽度、厚度、形状、方向等属性，这些不同的属性在PCB设计中以体现出不同的作用，PCB设计者需要进行深入的了解，才能真正设计出高质量的PCB。 (1) 走线长度 尽量走短线，特别是对信号电路来讲，线越短电阻越小，干扰越小，同时耦合线的长度应尽量减短。 (2) 走线形状 同一层上的信号线改变方向时应该走斜线或弧形，且曲率半径比较好，应避免直角拐角。
(3) 走线宽度和中心距 在PCB设计中，网络性质相同的印制电路板线条的宽度要求一致，这样有利于阻抗匹配。从印制电路板制作工艺来讲，宽度可以做到0.3mm、0.2mm甚至0.1mm，中心距也可以做到0.3mm、0.2mm甚至0.1mm。但是，随着线条的变细，间距变小，在生产过程中的质量就更加难以控制，废品率将上升。综合考虑以上的因素，选用0.25mm 线宽和0.25mm线间距的布线原则比较适宜，这样既能有效控制质量，也能满足用户要求。 (4) 多层板走线方向 多层板走线要按电源层、地线层和信号层分开，减少电源、地、信号之间的干扰。多层板走线要求相邻两层板的线条应昼量互相垂直，或走斜线、曲线，不能平行走线，以利于减少板层间的耦合和干扰。大面积的电源层和大面积的地层要相邻。实际上电源层和地层之间形成一个电容，能够起到滤波作用。 2．焊盘设计要求 因为目前表面贴装元器件还没有统一的标准，不同的国家、不同的生产厂商所生产的元器件外形封装都有差异，所以在选择焊盘尺寸时，应与自己所选的元器件的封装外形、引脚等与焊接相关的尺寸进行比较。 (1) 焊盘长度 在焊点可靠性中，焊盘长度所起的作用比焊盘宽度更为重要，焊点的可靠性主要取决于长度而不是宽度。其尺寸的选择，要有利于焊
主题：Protel DXP布线规则设置 对于 PCB 的设计， Protel DXP 提供了详尽的 10 种不同的设计规则，这些设计规则则包括导线放置、导线布线方法、元件放置、布线规则、元件移动和信号完整性等规则。根据这些规则， Protel DXP 进行自动布局和自动布线。很大程度上，布线是否成功和布线的质量的高低取决于设计规则的合理性，也依赖于用户的设计经验。 对于具体的电路可以采用不同的设计规则，如果是设计双面板，很多规则可以采用系统默认值，系统默认值就是对双面板进行布线的设置。 本章将对 Protel DXP 的布线规则进行讲解。 6.1 设计规则设置 进入设计规则设置对话框的方法是在 PCB 电路板编辑环境下，从 Protel DXP 的主菜单中执行菜单命令Desing/Rules ……，系统将弹出如图6-1 所示的 PCB Rules and Constraints Editor(PCB 设计规则和约束 ) 对话框。 图6-1 PCB 设计规则和约束对话框 该对话框左侧显示的是设计规则的类型，共分 10 类。左边列出的是 Desing Rules( 设计规则 ) ，其中包括 Electrical （电气类型）、 Routing （布线类型）、 SMT （表面粘着元件类型）规则等等，右边则显示对应设计规则的设置属性。 该对话框左下角有按钮 Priorities ，单击该按钮，可以对同时存在的多个设计规则设置优先权的大小。 对这些设计规则的基本操作有：新建规则、删除规则、导出和导入规则等。可以在左边任一类规则上右击鼠标，将会弹出如图6-2 所示的菜单。
在该设计规则菜单中， New Rule 是新建规则； Delete Rule 是删除规则； Export Rules 是将规则导出，将以 .rul 为后缀名导出到文件中； Import Rules 是从文件中导入规则；Report ……选项，将当前规则以报告文件的方式给出。图 6 — 2 设计规则菜单 下面，将分别介绍各类设计规则的设置和使用方法。 6.2 电气设计规则 Electrical （电气设计）规则是设置电路板在布线时必须遵守，包括安全距离、短路允许等 4 个小方面设置。 1 ． Clearance （安全距离）选项区域设置 安全距离设置的是 PCB 电路板在布置铜膜导线时，元件焊盘和焊盘之间、焊盘和导线之间、导线和导线之间的最小的距离。 下面以新建一个安全规则为例，简单介绍安全距离的设置方法。 （ 1 ）在 Clearance 上右击鼠标，从弹出的快捷菜单中选择New Rule ……选项，如图6-3 所示。 图6-3 新建规则 系统将自动当前设计规则为准，生成名为 Clearance_1 的新设计规则，其设置对话框如图6-4 所示。
ALLEGRO约束规则设置步骤（以DDR为例） Dyyxh@pcbtech tzyhust@https://www.doczj.com/doc/019112962.html,
本文是我对约束规则设置方面的一些理解，希望对新手能有所帮助。由于本人水平有限，错误之处难免，希望大家不吝赐教！ 在进行高速布线时，一般都需要进行线长匹配，这时我们就需要设置好constraint规则，并将这些规则分配到各类net group上。下面以ddr为例，具体说明这些约束设置的具体步骤。1．布线要求 DDR时钟: 线宽10mil，内部间距5mil，外部间距30mil，要求差分布线，必需精确匹配差分对走线误差，允许在＋20mil以内 DDR地址、片选及其他控制线：线宽5mil，内部间距15mil，外部间距20mil，应走成菊花链状拓扑，可比ddrclk线长1000－2500mil，绝对不能短 DDR数据线，ddrdqs，ddrdm线：线宽5mil，内部间距15mil，外部间距20mil，最好在同一层布线。数据线与时钟线的线长差控制在50mil内。 2．根据上述要求，我们在allegro中设置不同的约束 针对线宽（physical），我们只需要设置3个约束：DDR_CLK, DDR_ADDR, DDR_DATA 设置好了上述约束之后，我们就可以将这些约束添加到net上了。点击physical rule set 中的attach……，再点击右边控制面板中的more，
弹出对话框 如上图所示，找到ckn0和ckp0，点击apply，则弹出
选中左边列表中的NET_PHYSICAL_TYPE, 在右边空格内输入DDR_CLK, 点击apply，弹出 即这两个net已经添加上了NET_PHYSICAL_TYPE属性，且值为DDR_CLK. 类似的，可以将DDR数据线，数据选通线和数据屏蔽线的NET_PHYSICAL_TYPE设为DDR_DATA, DDR地址线，片选线，和其他控制线的NET_PHYSICAL_TYPE设为DDR_ADDR. 上述步骤完成后，我们就要将已经设好的约束分配到这些net group上。 如下图点击assignment table……
Protel 自动布线规则 一、布线的层面 Protel98、99的PCB编辑器，可以在16个“Signal Layer（信号层面）”上实现布线，每个都可以单独设置布线属性。对双面板的自动布线来说，应该让系统仅“在Top（顶层）”和“Bot(底层）”两个层面布线；对单面板则只能在“Bot（底层）”布线。其他的信号层应该处于禁止自动布线状态，否则系统会自动使用任何可用的信号层。 设定层面的布线属性，可在“Design Rules”对话框中设定。执行菜单命令“Design/Rule s...”，弹出“Design Rules"对话框，单击“Routing”选项卡，选中“Rule Classes”列表框中的“R outing Layers”项，这时显示的对话框如图1所示。 图1 然后单击按钮“Properties...”后，将弹出“Routing Layers Rule”对话框如图2所示。 图2
对话框中的“Rule Attributes”项，就是双面板常用的层面布线属性。其中水平布线T=“H orizontal”,底层设置成垂直布线B=“Vertical”，14个中间信号层都设置成不使用1-14=“Not Used”。制作单面板时，因为只有底层是实际布线层，所以要把Bottom Layer的布线方向设定为任意，即B=“Any”,其他都设置成不使用，即“Not Used”。 二、布线的区域 自动布线时必须划定一个区域，让系统在限定的区域内进行布线操作。如果没有明确规定布线区域，Protel98、99的PCB编辑器将有可能（根据电路的复杂程度）使用全部图纸空间来布线，这肯定是不允许的。设定自动布线的区域，需要使用“Keep Out Layer（禁止布线层）”。因为Protel98、99在信号层自动布线的同时，将不停地检索与布线位置对应的禁止布线层，如果禁止布线层的对应位置为空，表示给位置可以布线，否则表示该位置禁止布线，这时系统将改变布线的方向，向其他方向搜索可布线的位置。根据这个原理，可以任意规定布线的区域。例如：通常把印制电路板边界的边框线画在“Keep Out Layer（禁止布线层）”上，这样被限定在印制电路板的边界内。因此，可以把绘制在“Keep Out Layer”上的 图形称为“电气边界”。 三、布线的其他规则 Protel为自动布线规定了很多默认的规则，设计者通常不需要重新设置，但是应该了解 这些规则的内容和意义。 1、Clearance Constraint（安全距离）两个导体之间的最小距离，默认值=10mil。 2、Routing Corners(布线拐角模式）默认值=45度。 3、Routing Priority（布线优先级别）范围0-100，数值越大，级别越高。自动布线时， 级别高的先走线。 4、Routing Topology(自动布线方式）默认值设置为“Shortest（最短布线长度）”。 5、Routing Via Style（过孔类型）有3个参数：“Style（类型）”默认值为“Through（通 孔）”，孔径默认值为“Hole Size=28mil”,外径默认值为“Width=50mil”。 6、Width Constraint(布线宽度）默认值为10mil。 以上这些规则多可在图1所示的对话框的“Routing”选项卡“Rule Classes”列表框中找到，每项规则多可以有多哥不同对象设置值。例如，布线宽度可以按网络名分别设置，电源VCC和接地GND的布线宽度可以设定的粗一些，其他走线细一些，等等。用对话框中的“A dd...”按钮，可将多个作用对象的设置值，加到“Scope”列表框中。 由于可以设定的布线规则非常多，而且有些参数之间又互相有牵连，设置不合适的话，很可能适得其反。因此初学者一般使用默认值即可，等对布线规则的理解程度提高后，在进 行高标准的规则设置。
对于PCB 的设计，Altium Designer .0提供了详尽的10 种不同的设计规则，这些设计规则则包括导线放置、导线布线方法、元件放置、布线规则、元件移动和信号完整性等规则。根据这些规则，Protel DXP 进行自动布局和自动布线。很大程度上，布线是否成功和布线的质量的高低取决于设计规则的合理性，也依赖于用户的设计经验。 对于具体的电路可以采用不同的设计规则，如果是设计双面板，很多规则可以采用系统默认值，系统默认值就是对双面板进行布线的设置。 本章将对Altium Designer .0的布线规则进行讲解。 .1 设计规则设置 进入设计规则设置对话框的方法是在PCB 电路板编辑环境下，从Protel DXP 的主菜单中执行菜单命令Desing/Rules ……，系统将弹出如图— 1 所示的PCB Rules and Constraints Editor(PCB 设计规则和约束) 对话框。 该对话框左侧显示的是设计规则的类型，共分10 类。左边列出的是Desing Rules( 设计规则) ，其中包括Electrical （电气类型）、Routing （布线类型）、SMT （表面粘着元件类型）规则等等，右边则显示对应设计规则的设置属性。 该对话框左下角有按钮Priorities ，单击该按钮，可以对同时存在的多个设计规则设置优先权的大小。 对这些设计规则的基本操作有：新建规则、删除规则、导出和导入规则等。可以在左边任一类规则上右击鼠标，将会弹出如图— 2 所示的
菜单。 在该设计规则菜单中，New Rule 是新建规则；Delete Rule 是删除规则；Export Rules 是将规则导出，将以 .rul 为后缀名导出到文件中；Import Rules 是从文件中导入规则；Report ……选项，将当前规则以报告文件的方式给出。图— 2 设计规则菜单 下面，将分别介绍各类设计规则的设置和使用方法。 .2 电气设计规则 Electrical （电气设计）规则是设置电路板在布线时必须遵守，包括安全距离、短路允许等4 个小方面设置。 1 ．Clearance （安全距离）选项区域设置 安全距离设置的是PCB 电路板在布置铜膜导线时，元件焊盘和焊盘之间、焊盘和导线之间、导线和导线之间的最小的距离。 下面以新建一个安全规则为例，简单介绍安全距离的设置方法。 （ 1 ）在Clearance 上右击鼠标，从弹出的快捷菜单中选择New Rule ……选项。 系统将自动当前设计规则为准，生成名为Clearance_1 的新设计规则。 （ 2 ）在Where the First object matches 选项区域中选定一种电气类型。在这里选定Net 单选项，同时在下拉菜单中选择在设定的任一网络名。在右边Full Query 中出现InNet （）字样，其中括号里也会出现对应的网络名。 （ 3 ）同样的在where the Second object matches 选项区域中也
https://www.doczj.com/doc/019112962.html,凝风网原创在PCB设计过程中，需要通过设置各种规则，以满足各种信号的阻抗。比如，常用的高速差分线，我们常控的100欧姆，那么到底走多宽的线以及差分线之间的间距到底是多少，才能满足设计要求的100欧姆阻抗呢？本文就对Allegro 种的基本规则设置做一个详细的讲解。 注：本文是基于Allegro 15 版本的。对于16版本不适用。 首先需要打开规则管理器，可通过以下三种方式打开： 一、点击工具栏上的图标。 二、点击菜单Setup->Constraints 三、在命令栏内输入"cns" 并回车 打开的规则管理器如下：
https://www.doczj.com/doc/019112962.html,凝风网原创 在最上面一栏有一个On-line DRC，这是对画板过程中不停检测是否违反规则，并可产生DRC。一般我们都默认开启。可以实时查看产生的DRC 错误，并加以修正。 接下来的Spacing rule set 是对走线的线间距设置。比如对于时钟线、复位线、及高速查分线。我们可以再这里面加一规则，使其离其它信号线尽可能的远。 Physical(lines/vias)rule set 是针对各种物理规则设置，比如线宽，不同信号线的过孔等。例如我们可通过电源网络的设置，使其默认线宽比普通信号走线更粗，已满足走线的载流能力。
https://www.doczj.com/doc/019112962.html,凝风网原创 现针对一个时钟及电源，分别设置间距规则和物理规则。 首先筛选网络，对于需要设置线间距规则的网络赋上Net_Spacing_Type 属性、而对于需要设置线宽规则的网络赋上Net_Physical_type 。而对于即要线间距和线宽规则约束的网络，可将Net_Spacing_Type 及Net_Physical_type 属性同时赋上。 本例针对的时钟网络，只需要对其赋上Net_Spacing_Type ，方法如下： 点击菜单Edit->Properties 然后在右侧Find 一栏中选择Nets 。如下图所示：
Routing 布线设计规则 1 Clearance Constraint-安全间距 Routing Corners-布线转角 Routing Layers-布线板层 Routing Priority-布线次序 Routing Topology-布线逻辑 Routing Via Style-过孔型式 SMD To Corner Constraint-SMD焊点限制 Width Constraint-走线线宽 安全间距(Routing标签的Clearance Constraint) 它规定了板上不同网络的走线焊盘过孔等之间必须保持的距离。一般板子可设为0.254mm，较空的板子可设为0.3mm，较密的贴片板子可设为-0.22mm，极少数印板加工厂家的生产能力在-0.15mm，假如能征得他们同意你就能设成此值。0.1mm 以下是绝对禁止的 布线层面和方向（Routing标签的Routing Layers） 此处可设置使用的走线层和每层的主要走线方向。请注意贴片的单面板只用顶层，直插型的单面板只用底层，但是多层板的电源层不是在这里设置的（可以在Design-Layer Stack Manager中，点顶层或底层后，用Add Plane 添加，用鼠标左键双击后设置，点中本层后用Delete 删除），机械层也不是在这里设置的（可以在Design-Mechanical Layer 中选择所要用到的机械层，并选择是否可视和是否同时在单层显示模式下显示）。 机械层1 一般用于画板子的边框； 8i H-Z)_ o q O0 机械层3 一般用于画板子上的挡条等机械结构件；2R k S f0W:U J B w G0 机械层4 一般用于画标尺和注释等，具体可自己用PCB Wizard 中导出一个PCAT结构的板子看一下 走线线宽（Routing标签的Width Constraint） 它规定了手工和自动布线时走线的宽度。整个板范围的首选项一般取-0.6mm，另添加一些网络或网络组（Net Class）的线宽设置，如地线、+5 伏电源线、交流电源输入线、功率输出线和电源组等。网络组可以事先在Design-Netlist Manager中定义好，地线一般可选1mm 宽度，各种电源线一般可选-1mm 宽度，印板上线宽和电流的关系大约是每毫米线宽允许通过1安培的电流，具体可参看有关资料。当线径首选值太大使得SMD 焊盘在自动布线无法走通时，它会在进入到SMD 焊盘处自动缩小成最小宽度和焊盘的宽度之间的一段走线，其中Board 为对整个板的线宽约束，它的优先级最低，即布线时首先满足网络和网络组等的线宽约束条件。 过孔形状（Routing标签的Routing Via Style） 它规定了手工和自动布线时自动产生的过孔的内、外径，均分为最小、最大和首选值，其中首选值是最重要的