硬件工程师笔试题
一、电路分析：
1竞争与冒险
在组合逻辑中，在输入端的不同通道数字信号中经过了不同的延时，导致到达该门的时间不
一致叫竞争。因此在输出端可能产生短时脉冲(尖峰脉冲)的现象叫冒险。
常用的消除竞争冒险的方法有：输入端加滤波电容、选通脉冲、修改逻辑设计等。
2、同步与异步
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。
同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化与时钟脉冲同步，而其它的触发器的状态变化不与时钟脉冲同步。
异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步
同步就是双方有一个共同的时钟，当发送时，接收方同时准备接收。异步双方不需要共同的
时钟，也就是接收方不知道发送方什么时候发送，所以在发送的信息中就要有提示接收方开
始接收的信息，如开始位，结束时有停止位
3、仿真软件：Proteus
4、Setup 和Hold time
Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的
时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样
不能被打入触发器。
5、IC设计中同步复位与异步复位的区别
同步复位在时钟沿采集复位信号，完成复位动作。异步复位不管时钟，只要复位信号满足条
件，就完成复位动作。异步复位对复位信号要求比较高，不能有毛刺，如果其与时钟关系
不确定，也可能出现亚稳态。
6、常用的电平标准
TTL : transistor-transistor logic gate晶体管—晶体管逻辑门
CMOS: Complementary Metal Oxide Semiconductor 互补金属氧化物半导体
LVTTL( Low Voltage TTL )、LVCMOS( Low Voltage CMOS)： 3.3V、2.5V
RS232 RS485
7、TTL电平与CMOS电平
TTL 电平和CMOS 电平标准
TTL 电平：5V 供电
输出L：<0.4V ；H ：>2.4V 1
输入L：<0.8V ；H ：>2.0V 0 CMOS 电平：（一般是12V 供电）
输出L：<0.1*Vcc ；H ：>0.9*Vcc 输入L：<0.3*Vcc ；H ：>0.7*Vcc.
CMOS 电路临界值（电源电压为＋5V）VOHmin =4.5V VOLmax =0.5V VIHmin =3.5V VILmax =1.5V
特性区别：
CMOS 是场效应管构成，TTL 为双极晶体管构成；
CMOS的逻辑电平范围比较大（3?15V）, TTL只能在5V下工作；
CMOS 的高低电平之间相差比较大、抗干扰性强，TTL 则相差小，抗干扰能力差；
CMOS功耗很小，TTL功耗较大（1?5mA/门）;
CMOS 的工作频率较TTL 略低，但是高速CMOS 速度与TTL 差不多相当。
8、RS232、RS485
RS232：采用三线制传输分别为TXD\RXD\GND ，其中TXD 为发送信号，RXD 为接收信
号。
全双工，在RS232中任何一条信号线的电压均为负逻辑关系。即：－15v ~ －3v 代表 1
＋3v ~ ＋15v 代表0
RS485:采用差分传输（平衡传输）的方式，半双工，一般有两个引脚A、B o AB间的电势
差U 为UA-UB:
不带终端电阻AB 电势差：＋ 2 ?＋6v 逻辑‘ 1'；
－2 ?－6v 逻辑‘ 0'；带终端电阻AB 电势差：大于＋200mv 逻辑‘ 1'；
小于—200mv 逻辑’0';注意：AB之间的电压差不小于200mv。波特率计算：如图，传输9bit （1起始位+8数据位）花费的时间为79U& 1s传输的数据量为1/0.000079*9 = 113924 ,可以推测波特设置的波特率为115200b RS485的波特率计算同理。（二
进制系统中，波特率等于比特率）终端电阻其目的就是消耗通信电缆中的信号反射，其原因有两个：阻抗不连续喝阻抗不匹配。
9、CAN BUS
要点（显性与隐性电平）：
显性位即无论总线上各节点想将总线驱动成什么样的电平，只要有一个节点驱动为显性位，则总线表现为显性位的电平；隐性位正好相反，只有各节点都不将总线驱动成显性位的电平，总线才表现为隐性位对应的电平。显性位电平为Vh-Vl=2V ，逻辑上为“ 0”；隐性位电平为Vh-
Vl=0V ，逻辑上为“ 1”。
Figur* 3 Typtcat 匚AH Conf3tctlon Dhanm
CAN 总线在没有节点传输报文时是一直处于隐性状态。当有节点传输报文时显性覆盖 隐性，由于CAN 总线是一种串行总线，也就是说报文是一位一位的传输的，而且是数字信 号（0和1），1代表隐性，0代表显性。在传送报文的过程中是显隐交替的，就像二进制数 字0101001等，这样就能把信息发送出去，而总线空闲的时候是一直处于隐性的。
“显性”具有“优先”的意味，总线上执行逻辑上的线“与”时，只要有一个单元输出显 性电平，总线上即为显性电平； 只有所有的单元都输出隐性电平，
总线上才为隐性电平。（显 性电平比隐性电平更强）
隐性（逻辑'1' :
H=2.5V ，L=2.5V ，H-L=0V 显示（逻辑'0': H=3.5V ，L=1.5V ，H-L=2V
共同点：CAN_BUS 空闲状态为隐性状态，相当于串口通信（
232/485 ）的停止位‘1'当
准备发送数据时，CAN_BUS 的状态由隐性变成显性，相当于串口通信（
232/485）的起始位 '0'。 10、KNX BUS
1、 概述：KNX 是Konnex 的缩写。1999年5月，欧洲三大总线协议 EIB 、BatiBus 和EHSA 合并成立了 Konnex 协会，提出了 KNX 协议。该协议以EIB 为基础，兼顾了 BatiBus 和EHSA 的物理层规范，并吸收了 BatiBus 和EHSA 中配置模式等优点，提供了家庭、楼宇自动化的
完整解决方案。
2、 总线框架：
A 、总线一区域总线（15条）一主干道（15剝一总线设备（64个）
B 、 15*15*64=14400 个设备
C 、 三种结构：线形、树形、和星形
D 、 KNX 总线协议遵循OSI 模型协议规范，并进行了合理的简化。由物理层、数据链接层、 网络层、传输层和应用层组成，会话层和表示层的功能则并入应用层与传输层
3、 配置模式：
EJ
CAN
FTU
TCM 12* *沖 CAM ^OTXb-ps
*&S ArtUwh OOr Sr 血ii □C M
owee comi ^VMW *
申屮 Dfr^ef infoflrvflHM
M &X 杷 C'Mr.i cwf h^nMoojie
ECM EAp 世 艳
ETt.t EttdrtrKTlVtMfr
htooule
FCM irxn&ni^MM Hui 林
Tt^n&ceiYH
.,..严
A、S-Mode （system 系统模式）
B、E-Mode （Essential 简单模式）
4、所有的总线设备连接到KNX介质上（这些介质包括双绞线、射频、电力线或
IP/Ethernet）,它们可以进行信息交换。总线设备可以是传感器也可以是执行器，所有这些功
能通过一个统一的系统就可以进行控制、监视和发送信号，不需要额外的控制中心。
5、KNX电缆由一对双绞线组成，其中一条双绞线用于数据传输（红色为CE+黑色为CE-），另一条双绞线给电子器件提供电源。
6、所有的信号在总线上都是以串行异步传输（广播）的形式进行传播，也就是说在任何时
候，所有的总线设备总是同时接收到总线上的信息，只要总线上不再传输信息时，总线设备
即可独立决定将报文发送到总线上。
11、SPI 是串行外设接口（Serial Peripheral Interfac?
是一种高速的，全双工，同步的通信总线，至少四根线；
SDI （数据输入）、SDO （数据输出）、SCLK （时钟）、CS （使能）。
12、以太网
瓯EthernetlU^网
20*1骈侧口12日15C4 23 捧冷鱼和谟數：12 RUH屣掛疑归MAC: M?dia Access Central 应介质访冋控制JE
PHY：Pwt Physical Layer 口勒理Q
和11：汹edi品independent Interface 躱滋独立摆LI
r k P I; Reduced M&did irKfep-ncert Interface 笛出奧体柱业捲
OS曲灵：Open Syslem InlerconnQDt开放土绕互连呈占桂型
I 议：r^nsrTiissian Control PrctocoLInternet Protocol 传输捋剖咧特闹耳莊侨iSt.
TC円沪络构对直口割
TCPnP CU
丰机別丰机层（TCP：<^昨峠辐层1
ms 13、推挽电路和开漏输出 推挽输出：可以输出高，低电平，连接数字器件；推挽结构一般是指两个三极管的B极和E极 接在一起，总是一个三极管导通时另一个三极管截止。 开漏输出：输出端相当于一个NPN三极管，集电极悬空，只能输出低电平或者高阻态，必 须加一个上拉电阻输出高电平。开漏输出可以将多个输出短接，共用一个上拉，此时这些开 漏输出的驱动PIN_A、PIN_B、PIN_C “与”的关系。 14、DC-DC电源和LDO电源 LDO : low dropout voltage regulator低压差线性稳压器，故名思意，为线性的稳压器，仅能使用在降压应用中。也就是输出电压必需小于输入电压。优点：稳定性好，负载响应快。输 出纹波小，外围元器件少。 缺点：效率低，输入输出的电压差不能太大。负载不能太大，目前最大的LDO为5A （但要 保证5A 的输出还有很多的限制条件） DC/DC ：直流电压转直流电压。严格来讲，LDO 也是DC/DC 的一种，但目前DC/DC 多指开关电源。包括boost （升压）、buck （降压）、Boost/buck （升/降压）和反相结构，具有高效率、高输出电流、低静态电流等特点，随着集成度的提高，许多新型DC-DC 转换器的 外围电路仅需电感和滤波电容；但该类电源控制器的输出纹波和开关噪声较大、成本相对较高。 优点：效率高，输入电压范围较宽。缺点：负载响应比LDO 差，输出纹波比LDO 大。 15、基尔霍夫定律 电压定律（回路定律）：电路中沿任何一个回路的所有电压的代数和为0； 电流定律（节点定律）：流入一个节点的所有电流之和等于流出该节点的所有电流之和。 16、数字电路和模拟电路区别 数字电路只关心高低电平，模拟电路是连续变化的模拟量，表现形式为电压和电流的连续波动 二、常用的元器件： 1电阻resista nee固定电阻（色环电阻/贴片电阻）、热敏电阻、光敏电阻、数字可调电阻基本作用：限制电流和调节电压； 2、电容capacitanee陶瓷电容、铝电解电容、薄膜电容、纸介电容、云母电容 基本作用：存储能量（以电场方式）和隔直通交（滤波/旁路）；容抗和电容成反比，和频率也成反比。如果容抗用Xc 表示，电容用 C 表示，频率用 f 表示，那么Xc = 1/（2 n c） 3、电感inductanee：磁芯电感、空心电感、可调电感、阻流电感 基本作用：存储能量（以磁场方式）和阻交通直（抑制流过它的电流突然变化）电磁感应只有在外施电压或者电流随时间增大或减小的变化过程中才会产生。 重点：电感的能量存储特性可以被用在开关电源电路中，如图升压电路。当mos 管打开，电感存储能量，由二极管隔断的负载由电容存储能量供给。当MOS 管关断时，存储在mos管的能量叠加到5V电源（达到升压的效果）。此时，电感给电容充电，同时供给负载电流。 GND 4、磁珠：用于抑制信号线、电源线上的高频噪声和尖峰干扰，还具有吸收静电脉冲的能力。 磁珠是用来吸收超高频信号，像一些 RF 电路，PLL ，振荡电路，含超高频存储器电路 （DDRSDRAM ，RAMBUS 等）都需要在电源输入部分加磁珠，而电感是一种蓄能元件，用 在LC 振荡电路，中低频的滤波电路等，其应用频率范围很少超过 50MHZ 。磁珠有很高的 电阻率和磁导率，等效于电阻和电感串联，但电阻值和电感值都随频率变化。 4、 二极管：正向导通，反向截至； （PN 结二极管、肖特基二极管、稳压 侪纳）二极管、发 光二极管、变容二极管） 硅管：压降是0.7V 左右，耐压高但开关速度慢，常用低频整流和开关； 锗管：压降是0.2V 左右，阈值电压小，常用于 RF 信号检测和低电压电平电路； 肖特基二极管：压降是 0.4V 左右，耐压低但开关速度快，常用高频整流和开关。 二极管选项考虑五大因素： 反向峰值电压/最大整流电流/响应速度/反向漏电流/最大正 向压降。 5、 三极管（晶体管）：NPN ，PNP 三极管；用于开关和放大电路 术语：截止区、放大区、饱和区、偏置和静态工作点 Q 。 放大区电流增益：lc=B*lb ，B 是电流增益，典型值 10-500, lc 最大为80-600mA 。只有 工作在放大区，即对于流过晶体管的电流和加在晶体管电压大小都有限制的， 才存在电流增 益。当Ib 过大或过小，放大系数 B 都会变小。只有Ib 为常量，即静态工作点才由有最大的 电流增 益。 放大区：le=lc+lb=（B+1）lb 达林顿管：把两个三极管连在一起，工作电流更大，放大倍数 管电 路。 VD12 PWM c-.-rc B 更大（2B ）等效晶体
相关主题
文本预览