做设计的时候选用标准件，尽量不要专门定制。定制会带来的问题是供货厂家对小批量货物的物料技术质控投入不足，容易产生物料的质量问题。
别乱抓货，在电子元器件的零售市场上随意抓货带来的结果是产品的批次稳定性较差，销售商的进货渠道比较松散，物料控制比较差，挥镐的技术人员在批量生产后经常分心维修板子。
别轻易作决定，作了决定别轻易更改。在批量上来后，作的任何一点更改会带来一大堆的问题，板子升级了，那老板子卖出去的要不要留维修板，新板能否等同替用老板子，库房里堆的一堆旧板用物料如何处理，生产线上的半成品怎么办，一个更改会带来系列问题。新任容易忽视这一点，卡的紧了就抱怨，流程控制会压抑初入职场者的激情，我当年曾因此离职，现在懂了，很为当年的行为羞愧，希望当年的上司能原谅一个年轻人的莽撞。有人会问“那发现问题了还不该改啊？”，答案是“maybe”，有些问题可能就是需要暂时保留的，可能改动它带来的
问题远高于解决它本身带来的收益。所以别轻易决定，决定了就别轻易改。当然，关键性能指标和安全指标不符合的，该改的时候也必须得改。
减少器件的种类，举个例子，做一块板子需要用5种器件，给你10个小时，每种器件的实验研究时间是2小时，如果这块板子上用10种器件，那平均下来就是每种器件的实验研究时间是1小时，我就不信了，1小时的实验研究能比2小时的实验研究更充分？也许有人说，这种器件有1小时足够了，2小时是浪费，那干脆您用5种器件，把多出来的5小时睡大觉好了，还节省了时间呢，没必要在蛇身上画个脚。器件种类少采购采购环节和供应商打交道的难度和次数都会少，定单付款邮寄收货催货等环节都会省事，而这些并不需要技术人员多付出什么呀。
也能减少库存种类，库存必须适当多定点货，5.1的电阻/ 10的电阻，用两种，每种50个，就需要各定60个（考虑损耗，不拆开卖的话还得100个），库存是120，如果把10的两个并联构成5.1，相当于需要150个，定160个就够了；定单省了一个，出错的可能性少了，有人会说，那你还多用了几十个电阻呢，我说的是，那时我这个例子举得不好，不是这个思路不好，在您的周围找找看，总有合适的例子能说明这个我观点，跟贴的给我补充补充。再者说，怎么不计算现场维修带的零件种类少而增加便利、万一某一种缺货导致不能供货的风险规避、
批量大了降低的采购成本等等好处呢？
减少器件的数量，产品的可靠性=A1*A2*A3*A4*A5*。。。（An代表每个器件的可靠性），注意没有哪个An是大于或者等于1的，多了一个器件就降了一分可靠性，这个公式是否说明问题，多用集成度高的器件、多用温度稳定性好的器件就能减少器件的种类增加可靠性，年轻人大都能做到这一点，不是各位特赞成这一条，而是集成度高了设计就会比较简单，另外也是模拟电路分立元件技术水平高的年轻越来越少了。
尽量选择公司在用的器件，如果选择本公司用得较多的器件，起码本公司内部熟悉该器件的人多，可以求教的人就多，正因为用得多，发现该器件的缺陷也会越多，发现的缺陷多对技术来说是好事，就象大街上看美女，只看到了她窈窕的一面，鬼知道她是否能做家务是否水性杨花。当你看到一件事物太多反面因素的时候，你不该逃离它，应该更亲近它，因为深入的了解能使你规避很多的问题。另外公司库里有，也省得跑腿去买了。
电子技术的水平不在于你所采用的设计工具和芯片的类型，我面试工程师的时候，经常有人希望搞ARM。搞DSP，觉得搞点单片机、4000系列的门电路芯片缺乏技术的先进性。这是一个很大的误区。技术的先进性不取决于工具的好坏，
您开宝马比我开夏历跑得快，不证明您的驾驶技术比我高，片面地追求电子技术的先进性会降低工程师自身的技术水平，开小面的司机开好车绝对比你好车的驾驶水平高。电子技术设计的水平取决于技术的基本功。基本功包括工程计算、可靠性、电磁兼容设计、电子器件的基本原理和应用知识、产品知识等等。
这些是我曾经具有的几个观点，被自己一一证实的，仅希望能对新人有所帮助。记住一个核心的内容：扎实的基本功、勤奋的实践、正确的思想是成功的三大基本要素。
文
不过一定注意，任何事物都有其适应性，时间地点行业环境人际关系等等，所以以上的观点仅作为探讨，请酌情取用，不宜照单全收，用大脑做事不是用手做事。
ESD保护策略解析
手机、数码相机、MP3播放器和PDA等手持设备的设计工程师，正不断地面临着在降低整个系统成本的同时、又要以更小的体积提供更多功能的挑战。集成电路设计工程师通过在减少硅片空间大小的同时提高设备的速度和性能，以此来推动这一趋势。为了使功能和芯片体积得到优化，IC设计工程师要不断地在他们的设计中使功能尺寸最小化。然而，要付出什么代价呢？IC功能尺寸的减少使得器件更易受到ESD电压的损害。这种趋势对终端产品的可靠性会产生不利的影响，并且会增加故障的可能性。因此，手持设备的设计工程师就要面对找到一种具有成本效益的ESD解决方案的挑战，这种方案能把电压箝位到更低水平，以便使那些采用了对ESD越来越敏感的IC的终端产品保持高可靠性。ESD波
形以系统级的方法来定义典型的ESD事件所采用的最常见的波形，是以其亚纳秒上升时间和高电流电平(参见图1)为显著特征的IEC61000-4-2波形。这种波形的规范要求采用四级ESD量级。大部分设计工程师都要求把产品限定到最高级
的8kV的接触放电或15kV的空气放电。当进行元器件级测试时，因为空气放电测试在这样的小型元器件上是不能重复的，接触放电测试则是最适合的测试方式。ESD方面所需考虑因素ESD保护器件的目的是把数千伏电压的ESD输入电压
降低到所保护的IC所能承受的的安全电压，并能把电流从IC旁路。虽然所需ESD波形的输入电压和电流在过去的几年没有出现变化，但要求保护IC的安全电压电平却降低了。过去，IC设计在ESD防护方面更具鲁棒性，而且能够承受更高电压，因此，在选择能符合IEC61000-4-2第4级的要求的保护二极管时有
充分的选择余地。而对于如今ESD更敏感的IC，设计工程师就必须不仅要确保保护器件能够符合IEC61000-4-2第4级标准，而且还要确保该器件能够将ESD
脉冲钳制到足够低的电平，从而确保IC不受损坏。在为给定的应用选择最佳保护器件的时候，设计工程师们必须要考虑到ESD保护器件能够把ESD电压控制到多么低的电平。
图1：IEC61000-4-2规范指标一览表。
选择最有效的保护方案保护二极管的关键DC指标是击穿电压、漏电和电容。
大部分数据页也会说明IEC61000-4-2的最大额定电压，该电压指的是二极管在
该电压上不会被ESD冲击损坏。所存在的问题是，大部分数据页中没有任何针
对像ESD这样的高频率、高瞬态电流的箝位电压方面的信息。可是要详细说明，要在IEC61000-4-2规范中硬性规定箝位电压不是一件简单的事情，这是因为该
规范的初衷是用来检验系统是否合格，并且频率是如此高。要把这种规范来检验保护器件，关键的是不仅要检查保护二极管是否合格/不合格，还要检查它能把ESD电压箝位到多么低的电平。比较保护二极管箝位电压的最好途径是采用一台示波器抓取保护二极管两端在ESD产生期间内的实际电压波形。在观察经受IEC61000-4-2标准测试的ESD保护器件的电压波形时，通常初始电压峰值之后
紧随着第二峰值，并且最终电压将会稳定下来。初始峰值是由IEC61000-4-2波
形的初始电流峰值和由测试电路中存在的电感所导致的过冲相结合所造成的。初始峰值的持续时间很短，因此限定了传输到IC的能量。图中曲线上显示了保护器件的箝位性能，其位于第一个过冲之后。应该重点关注第二个峰值，这是因为该峰值的持续时间较长，被测IC承受的能量将因此增加。在以下的讨论中，箝位电压被定义为第二峰值的最大电压。
（培训体系）ESD培训资 料
随着微电子工业制造技术的飞速发展，集成电路的集成度不断提高，采用0.15~0.25mm制造工艺的CMOS和GaAs（砷化镓）器件被广泛使用，其耐击穿电压下限通常只有50V~100V。有着更高集成度的超高速、高频IC器件，采用了特殊的制造工艺，如薄膜技术、浅PN结、GaAs材料、微小封装等，其对ESD、电浪涌、机械应力、热应力等更为敏感，有的VMOS器件耐压只有30V。这就给含有上述静电敏感器件产品的生产制造过程提出了更严格的静电防护要求。 A、静电现象 壹、何为静电？ 静电就是物体表面过剩或不足的相对静止电荷，它是电能的壹种表现形式。静电是正负电荷于局部范围内失去平衡的结果，是通过电子转移而形成的。这些不平衡的电荷，就产生了壹个能够衡量其大小的电场，称为静电场，它能影响壹定距离内的其它物体，使之感应带电，影响距离之远近和其电量的多少有关。 二、静电放电(ESD)现象 静电放电（ESD），就是具有不同静电势的实体之间发生电荷转移。例如： 1、雷电。 2、小实验：有机玻璃用丝绸或棉布摩擦后产生静电，能吸住小纸屑。 3、于空气较干燥的冬天，脱下合成纤维衣服时发出劈啪声，夜间可见火花（空气击穿场强为 30KV/cm）。 4、穿化纤内衣容易皮肤过敏是怎么回事？换棉质内衣试试！ 三、静电的可利用之处和危害 可利用之处：力学效应——异性相吸，同性相斥 静电吸附特性已被广泛用于静电成像、复印、喷涂、植绒、除尘等实践中。 静电的危害： 就电子工业而言，静电放电能够改变半导体器件的电气特性，使之退化或者完全毁掉。静电放电仍可能干扰电子系统的正常运行，导致器件故障或瘫痪。 1、第壹艘阿波罗载人宇宙飞船，由于静电放电(ESD)导致火灾和爆炸，三名宇航名全部丧生。