（理工科类）
Ⅰ、课程设计（报告）题目：
对生产线产品计数的光电计数器设计
Ⅱ、课程设计（论文）工作内容
一、课程设计目的
1、通过电子技术基础（模
电、数电）课程的学习，使学生在掌握基本理论知识的基础上，学会常见电子集成器件的使用。2、通过设计一个模数结合
的小型电子电路系统，使学生了解电子电路设计的方法、步骤；学会元器件的选用；学会用软件仿真验证设计方案的正确性；培养综合运用知识和独立开展实践创新的能力。
3、通过搭建调试电路，进
一步熟悉相关仪器设备的使用。
4、通过绘制电路图，熟悉
Protel的使用，扩充专业知识技能。
5、规范化训练学生撰写技
术研究报告，提高书面表达能力。
二、课程设计任务与要求
1、基本部分：
1）由光耦实现产品监测；
2）由计数器对脉冲信号计数，计数结果经LED显示；
3）计数范围0~99，电路具备手动清零功能。
4）根据要求设计电路，画出原理图，用EWB仿真，验证设计方案；
5）学习使用Protel，画出系统的PCB图。
2、发挥部分：
1）计数结果要求实现十位数的动态“零消隐”，即：当计数结果不超过10时，十位数的那个数码管无显示；
2）报告第三部分给出其他设计方案，画出仿真实现的电路图，并与参考方案对比分析。
三、课程设计考核
平时20%；验收40%；报告40%
摘要
21世纪是信息时代，是获取信息，处理信息，运用信息的时代。传感与检测技术的重要性在于它是获得信息并对信息进行必要处理的基础技术，是获取信
息和处理加工信息的手段，无法获取信息则无法运用信息。
光电式传感器是将光信号转化为电信号的一种传感器。它的理论基础是光电效应。这类效应大致可分为三类。第一类是外光电效应，即在光照射下，能使电子逸出物体表面。利用这种效应所做成的器件有真空光电管、光电倍增管等。第二类是内光电效应，即在光线照射下，能使物质的电阻率改变。这类器件包括各类半导体光敏电阻。第三类是光生伏特效应，即在光线作用下，物体内产生电动势的现象，此电动势称为光生电动势。这类器件包括光电池、光电晶体管等。光电效应都是利用光电元件受光照后，电特性发生变化。敏感的光波长是在可见光附近，包括红外波长和紫外波长。数字式电子计数器有直观和计数精确的优点，目前已在各种行业中普遍使用。数字式电子计数器有多种计数触发方式，它是由实际使用条件和环境决定的。有采用机械方式的接触式触发的，有采用电子传感器的非接触式触发的，光
电式传感器是其中之一，它是一种非接触式电子传感器。采用光电传感器制作的光电式电子计数器。这种计数器在工厂的生产流水线上作产品统计，有着其他计数器不可取代的优点。
【关键词】光电效应光电传感器光电计数器
ABSTRACT
The 21st century is the age of information, it is the access to information, treatment information, use of the information age. Sensing and detection technology is important because it is the access to information and the information necessary to deal with the underlying technology, is access to information and means of processing information, unable to get information you won't be able to use information.
Photoelectric sensor is a light signal into an electric signal of the sensor. It is the theoretical basis of the photoelectric effect. These effects can be broadly divided into three categories. The first type is outside of the photoelectric effect, namely, in daylight, can make the tungsten surface. Use this effect caused by device with vacuum photocell, photomultiplier tubes, etc. The second category is the photoelectric effect, i.e., in the light, can make the electrical resistivity of the material change. Such devices include various types of photosensitive semiconductor. The third category is photo voltaic effect, in the light, the objects within the EMF EMF, this is called light-induced electromotive force. This class of devices, including photovoltaic cells, photo-transistor, etc. Photoelectric effect is using optoelectronic components affected by the lighting, the electric characteristics change. Sensitive optical wavelength is visible in the vicinity, including infrared wavelength and UV wavelengths. Digital electronic counters have intuitive and counts accurate benefits, has been in widespread use in various industries. There are a variety of digital electronic counter counter mode, it is triggered by the actual use conditions and the environment. Using mechanical means of contacting fires, using electronic sensors for non-contact type photoelectric sensor triggered, is one of them, it is a non-contact electronic sensors. Adopts photoelectric sensor production of opto-electronic counters. This counter is the factory's production lines for products, with other counters irreplaceable the merit.
【Keywords 】photoelectric effect photoelectric sensor photoelectric counter
目录
1、光电感应计数器课程设计1
2、课程设计（报告）任务书2
3、摘要（中文）3
4、摘要（英文）4
5、目录5
6、设计任务及方案6
7、光电计数器系统简介6
7.1计数器系统的基本特点6
7.2计数器系统的组成7
7.3电路整体原理10
7.4 PROTEL99的学习及应用13
7.5调试及测试过程中的问题及查找故障的方法14
8、其它设计方案与比较14
9、结果16
10、结束语17
11、附录19
第一章系统设计
第一节设计任务及总体方案
该计数器系统总体设计方案较为简单，用光电感应器实现对生产线产品的数量的采集，将信号传送到防干扰的迟滞比较器，共经过两级比较器，传输信号脉冲，通过74ls162计数器进行计数，计数范围是0～99，通过4 511七段译码器进行译码，输出信号给LED数码管进行显示。其中，个位计数器的进位标志位接到十位计数器的计数控制端CET和CEP控制十位计数器工作计数，因为74ls162是十进制计数器，计数的结果是BCD码0000～1001，经过译码器数码管后显示的十进制00～99。，本设计还实现了十位数的动态“零消隐”，（当计数结果不超过10时，十位数的数码管无显示，原理就是将十位计数器的输出端通过4072进行相或，从而只有当数码管个位显示时十位数码管BL端低有效，即十位数码管熄灭）。本设计还实现清零时，是两位数码管都显示0，因为这样可以让工作人员方便确定计数系统工作正常，原理就是利用7404的非门功能，输入端接复位端，输出与十位七段译码器的灭灯输入端BL 端相接，每当复位时，BL就会输入高电平，从而使两个数码管都会清零。
实际情况下，生产线上产品每经过光电传感器，信号在通过两级比较器后，就会有一个上升沿信号作为时钟信号，控制计数器工作，同时计数开始，可以连续实现对100个产品进行计数，如需重新开始，只要按下清零按键就能重新计数
第二节光电计数器系统简介
一、计数器系统的基本特点
本系统具有体积小、硬件少、电路结构简单及容易操作等优点。本计数器可将机械或人工计数方式变为电子计数，并且采用ＬＥＤ数码显示，简单直观，可适用于诸多行业，以满足现代生产、生活等方
面的需求。随着生产技术的不断改善和提高，在现代化生产的许多场合都可以看到计数器的使用。本计数器具有低廉的造价以及控制简单等特点。
该系统还具有以下特点：
①、该系统具有清零功能，工作人员可以通过复位开关使两个数码管都显示零，这样可以方便进行人工操作以及确认计数器是否正常工作；原理就是利用7404的非门功能，输入端接复位端，输出与十位七段译码器的灭灯输入端BL端相接，每当复位时，BL就会输入高电平，从而是两个数码管都会清零。
○2、该系统还具有十位的“零消隐”功能，原理就是将十位计数器的输出端通过4072进行相或，从而只有当数码管个位显示时十位数码管BL端低有效，即十位数码管熄灭。
○3、该系统还采用了抗干扰较强的迟滞比较器，这样大大加强了其在实际生或中的应用能力，可以得到有效地推广。
○4、该例光电触发式计数器只有两位数，但通过级联可以扩展为四位，甚至多位
二、计数器系统的组成
1、74LS162
图1.1 74LS162引脚图
⑴、个位计数器
时钟脉冲给的是比较器的输出信号，计数器自上电起一直处于计数状态，每当有产品经过光电对管之间时，计数器的CP端就接收到上升沿信号，开始计数。进位输出端接到十位计数器的技术控制端CEP和CEP，四个输出引脚的信号作为七段译码器的输入信号。
⑵、十位计数器
时钟脉冲给的是比较器的输出信号，计数器的CP端就接收到上升沿信号时，还不能进行计数，只有当个位的计数溢出时，CEP和CEP端才高有效，进行计数。为实现任务书中十位数的动态“零消隐”，四个输出引脚的信号必须经过或门作为七段译码器的输入信号。
74LS162引脚功能表：
PE Parallel Enable (Active LOW) Input并行启用（低电平）输入
P0–P3 Parallel Inputs并行输入
CEP Count Enable Parallel Input 计数启用并行输入
CET Count Enable Trickle Input计数启用涓流输入
CP ClOCk (Active HIGH Going Edge) Input时钟输入
MR Master Reset (Active LOW) Input主复位（低电平）输入
SR Synchronous Reset (Active LOW) Input同步复位（低电平）输入
Q0–Q3 Parallel Outputs (Note b)并行输出（注b ）
TC Terminal Count Output (Note b)终端计数输出（注b ）
2、CD4511
图2.1 CD4511 管脚图
其电路原理如下：
CD4511是一个用于驱动共阴极LED （数码管）显示器的BCD 码—七段码译码器的特点：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动LED 显示其中a b c d 为BCD 码输入，a为最低位。LT为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。BI为消隐功能端，低电平时使所有笔段均消隐，正常显示时，B1端应加高电平。另外CD4511有拒绝伪码的特点，当输入数据越过十进制数9(1001)时，显示字形也自行消隐。LE是锁存控制端，高电平时锁存，低电平时传输数据。a～g是7 段输出，可驱动共阴LED数码管。另外，CD4511显示数“6”时，a段消隐；显示数“9”时，d段消隐，所以显示6、9这两个数时，字形不太美观，若要多位计数，只需将计数器级联，每级输出接一只CD4511 和LED 数码管即可。所谓共阴LED 数码管是指7 段LED 的阴极是连在一起的，在应用中应接地。限流电阻要根据电源电压来选取，电源电压5V使用510Ω的限流电阻。
3、LM393
图3.1 LM393管脚图
LM393参数如表3.1所示：
表3.1 引脚功能表：
4、数码管
数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，数码管是共阴极数码管，译码器的输出端接到数码管的输入端，输出端与地之间接电阻510欧姆限流保护数码管，否则数码管容易烧坏。本设计提供的为LED数码管（共阴极）。其引脚图如图2所示。
5、CD4072B
设计中要实现“零消隐”，就要用到CD4072B四输入或门，将计数器74LS162的输出端Qa,Qb,Qc,Qd 分别接入4072中，输出端接入译码器4511的BI端，就可实现“零消隐”,见图5.1
图5.1 CD4072B引脚图
三、电路整体原理
系统采用光电感应器实现对产品的数量的采集（由红外发射管发出红外信号，红外接收管收到红外信号使接地支路导通。当红外信号被阻挡时，接地支路阻断，由于电压变化，电路向cp端输出一个脉冲），将信号传送到防干扰的迟滞比较器，共经过两级比较器，传输信号脉冲，通过74ls162计数器进行计数，计数范围是00～99，配合4 511七段译码器进行译码，输出信号给LED数码管进行显示。其
中，个位计数器的进位标志位接到十位计数器的计数控制端CET和CEP控制十位计数器工作计数，因为74ls162是十进制计数器，计数的结果是BCD码0000～1001，经过译码器数码管后显示的十进制00～99。实际情况下，生产线上产品每经过光电传感器，信号在通过两级比较器后，就会有一个上升沿信号作为时钟信号，控制计数器工作，同时计数开始，可以连续实现对100个产品进行计数，如需重新开始，只要按下清零按键就能重新计数
EWB图
1、计数、译码部分
计数和译码由两个个计数器、两个译码器和两个数码管来完成，用于接收计数脉冲信号并将其转化
成单独的信号输出并显示。在本系统中选用了74LS162加减计数器、CD4511译码器和共阴极LED数码显示管。
74LS162是十进制同步计数器，TC是进位输出端，当计数溢出时输出一高电平脉冲，CEP和CET 为计数控制端，只有都接入高电平是计数器才能计数，Q 0～Q3为输出端，CP为时钟输入端，上升沿有效，SR端为低电平有效的异步清除输入端，PE为低电平有效的同步并行置入控制端。
七段译码器74HC4511是四输入七输出的译码器，当输入8421BCD码时，输出高电平有效，用以驱动共阴极显示器。当输入为1010～1111六个状态时，输出全为低电平，显示无显示。LT是灯测试端，BL是灭灯输入端，LE是锁存使能输入端。
四、Protel99的学习及应用
Protel 99采用全新的管理方式，即数据库的管理方式。Protel 99 是在桌面环境下第一个以独特的设计管理和团队合作技术为核心的全方位的印制板设计系统。所有Protel99设计文件都被存储在唯一的综合设计数据库中，并显示在唯一的综合设计编辑窗口。Protel 99软件沿袭了Protel以前版本方便易学的特点，内部界面与Protel 98大体相同，新增加了一些功能模块。Protel公司引进了德国INCASES公司的先进技术，在Protel99中集成了信号完整性工具，精确的模型和板分析，帮助你在设计周期里利用信号完整性分析可获得一次性成功和消除盲目性。Protel99容易使用的特性就是新的“这是什么” 帮助。按下任何对话框右上角的小问号，然后选择你所要的信息。现在可以很快地看到特性的功能，然后用到设计中，按下状态栏末端的按钮，使用自然语言帮助顾问。
1、元器件赋值
连好所有的线以后,要对元器件进行赋值鼠标右键单击所需赋值的元器件的图标，可以选定该元器件，使图标红亮，再单击鼠标左键出现对元器件属性的设置。
2、实物焊接
当在Proteus集成环境调试成功时，接下来，利用实物进行焊接，按上述的实验原理在电路板上
摆放好每个元件的位置，把每个元件焊接起来。焊接完成后，在实物板的电源正极和负极接入稳压器中，调节好合适的电压，观察7段数码显示器的计数情况，如果不能正确计数，要对实物电路进行调试，直到能够正确计数为止，则该课程设计是成功的。
五、调试过程中的问题
在电路的检验过程中发现了有管脚虚焊了，相当于是高电平。解决方法：对该管脚重新焊接。
调试是至关重要的步骤，能够一次性焊接成功理想情况极少出现。尤其是像我们焊接水平不专业的，所以我们出错的概率是相当的大的，因此调试就显得至关重要了。在第一次通电前，应该用万用表检查正负极是否短路。若存在短路，就按照原件的功能一个单元一个单元的排查故障，然后再检查没个焊接点的正面和反面是否导通，以及两个焊接点之间有连线的是否导通，要一根根的仔细排查故障，这些都是在第一次上通电前完成的，检查完成后，通电前一定要再次确认正负极没有短路，检查完毕后在接上5V电源。
通电后观察现象，通常情况下还存在一些问题，主要是分模块进行检查
六、查找故障的方法
1、检查用于测量的一起是否使用得当。
2、检查安装的线路与原理是否一致，包括连线、元件的参数、集成电路的安装位置是否正确等。
3、测量元器件接线端的电源电压。使用接插板做实验出现故障时，应检查是否因接线端不良而导致元器件本身没有正常工作。
4、断开故障模块输出端所接的负载，可以判断故障来自模块本身还是负载。
5、检查元器件使用是否得当或已经损坏。在实验、实习中大量使用的是中规模集成电路，由于它的接线端比较多，使用时会将接线端接错，从而造成故障。在电路中，由于安装前经过调试，元器件损坏的可能性很小。如果怀疑某个元器件损坏，必须对它进行单独调试，并对已损坏的元器件进行更换。
第三节其它设计方案与比较
一、用555定时器实现计数器功能
由电路原理图可知：当电源电压为+5V时，电阻R1和R17分压。通过芯片NE555时转换成时钟脉冲信号，我们可以通过改变滑动变阻器R17 的电阻，从而改变时钟脉冲信号的振荡频率。时钟脉冲信号输入到CD4511的使能端EN，这时我们用时钟下降沿触发，而CP为低电平接地，我们可以改变开关S的闭合状态来达到对电容C充放电的控制，从而控制CD4511的复位端R的电平，当时钟脉冲信号为高电平且复位端R保持为低电平（0）时，芯片CD4511开始计数。CD4511的输出端接CD4511的输入，这里我们两个CD4511的级联来实现两位计数器的计数功能。通过CD4511的译码驱动使数码管显示各个数字。
通过对电路图的原理分析可知。从理论上可以实现对两位自动计数器的设计要求。
方案中所用的触发器是555定时器所构成的施密特触发器。施密特触发器是数字系统中常见的电路之一，它可以把变化缓慢的脉冲波形变换成为数字电路所需要的矩形脉冲。与原方案相比，本方案中不涉及电位器的调试，即无需太多考虑反馈电压等参数。施密特电路的特点在于这两个稳定状态的转换需要外加触发器信号，而且稳定状态的维持也要依赖于外加触发信号，因此它的触发方式是电平触发。
第二章结果与讨论
一、实际工作状态图：
结束语
本次课程设计过程，历时一个半星期。我们最终在各个方面实现了对各个部分的设计，在设计过程中，我们遇到了很多的问题，但最终在我们小组的共同努力以及老师和同学的帮助下，把问题都解决了。
在设计过程中，经常会遇到这样那样的情况，就是心里想老着这样的接法可以行得通，但实际接上电路，总是实现不了，因此耗费在这上面的时间用去很多。
1、在设计过程中，我们分工合作，我个人主要负责Protel仿真软件的应用，通过阅读相关书籍，也在同学的帮助下，初步知道了该软件的应用方法
2、我觉得做课程设计同时也是对课本知识的巩固和加强，由于课本上的知识太多，平时课间的学习并不能很好的理解和运用各个元件的功能，而且考试内容有限，所以在这次课程设计过程中，我们了解了很多元件的功能，并且对于其在电路中的使用有了更多的认识。
3、同时我认为我们的工作是一个团队的工作，团队需要个人，个人也离不开团队，必须发扬团结协作的精神。某个人的离群都可能导致导致整项工作的失败。实习中只有一个人知道原理是远远不够的，必须让每个人都知道，否则一个人的错误，就有可能导致整个工作失败。团结协作是我们实习成功的一
项非常重要的保证。而这次实习也正好锻炼我们这一点，这也是非常宝贵的。
4、通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固
参考文献
[1] 黄正谨综合电子设计与实践.东南大学出版社2002
[2] 康华光电子技术基础（数字与模拟）高等教育出版社
[3] 夏路易,石宗义电路原理图与电路设计教程Protel 99SE.北京希望电子出版社．2002
[4] 王毓银数字电路逻辑设计.高等教育出版社2004
[5]德州仪器中国官方网站 . http：// https://www.doczj.com/doc/014511722.html,
1、元件清单
计数器的设计实验报告 篇一：计数器实验报告 实验4 计数器及其应用 一、实验目的 1、学习用集成触发器构成计数器的方法 2、掌握中规模集成计数器的使用及功能测试方法二、实验原理 计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。 计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是
CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。 1、中规模十进制计数器 CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图5－9－1所示。 图5－ 9－1 CC40192引脚排列及逻辑符号 图中LD—置数端CPU—加计数端CPD —减计数端CO—非同步进位输出端BO—非同步借位输出端 D0、D1、D2、D3 —计数器输入端 Q0、Q1、Q2、Q3 —数据输出端CR—清除端 CC40192的功能如表5－9－1，说明如下：表5－9－1 当清除端CR为高电平“1”时，计数
器直接清零；CR置低电平则执行其它功能。当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3 置入计数器。 当CR为低电平，LD为高电平时，执行计数功能。执行加计数时，减计数端CPD 接高电平，计数脉冲由CPU 输入；在计数脉冲上升沿进行8421 码十进制加法计数。执行减计数时，加计数端CPU接高电平，计数脉冲由减计数端CPD 输入，表5－9－2为8421 码十进制加、减计数器的状态转换表。加法计数表5－9－ 减计数 2、计数器的级联使用 一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。 同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号驱动下一级计数器。 图5－9－2是由CC40192利用进位
数字钟设计实验报告 专业:通信工程 姓名:王婧 班级:111041B 学号:111041226
数字钟的设计 目录 一、前言 (3) 二、设计目的 (3) 三、设计任务 (3) 四、设计方案 (3) 五、数字钟电路设计原理 (4) （一）设计步骤 (4) （二）数字钟的构成 (4) （三）数字钟的工作原理 (5) 六、总结 (9) １
一、前言 此次实验是第一次做EDA实验，在学习使用软硬件的过程中，自然遇到很多不懂的问题，在老师的指导和同学们的相互帮助下，我终于解决了实验过程遇到的很多难题，成功的完成了实验，实验结果和预期的结果也是一致的，在这次实验中，我学会了如何使用Quartus II软件，如何分层设计点路，如何对实验程序进行编译和仿真和对程序进行硬件测试。明白了一定要学会看开发板资料以清楚如何给程序的输入输出信号配置管脚。这次实验为我今后对 EDA的进一步学习奠定了更好的理论基础和应用基础。 通过本次实验对数电知识有了更深入的了解，将其运用到了实际中来，明白了学习电子技术基础的意义，也达到了其培养的目的。也明白了一个道理：成功就是在不断摸索中前进实现的，遇到问题我们不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。 ２
二、设计目的 1.掌握数字钟的设计方法。 2熟悉集成电路的使用方法。 3通过实训学会数字系统的设计方法； 4通过实训学习元器件的选择及集成电路手册查询方法； 5通过实训掌握电子电路调试及故障排除方法； 6熟悉数字实验箱的使用方法。 三、设计任务 设计一个可以显示星期、时、分、秒的数字钟。 要求： 1、24小时为一个计数周期； 2、具有整点报时功能； 3、定时闹铃（未完成） 四、设计方案 一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生 ３
实验报告 实验七计数器原理测试及其设计 2.7.1 实验目的 1.掌握中规模集成计数器74LS160、74LS161、74LS163的逻辑功能及使用方法。 2.掌握同步清零与异步清零的区别及74LS160计数器的级联方法。 3.学习用中规模集成计数器设计任意进制计数器。 2.7.2 实验仪器设备与主要器件 实验箱一个；双踪示波器一台；稳压电源一台；函数发生器一台。 74LS160，74LS161和74LS163。 2.7.3 实验原理 计数器的功能是记录输入脉冲的个数。他所能记忆的最大脉冲个数称为该计数器的模。计数器不仅能统计输入脉冲的个数，还可以用作分频、定时、产生节拍脉冲等。根据进位方式，可分为同步和异步两类。根据进制，可分为二进制、十进制和任意进制等。根据逻辑功能，可分为加法计数器、减法计数器和可逆计数器等。根据电路集成度，可分为小规模集成计数器和中规模集成计数器。 2.7.4 实验内容 1.分别用74LS161和74LS163设计模13计数器，采用清零法实现，并用数码管显示实验结果。 设计思路:74LS161是十六进制计数器，所以我在它计数到13（1101）清零就行了，再利用二进制数与BCD码对应关系，即利用74LS283的逻辑功能使数码管显示实验结果。计数时电路状态转换关系： 0000→0001→0010→0011→0100→0101→0110→0111→1000→1001→1010→1011→1100→0000
设计思路：74LS163接法与74LS161基本一样，只是163的清零信号是12不是13，如图： 2.设计一个用3位数码管指示的六十进制计数器，并用三只开关控制计数器的数据保持、计数及清零功能。 设计思路：用Cr=0控制计数器清零，用EP*ET=0控制计数器数据保持，用高低电平和CP脉冲进行与运算控制计数器计数功能。U1的清零信号是在计数到6时，U1清零的同时U3开始计数，这样就能实现用3位数码管指示的六十进制计数器。如图：
数字电路与逻辑设计实验报告实验七计数器的设计 ：黄文轩 学号：17310031 班级：光电一班
一、实验目的 熟悉J-K触发器的逻辑功能，掌握J-K触发器构成异步计数器和同步计数器。 二、实验器件 1.数字电路实验箱、数字万用表、示波器。 2.虚拟器件: 74LS73，74LS00, 74LS08, 74LS20 三、实验预习 1. 复习时序逻辑电路设计方法 ①根据设计要求获得真值表 ②画出卡诺图或使用其他方式确定状态转换的规律 ③求出各触发器的驱动方程 ④根据已有方程画出电路图。 2. 按实验内容设计逻辑电路画出逻辑图 Ⅰ、16进制异步计数器的设计 异步计数器的设计思路是将上一级触发器的Q输出作为下一级触发器的时钟信号，置所有触发器的J-K为1，这样每次到达时钟下降沿都发生一次计数，每次前一级 触发器从1变化到0都使得后一级触发器反转，即引发进位操作。 画出由J-K触发器组成的异步计数器电路如下图所示：
使用Multisim仿真验证电路正确性，仿真图中波形从上到下依次是从低位到高位 触发器的输出，以及时钟信号。： 可以看出电路正常执行16进制计数器的功能。 Ⅱ、16进制同步计数器的设计 较异步计数器而言，同步计数器要求电路的每一位信号的变化都发生在相同的时间点。
因此同步计数器各触发器的时钟脉冲必须是同一个时钟信号，这样进位信息就要放置在J-K 输入端，我们可以把J-K端口接在一起，当时钟下降沿到来时，如果满足进位条件(前几位触发器输出都为1)则使JK为1，发生反转实现进位。 画出由J-K触发器和门电路组成的同步计数器电路如下图所示 使用Multisim仿真验证电路正确性，仿真图中波形从上到下依次是从低位到高位触发器的输出，计数器进位输出，以及时钟信号。：
广东海洋大学学生实验报告书（学生用表） 实验名称 课程名称 课程号 学院(系) 专业 班级 学生姓名 学号 实验地点 实验日期 实验4 计数器及其应用 一、实验目的 1、熟悉中规模集成计数器的逻辑功能及使用方法 2、掌握用74LS161构成计数器的方法 3、熟悉中规模集成计数器应用 二、实验原理 计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等。本实验主要研究中规模十进制计数器74LS161的功能及应用。 1、中规模集成计数器 74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图1所示： 管脚符号说明：电源正端Vcc ，接+5V ；异步置零（复位）端Rd ；时钟脉冲CP ；预置数控制端 A 、B 、C 、D ；数据输出端 QA 、QB 、QC 、QD ；进位输出端 RCO ：使能端EP ，ET ；预置端 LD ； 图1 74LS161 管脚图 GDOU-B-11-112
该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。各触发器翻转是靠时钟脉冲信号的正跳变上升沿来完成的。时钟脉冲每正跳变一次，计数器内各触发器就同时翻转一次，74LS161的功能表如表1所示： 表1 74LS161 逻辑功能表 2、实现任意进制计数器 由于74LS161的计数容量为16，即计16个脉冲，发生一次进位，所以可以用它构成16进制以内的各进制计数器，实现的方法有两种：置零法（复位法）和置数法（置位法）。 (1) 用复位法获得任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。 (2) 利用预置功能获M进制计数器置位法与置零法不同，它是通过给计数器重复置入某个数值的的跳越N-M个状态，从而获得M进制计数器的，如图所法。置数操作可以在电路的任何一个状态下进行。这种方法适用于有预置功能的计数器电路。图2是上述二种方法的原理示意图。 图2(a) 图2(b) 三、实验内容与步骤 1、测试74LS161的逻辑功能。 2、在熟悉74LS161逻辑功能的基础上，利用74LS161设计9进制计数器。 附图74ls00和74ls20
实验十计数器 一、实验目的 1. 学习用集成触发器构成计数器的方法。 2. 熟悉中规模集成十进制计数器的逻辑功能及使用方法。 3. 学习计数器的功能扩展。 4. 了解集成译码器及显示器的应用。 二、实验原理 计数器是一种重要的时序逻辑电路，它不仅可以计数，而且用作定时控制及进行数字运算等。按计数功能计数器可分加法、减法和可逆计数器，根据计数体制可分为二进制和任意进制计数器，而任意进制计数器中常用的是十进制计数器。根据计数脉冲引入的方式又有同步和异步计数器之分。 1. 用D触发器构成异步二进制加法计数器和减法计数器： 图10—1是用四只D触发器构成的四位二进制异步加法计数器，它的连接触发器形式，再由低位触发器的?端和高一位的特点是将每只D触发器接成T Q CP 端相连接，即构成异步计数方式。若把图10—1稍加改动，即将低位触发器的Q 端和高一位的CP端相连接，即构成了减法计数器。 1 —图10 74LS74A触发器型号为，引脚排列见前述实验。本实验采用的D 2. 中规模十进制计数器中规模集成计数器品种多，功能完善，通常具有予置、保持、计数等多种可以执行十进制加法和同步十进制可逆计数器具有双时钟输入， 74LS182功能。??2所示。其中10减法计数，并具有清除、置数等功能。引脚排列如图—LD DO非同步进位输出端；CP??CP置数端；加计数端；??减计数端；??Du CO??非同步借位输出端；Q、Q、Q、Q??计数器输出端；D、D、D、CBDBACA D??数据输入端；CR??清除端。D表10—1为74LS192功能表，说明如下：
当清除端为高电平“1”时，计数器直接清零(称为异步清零)，执行其它功能时，CR置低电平。 置数端为低电平时，数据直接从置数端D、D、当CR为低电平，D、LD CBA D置入计数器。D为低电平，CR为高电平时，执行计数功能。执行加计数时，减计数当LD端CP接高电平，计数脉冲由加计数端Cp输入，在计数脉冲上升沿进行842uD编码的十进制加法计数。执行减计数时，加计数端CP接高电平，计数脉冲由减u计数端CP输入，在计数脉冲上升沿进行8421编码十进制减法计数。 表10—2D为8421码十进制加、减计数器的状态转换表。 2 —图101 3. 计数器的级联使用 一只十进制计数器只能表示0—9十个数，在实际应用中要计的数往往很大，一位数是不够的，解决这个问题的办法是把几个十进制计数器级联使用，以扩大计数范围。如图10—3所示为有两只74LS192构成的加计数级联电路图，CO 接到高一位计数器端接计数脉冲，进位输出端连接特点是低位计数器的CP u的CP端。在加计数过程中，当低位计数器输出端由1001(g)变为0000(g)时，10u10 CO输出一个上升沿，送到高一位的CP端，使高一位计数器加1进位输出端，u 也就是说低位计数器每计满个位的十个数，则高位计数器计一个数，即十位数。
数字电路实验报告
实验一 组合逻辑电路分析 一．试验用集成电路引脚图 74LS00集成电路 74LS20集成电路 四2输入与非门 双4输入与非门 二．实验内容 1.实验一 自拟表格并记录: 2.实验二 密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。否则，报警信号为“1”，则接通警铃。试分析密码锁的密码ABCD 是什么？ X1 2.5 V A B C D 示灯：灯亮表示“1”，灯灭表示“0” ABCD 按逻辑开关，“1”表示高电平，“0”表示低电平
ABCD 接逻辑电平开关。 最简表达式为：X1=AB ’C ’D 密码为： 1001 A B C D X1 X2 A B C D X1 X2 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 三.实验体会： 1.分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的相互转换来到达实验所要求的目的。 2.这次试验比较简单，熟悉了一些简单的组合逻辑电路和芯片 ，和使用仿真软件来设计和构造逻辑电路来求解。 实验二 组合逻辑实验（一） 半加器和全加器 一．实验目的 1. 熟悉用门电路设计组合电路的原理和方法步骤 二．预习内容 1. 复习用门电路设计组合逻辑电路的原理和方法步骤。 2. 复习二进制数的运算。 3. 用“与非门”设计半加器的逻辑图。 4. 完成用“异或门”、“与或非”门、“与 非”门设计全加器的逻辑图。 5. 完成用“异或”门设计的3变量判奇 电路的原理图。 三．元 件参考 U1A 74LS00D U1B 74LS00D U1C 74LS00D U1D 74LS00D U2A 74LS00D U2B 74LS00D U2C 74LS00D U3A 74LS20D X1 2.5 V X2 2.5 V VCC 5V A Ｂ Ｃ D
秒篮球倒计时数电实验报告
————————————————————————————————作者：————————————————————————————————日期：
法商学院 《数字电路课程设计》 课程设计报告 专业:应用电子技术 班级:应电11301 姓名:周灵 姓名:李雄威 指导教师：沈田
课程设计任务书 设计题目：篮球竞赛24秒倒计时器 设计任务与要求： 设计一个篮球竞赛24秒倒计时电路，该电路能实现如下功能： 1）24秒倒计时显示功能； 2）设置外部控制开关，控制计数器的重置“24”、启动和暂停功能； 3）计数器递减至0（即时间到）时，数码管显示“00”，同时发出光电报警信号。 一、电路设计原理 经过对电路功能的分析，整个电路主要由控制电路、秒脉冲信号发生器、计数器、译码器和报警电路五个部分组成。示意图如图1所示。其中计数器和控制电路是系统的主要模块。计数器完成24秒计时功能，而控制电路完成计数器的直接清零、启动计数、暂停/连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不是太高，故电路可采用555集成电路或由TTL与非组成的多谐振荡器构成。主体电路：24秒倒计时。24秒计数芯片的置数端清零端共用一个开关，比赛开始后，24秒的置数端无效，24秒的倒数计时器开始进行倒计时，逐秒倒计一之到零。选取“00”这个状态，通过组合逻辑电路给出截断信号，让该信号与时钟脉冲在与门中将时钟截断，使计时器在计数到零时停止。 图1-1 24秒计时器系统设计框图 二、单元电路分析
实验5 计数器实验电路 1实验目的 1.1掌握计数器的工作原理及特性 1.2采用触发器及集成计数器构成任意进制计数器 2实验仪器与元器件 2.1实验仪器 数字电路实验箱、数字万用表、示波器 2.2芯片 74LS00/74ls04 74LS48 74LS161 共阴数码管电位器电阻等其它元件若干 3预习要求 3.1 预习计数器相关内容。 3.2 作出预习报告。 4实验原理 计数器是用来实现计数功能的时序部件,它能够计脉冲数,还可以实现定时、分频、产生节拍脉冲和脉冲序列等。计数器的种类很多，按时钟脉冲输入方式的不同，可以分为同步计数器和异步计数器。按进位体制不同，可以分二进制和非二进制计数器。按计数的增减趋势，可分加法或减法计数器等。目前，无论是TTL还是CMOC集成电路，都有品种齐全的中规模集成计数电路。作为使用者可以借助器件手册提供的功能表和工作波形以及引脚分布图，就能正确地使用这些器件。 4.1异步计数器
异步计数器是指计数脉冲不是直接加到所有触发器的时钟脉冲端。这样， 当一个计数脉冲作用后，计数器中某些触发器的状态发生变化，而其它触发器保持原来状态，即计数器中各触发器状态的更新与输入时钟脉冲异步。 在设计模为整数N 的异步计数器时，如果K N 2=，则为二进制计数器，例 如设计一个4位二进制计数器，1624==N ，K=4，用4个触发器级联即可。如果N 不等于2的整次幂，则是非二进制计数器，这时，可将N 写N=1*2N K 其中1N 为奇数,这样由模为K 2和模为1N 的两个计算器级联而成,其中模为1N 的计数器通常用反馈的方法构成.例如设计一个异步十进制计数器,可令 K 2=12,1N =5,就是用一个模2计数器和一个模5计数器级联.图7.1所示集成 接在各位触发器的时钟脉冲输入端，当计数脉冲来到时，应该翻转的触发器在同一时刻翻转。因此，同步计数器的工作速度比异步计数器快。同步计数器的设计可按“状态表+卡诺图+写出各触发器控制输入端的逻辑方程”，进行，然后画出逻辑电路。也可以根据状态表中各触发器输出的变化规律，直接写出各触发器控制输入端的逻辑方程，最后画出逻辑电路图。例如设计一个同步十进制加法计数器，其状态转换表如表7.1所示。采用双JK 触发器74LS76，通过分析状态转换表，可得到各触发器控制输入端的逻辑方程如下。
数电实验计数器电路 SANY标准化小组 #QS8QHH-HHGX8Q8-GNHHJ8-HHMHGN#
实验5 计数器实验电路 1实验目的 掌握计数器的工作原理及特性 采用触发器及集成计数器构成任意进制计数器 2实验仪器与元器件 实验仪器 数字电路实验箱、数字万用表、示波器 2.2 芯片 74LS00/74ls04 74LS48 74LS161 共阴数码管 电位器 电阻等其它元件若干 3预习要求 预习计数器相关内容。 作出预习报告。 4实验原理 计数器是用来实现计数功能的时序部件,它能够计脉冲数,还可以实现定时、分频、产生节拍脉冲和脉冲序列等。计数器的种类很多，按时钟脉冲输入方式的不同，可以分为同步计数器和异步计数器。按进位体制不同，可以分二进制和非二进制计数器。按计数的增减趋势，可分加法或减法计数器等。目前，无论是TTL 还是CMOC 集成电路，都有品种齐全的中规模集成计数电路。作为使用者可以借助器件手册提供的功能表和工作波形以及引脚分布图，就能正确地使用这些器件。 异步计数器 异步计数器是指计数脉冲不是直接加到所有触发器的时钟脉冲端。这样，当一个计数脉冲作用后，计数器中某些触发器的状态发生变化，而其它触发器保持原来状态，即计数器中各触发器状态的更新与输入时钟脉冲异步。 在设计模为整数N 的异步计数器时，如果K N 2=，则为二进制计数器，例如设计一个 4位二进制计数器，1624==N ，K=4，用4个触发器级联即可。如果N 不等于2的整次幂，则是非二进制计数器，这时，可将N 写N=1*2N K 其中1N 为奇数,这样由模为K 2和模为1N 的两个计算器级联而成,其中模为1N 的计数器通常用反馈的方法构成.例如设计一个异步十进制计数器,可令K 2=12,N =5,就是用一个模2计数器. T '触发器,+写出各触发
哈工大数电大作业-作业1-计数器 数电大作业 1 计数器 一、实验目的 1.学习使用Verilog HDL语言，并学会使用进行Quartus H软件编 程和仿真； 2.掌握数字电路的设计方法，熟悉设计过程及其步骤； 3.培养学生的动手能力，能学以致用，为今后从事电子线路设计 打下良好基础； 4.巩固加深对数电知识的理解，在仿真调试过程中，能结合原理 来分析实验现象； 二、实验内容 1.设计内容及要求 1)利用 Verilog HDL 设计一个以自己学号后三位为模的计数器； 2)编写源程序；
3)给出仿真电路图和仿真波形图； 2.需求分析： 由于本人的学号为 7112130501，后 3 位为 501，为便于观察，选取中间三位为进制来编写加法计数器，以保证与他人的区别性，即编一个以 213 为模的加法计数器。若采用同步清零的方法，则计数为 0~212，化为二进制数即为 0 0000 0000计到 0 1101 0100。
3. 编写源代码: module count_213(out, data, load, reset, elk); output [8:0] out; i 叩ut [8:0] data; input load ，reset, elk; reg [8:0] out; always ?(posedge elk) begin 辻(！reset)out=9, hOOO; else if (load)out=data; else if (out>=212)out=9, hOOO; else out=out+1; end endmodule 程序说明: 该计数器为一个9位计数器，计数范围0~212,具有同步同 步置数和同步清零功能。时钟的上升沿有效，当elk 信号的上升 沿到来时，如果清零信号为0,则清零；若不为0,计数器进行计 数，计至212处同步清零。 4. 画出仿真电路图： 图1为同步置数、同步清零加法计数器的仿真电路图 //elk 上升沿触发 〃同步清零，低电平有效 //同步预置 〃计数最大值为212,超过清零 〃计数
数字逻辑实验报告（2） 数字逻辑实验2 多功能电子钟系统设计成绩 评语：（包含：预习报告内容、实验过程、实验结果及分析） 教师签名 姓名： 学号： 班级：物联网1701 指导教师：徐有青 计算机科学与技术学院 20 年月日
数字逻辑实验报告 多功能电子钟系统设计实验报告
多功能电子钟系统设计 1、实验名称 多功能电子钟系统设计。 2、实验目的 要求同学采用传统电路的设计方法，对一个“设计场景”进行逻辑电路的设计，并利用工具软件，例如，“logisim”软件的虚拟仿真来验证电子钟电路系统的设计是否达到要求。 通过以上实验的设计、仿真、验证3个训练过程使同学们掌握小型电路系统的设计、仿真、调试方法以及电路模块封装的方法。 3、实验所用设备 Logisim2.7.1软件一套。 4、实验容 设计场景：多功能数字钟是一种用数字显示秒、分、时的计时装置，当前从小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟无处不在。 多功能数字钟的基本功能如下： （1）显示时、分、秒； （2）可以采用24小时制或12小时制（上午和下午）； （3）整点报时，整点前10秒开始，整点时结束； （4）单独对“时、分”计时校准，对分钟值校准时最大分钟值不向小时值进位； （5）闹钟10秒提醒。 使用logisim软件对你设计电子钟电路进行虚拟仿真验证，具体要求如下。 （采用logisim软件提供的“时钟频率”为8hz的信号源）
（1） 具有校准计数值功能的六十进制计数器电路 采用“四位二进制可逆计数器”这个“私有”元件和相应元器件，设计一个具有对计数值进行校准的六十进制计数器，并封装，该计数器逻辑符号参见图2-1所示。 图2-1 校准计数值的60进制计数器 六十进制计数器的输入输出引脚定义如下： （a ）一个清零端Clr ； （b ）一个累加计数脉冲输入端CP U ； （c ）一个累减计数脉冲输入端CP D ； （d ）八个计数器状态输出值Q 1D Q 1C Q 1B Q 1A Q 0D Q 0C Q 0B Q 0A ，采用8421码分别表示计数器状态的十位和个位； （e ）一个计数值校准输入控制信号Adj ，当Adj 为“1”时通过CP U 对计数值进行加计数或校准，Adj 为“0”时通过CP D 对计数值进行减计数校准（由于受“四位二进制可逆计数器”约束），CP D 可以对计数值的十位或个位进行递减校准（递减的时候不需要循环，回到0即可）； （f ）每当计数累计满60产生一个进位输出信号Qcc 。 计数器的状态请采用“十六进制的数字显示器”显示。 （2）具有校准计数值的十二进制计数器或二十四进制的计数器电路 采用“四位二进制可逆计数器”这个“私有”元件和相应元器件，设计一个具有对计数值进行校准的十二进制计数器或二十四进制的计数器，并封装，该计数器逻辑符号参见图2-2所示。
●实验名称：利用VerilogHDL设计一个模10加法计数器和一个时钟20分频电路 ●实验目的: 1.熟悉用可编程器件实现基本时序逻辑电路的方法。 2.了解计数器的Verilog描述方法，以及偶数分频的思路与原理。 ●预习要求： 1.回顾数字电路中加法计数器的相关知识。 ●实验说明： 1.用MAX+plus II软件开发PLD器件有两种设计输入方式：原理图输入和HDL语言 输入方式，或者将两者结合起来，一部分电路采用原理图，另一部分采用HDL语 言。 2.加法计数器表示随着时钟脉冲的输入，计数器从0开始正向计数，直到计满规定的 模值后归零，然后依次循环计数。模10计数器表示，计数器从0000~1001循环计 数。 3.时钟分频电路的功能是，对输入的时钟频率进行偶数倍的降频（倍增其周期），20 分频意味着分频后产生的新时钟周期是输入时钟的20倍（频率降为原频率1/20）。 ●实验内容与步骤： 1.新建一个属于自己的工程目录。 2.用VerilogHDL语言方式编写一个模10加法计数器cnt_10。 3.对此计数器模块进行编译和仿真。 4.用VerilogHDL语言方式编写一个20分频模块fenpin_20，对输入时钟进行20分频 处理。 5.对此分频电路进行仿真。 ●实验报告要求： 1.将自己绘制的电路图或者编写的VerilogHDL代码，截图或者复制到实验报告中。 2.将代码关键位置写上相应注释（可用中文）。 3.对仿真波形截图，贴到实验报告中。 ●实验图表与数据： 1. 模10加法计数器cnt_10的V erilog代码：
2. 模10加法计数器cnt_10的仿真波形： 3. 10分频模块fenpin_10的Verilog代码： 4. 10分频模块fenpin_10的仿真波形：
实验4 计数器及其应用 一、实验目的 1、学习用集成触发器构成计数器的方法 2、掌握中规模集成计数器的使用及功能测试方法 二、实验原理 计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。 计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。 1、中规模十进制计数器 CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图5－9－1所示。 图5－9－1 CC40192引脚排列及逻辑符号 图中LD—置数端 CP U—加计数端 CP D—减计数端 CO—非同步进位输出端BO—非同步借位输出端 D0、D1、D2、D3—计数器输入端 Q0、Q1、Q2、Q3—数据输出端 CR—清除端
CC40192的功能如表5－9－1，说明如下： 表5－9－1 输 入 输 出 CR LD CP U CP D D 3 D 2 D 1 D 0 Q 3 Q 2 Q 1 Q 0 1 × × × × × × × 0 0 0 0 0 0 × × d c b a d c b a 0 1 ↑ 1 × × × × 加 计 数 0 1 1 ↑ × × × × 减 计 数 当清除端CR 为高电平“1”时，计数器直接清零；CR 置低电平则执行其它功能。 当CR 为低电平，置数端LD 也为低电平时，数据直接从置数端D 0、D 1、D 2、D 3 置入计数器。 当CR 为低电平，LD 为高电平时，执行计数功能。执行加计数时，减计数端CP D 接高电平，计数脉冲由CP U 输入；在计数脉冲上升沿进行 8421 码十进制加法计数。执行减计数时，加计数端CP U 接高电平，计数脉冲由减计数端CP D 输入，表5－9－2为8421码十进制加、减计数器的状态转换表。 表5－9－2 加法计数 输入脉冲数 0 1 2 3 4 5 6 7 8 9 输出 Q 3 0 0 0 0 0 0 0 0 1 1 Q 2 1 1 1 1 Q 1 0 0 1 1 0 0 1 1 0 0 Q 0 1 0 1 1 1 1 减计数 2、计数器的级联使用 一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。 同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号驱动下一级计数器。 图5－9－2是由CC40192利用进位输出CO 控制高一位的CP U 端构成的加数级联图。
实验七 集成计数器 一、 实验目的 熟悉中规模集成计数器74LS160、74LS161的逻辑功能及其应用方法。 二、实验内容 1、74LS161 4位同步二进制计数器 图7-1 74LS161引脚排列图 图7-2 Proteus 仿真器件 (1) 自拟电路和实验步骤，测试验证74LS161的功能，将结果填入表7-1中。 D1 LED-GREEN D2 LED-GREEN D3 LED-GREEN D4 LED-GREEN R1 220 R3 220 R4 220 1000 0101 220 220 D03Q014D14Q113D25Q212D36Q311RCO 15 ENP 7ENT 10CLK 2LOAD 9MR 1 U3 74LS161 R2 220 控制端 输入 输出 CLK MR LD ENP ENT D3 D2 D1 D0 Q3 Q2 Q1 Q0 * 0 * * * * * * * 0 0 0 0 ↑ 1 0 * * 0 0 0 1 0 0 0 1 ↑ 1 1 0 * * * * * Q3 Q2 Q1 Q0 ↑ 1 1 1 0 * * * * Q3 Q2 Q1 Q0 ↑ 1 1 1 1 * * * * 0 0 0 1 ↑ 1 1 1 1 * * * * 0 0 1 0 ↑ 1 1 1 1 * * * * 0 0 1 1 ↑ 1 1 1 1 * * * * 0 1 0 0 ↑ 1 1 1 1 * * * * 0 1 0 1 ↑ 1 1 1 1 * * * * 0 1 1 0 ↑ 1 1 1 1 * * * * 0 1 1 1 ↑ 1 1 1 1 * * * * 1 0 0 D03Q014D14Q113D25Q212D36Q311RCO 15 ENP 7ENT 10CLK 2LOAD 9MR 1 74LS161
计数器 一实验目的 1、掌握中规模集成计数器的逻辑功能及使用方法。 2、学习运用集成电路芯片计数器构成N位十进制计数器的方法。 二实验原理 计数器是一个用以实现计数功能的时序器件，它不仅可以用来记忆脉冲的个数，还常用于数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。 计数器种类很多，按构成计数器中的各个触发器输出状态更新是否受同一个CP脉冲控制来分，有同步和异步计数器，根据计数制的不同，分为二进制、十进制和任意进制计数器。根据计数的增减趋势分，又分为加法、减法和可逆计数器。另外，还有可预置数和可编程功能的计数器等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器芯片。如：异步十进制计数器74LS90，4位二进制同步计数器74LS93，CD4520，4位十进制计数器74LS160、74LS162；4位二进制可预置同步计数器CD40161、74LS161、74LS163；4位二进制可预置同步加/减计数器CD4510、CD4516、74LS191、74LS193；BCD码十进制同步加/减计数器74LS190、74LS192、CD40192等。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列就能正确使用这些器件。 例如74LS192同步十进制可逆计数器，具有双时钟输入十进制可逆计数功能；异步并行置数功能；保持功能和异步清零功能。74192功能见表19.1中。 输入输出注 CR LD CP U CP D D3 D2 D1 D0 Q3n+1 Q2n+1 Q1n+1 Q0n+1 1 X X X X X X X 0 0 X X d3d2d1d0 0 1 ↑ 1 X X X X 0 1 1 ↑X X X X 0 1 1 1 X X X X 0 0 0 0 d3d2d1d0 加法计数 减法计数 保持 异步清零 异步置数 n n U Q Q CP CO 3 = n n n n D Q Q Q Q CP BO 1 2 3 = 1 = =CO BO 表19.1 *表中符号和引脚符号的对应关系： CR = CLR—清零端； LD= LOAD—置数端（装载端） CP U = UP—加计数脉冲输入端 CP D = DOWN—减计数脉冲输入端 CO——非同步进位输出端（低电平有效）
实验2 组合逻辑电路（半加器全加器及逻辑运算） 一、实验目的 1.掌握组合逻辑电路的功能测试。 2.验证半加器和全加器的逻辑功能。 3.学会二进制数的运算规律。 二、实验仪器及材料 1.Dais或XK实验仪一台 2.万用表一台 3.器件：74LS00 三输入端四与非门3片 74LS86 三输入端四与或门1片 74LS55 四输入端双与或门1片 三、预习要求 1.预习组合逻辑电路的分析方法。 2.预习用与非门和异或门构成的半加器、全加器的工作原理。 3.学习二进制数的运算。 四、实验内容 1.组合逻辑电路功能测试。 图2－1 ⑴用2片74LS00组成图2－1所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。 ⑵图中A、B、C接电平开关，Y1、Y2接发光管显示。 ⑶按表2－1要求，改变A、B、C的状态填表并写出Y1、Y2逻辑表达式。 ⑷将运算结果与实验比较。
输入输出 A B C Y1 Y2 0 0 0 0 0 0 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0 0 1 1 1 0 1 1 0 0 1 0 1 0 (5)实验过程及实验图： 1）连线图： 2）实验图：
(6)实验总结： 用两片74ls00芯片可实现如图电路功能 2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。 根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图2－2。 图2－2 ⑴在实验仪上用异或门和与门接成以上电路。A、B接电平开关S，Y、Z接电平显示。 ⑵按表2－2要求改变A、B状态，填表。 输入端A 0 1 0 1 B 0 0 1 1 输出端Y 0 1 1 0 Z 0 0 0 1 （3）实验过程及实验图：1）管脚图：
实验报告 实验九可逆计数器的功能测试及应用电路 2.9.1 实验目的 1.掌握可逆计数器74LS190、74LS191、74LS192、74LS193的逻辑功能及使用方法。 2.熟悉可逆计数器实现任意进制的数码倒计时电路的工作原理。 2.9.2 实验仪器与器件 实验箱一个；双踪示波器一台；稳压电源一台；函数发生器一台。74LS190、74LS192、74LS247或74HC48、74LS00和74LS04. 2.9.3 实验原理 1. 4位十进制同步加减法计数器 对于74LS190，D、C、B、A为并行数据输入端；Q D Q C Q B Q A为并行数据输出端；U/D为加减控制信号输入端，当加减控制信号U/D=0时做加法计数；而当加减控制信号U/D=1时做减法计数；CLK为单时钟脉冲输入端；MAX/MIN为最大/最小输出端，也称为进位/错位信号输出端；L D为预置数控制端，低电平有效；CTEN为使能端，进行状态控制，低电平有效；RCO为脉冲时钟。 2. 4位二进制同步加减法计数器 对于74LS192，D、C、B、A为并行数据输入端；Q3Q2Q1Q0为并行数据输出端；CP U为加法计数脉冲输入端；CP D为减法计数脉冲输入端；CLR为异步置零端，高电平有效；TC D为借位信号输出端；TC U为进位信号输出端；L D为异步预置数控制端，低电平有效。 2.9.4 实验内容 1.测试74LS190和74LS191的逻辑功能，并用数码管显示，验证是否与表2-9-4一致。分别画出各单元的电路图，写出各自的状态转换图。
加法计数：0000—0001—0010—0011—0100—0101—0110—0111—1000—1001—0000 减法计数：1001—1000—0111—0110—0101—0100—0011—0010—0001—0000 加法计数：0000—0001—0010—0011—0100—0101—0110—0111—1000—1001—1010—1011—1100—1101—1110—1111—0000 减法计数：1111—1110—1101—1100—1011—1010—1001—1000—0111—0110—0101—0100—0011—0010—0001—0000 2.测试74LS192和74LS193的逻辑功能，并用数码管显示，验证是否与表2-9-3一致。画出电路图。 进行加法计数：
24进制计数器逻辑功能及其应用 一、实验目的： 1. 熟悉中等规模集成电路计数器74LS160的逻辑功能，使用方法及应用。 2. 掌握构成计数器的方法。 二、实验设备及器件： 1. 数字逻辑电路实验板1片 2. 74HC90同步加法二进制计数器2片 3. 74HC00二输入四与非门1片 4. 74HC04 非门1片 三、实验原理： 计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。 计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。 集成计数器74HC90是二-五-十进制计数器，其管脚排列如图。
四、实验内容
实验电路图： 用74HC00与非门和74HC04的非门串联，构成与门。74HC00的引脚图和真值表如图：
74HC04的引脚图与真值表如图： 按实验电路图，参照各个芯片的引脚图和真值表，连接电路。其中Q0到Q3分别连到数码管的对应的D0到D3，CP0端接到时钟脉冲，然后检查电路无误后，加电源，观察现象。实验结果：个位数码管随时间显示0、1、2、3、4、5、6、7、8、9，十位数码管显示个位进位计数结果，按0、1、2变化，当数字增加到23后，数码管自动清零，又从零开始变化。 五、实验心得： 本次实验，通过对计数器工作过程的探索，基本上了解了数码计数器的工作原理，以及74HC160的数字特点，让我更进一步掌握了如何做好数字电子数字实验，也让我认识到自身理论知识的不足和实践能力的差距，以及对理论结合实践的科学方法有了更深刻理解。
肇 庆 学 院 电子信息与机电工程 学院 数字电路 课 实验报告 12电气(1) 班姓名 王园园 学号 2 实验日期2014年5 月26 日 实验合作者:李俊杰 老师评定 实验题目:时序逻辑电路——计数器实验 一、实验目的 (一)掌握由集成触发器构成计数器的方法。 (二)熟悉中规模集成计数器74LS161计数器的逻辑功能及使用方法。 (三)学习中规模集成计数器74LS192计数器的逻辑功能及使用方法。 (四)学习计数器清零端与置数端的功能、同步与异步的概念。 二、实验仪器: DZX-1型电子学综合实验装置 UT52万用表 芯片74LS00 74LS161 74LS192 三、实验内容 图5-1 74LS161构成N 进制计数器目标电路图 图5-2 74LS161引脚排列图 输入 输出 CR CP LD CT P CT T D 3D 2D 1D 0 n n n n Q Q Q Q 0123 C0 0 x x x x x 0 0 0 0 1 0 x x d 3d 2d 1d 0 d 3d 2d 1d 0 CO= CT T Q Q Q Q n n n 123 1 1 1 1 x 计数 CO=n n n n Q Q Q Q 0123 1 x 1 0 x x 保持 CO= CT T Q Q Q Q n n n 123 1 x 1 x x 保持 用十六进制同步加法计数器74LS161构成N 进制计数器的设计(异步清零,同步置数)
1.按图5-1接好。从CP端输入时钟脉冲。 2.将M端接高电平,并把计数结果记录下来。如下表5-2 3.将M端接低电平,并把计数结果记录下来。 4.如果将清零端与置数端接线交换,重复2、3步骤,计数器的N分别等于多少？ 答:2,3步骤N都为16 接线交换后,LD=1输入无效。加法计数器计数溢出后CO=1 => CR=0触发异步清零,然后CO=0 => CR=1,计数器重新从零开始加法计数,所以N=15