2018年宁波大学3810数字集成电路设计基础博士研究生初试试卷(A卷)

科目代码: 3810 科目名称：数字集成电路设计基础

VDD

GND IN1

IN2

IN3

IN4

OUT

科目代码: 3810 科目名称：数字集成电路设计基础

科目代码: 3810 科目名称：数字集成电路设计基础

5.说明如图5所示的静态CMOS反相器的总功耗由哪几部分组成，并列出每一项功耗的具体表达式。(10分)

pmos

nmos

VDD

C L

图5. 静态CMOS反相器

6.分析图6所示的电路，在不同时钟CLK输入下Q0、Q1、Q2与Q3的输出状态，并将状态量

填入表1。假设各个D触发器的初始输出状态皆为Q=0。(10分)

图6.D触发器构成的时序逻辑电路

表1.电路输出状态表

CLK的顺

序

输入D1 Q0Q1Q2Q3

0 0 0 0 0 0

1 1

2 0

3 1

4 1

5 0

科目代码: 3810 科目名称：数字集成电路设计基础

7.试用差分串联电压开关逻辑（DCVSL）与互补传输管逻辑（CPL）实现二输入的XOR/NXOR逻

辑门，要求画出其晶体管级电路图。(10分)

8.在图7所示电路中，已知CMOS集成施密特触发器的电源电压V DD=15V, V T+=10V，V T-=5V,

R=100KΩ, C=10μF。试画出u c和u0的波形，并求出u0的频率以及占空比。(10分)

图7. 施密特触发器电路

9.叙述图8所示的单管动态CMOS存储单元读与写的工作原理与工作过程。(8分)

T C1

C2

图8. 单管动态CMOS存储单元

10.试回答下列问题：（1）在标准CMOS工艺中，NMOS衬底（阱）通常与电路中最低电位相接，

若NMOS衬底（阱）与最高电位相接，会产生什么害处? （4分）（2）MOS管有三种主要漏电流（4分）（3）试分别说明: 在65nm以下工艺，哪两种漏电流起主要作用?（4分）