VHDL期末复习概要

复习要点：

1. 缩写英文词的中文含义：

VHDL 超高速集成电路硬件描述语言、HDL 硬件描述语言、EDA 电子设计自动化、PLD 可编程逻辑器件、ISP 系统可

编程逻辑器、ASIC 为专门目的而设计的集成电路、SOC 片上系统。

2. 数字电路与数字系统的根本区别? 数字电路是具有各种功能的逻辑器件组成的，数字系统是由若干逻辑器件组成并能实现复杂功能的电路。一个数字电路，不论其规模大小，必须具有控制器，才称之为数字系统。

3. 逻辑器件按其结构可分为那两大类型？按所给逻辑器件名称区分它们的归属类型，如基本

门电路、触发器、计数器、加法器、译码器、选择器等各种逻辑器的归属类型。 1.组合逻辑电路——基本门电路，例如与门、或门等。任何组合逻辑函数均可化为与或式，即可由与门、或门二级电路

实现。

2.时序逻辑电路——触发器、计数器等，例如D 触发器JK 触发器等。

4. 传统数字系统设计和现代数字系统设计的根本区别？简要概述现代数字系统的设计过程。 传统数字系统设计通过电路板来实现系统的逻辑功能，现代数字系统实现方法采用自上而下的模块化设计方法。现代数字系统设计过程：设计——仿真——下载。

5. 目前比较通用的硬件描述语言有哪三种？VHDL 、Verilog 和ABEL 语言 用硬件描述语言对电路

进行描述时可采用哪三种描述层次？三种硬件描述语言各自最适合描述的层次是什么？（逻辑描述层次：一般的硬件描述语言可以在三个层次上进行电路描述，其层次由高到低依次可分为行为级、RTL 级(寄

存器传输级或数据流)和门电路级。VHDL 语言是一种高级描述语言，适用于行为级和RTL 级的描述，最适于描述电路的行为；V erilog 语言和ABEL 语言是一种较低级的描述语言，适用于RTL 级和门电路级的描述，最适于描述门级电路。）

6. VHDL 程序的基本结构通常有三个部分组成，这三个组成部分指的是什么？

1.库、程序包使用说明

2.实体说明

3.实体对应的结构体说明

7. 搞清实体说明和结构体说明的语句结构，尤其是关键词、实体名、结构体名等。

8. 四种对象常量(CONSTANT)、变量(V ARIABLE)、信号(SIGNAL)、文件(FILES)、四种工作模式、常用的一

些运算操作符（算术、关系、逻辑等运算操作符，其中不要忽视运算符&的使用）要知道。

ENTITY 实体名 IS

[GENERIC(类属表)；]

[PORT(

端口表)；] 实体说明部分； [BEGIN 实体语句部分； ]

END [ENTITY] [实体名]；

ENTITY AND2 IS

GENERIC(RISEW ：TIME:=1ns ；FALLW ：TIME:=1ns)；

PORT( A1：IN STD_LOGIC ； A0：IN STD_LOGIC ； Z0：OUT STD_LOGIC )；

END ENTITY AND2；

ARCHITECTURE 结构体名 OF 实体名 IS [说明语句;] BEGIN

[功能描述语句;] END [ARCHITECTURE] [结构体名]；

ARCHITECTURE AR T OF EXAMPLE IS BEGIN

PROCESS(A ，B ，C) IS

V ARIABLE N ： BOOLEAN ；

BEGIN

IF A THEN N:=B ；

ELSE N:=C ； END IF ；

OUTPUT <=N ； END PROCESS ；

END ARCHITECTURE AR T ； DA TA_C<=D0&D1&D2&D3；------并置符连接 DA TA_<=（D0，D1，D2，D3）；--集合体连接

SIGNAL A STD_LOGIC_VECTOR(0 TO3); SIGNAL E STD_LOGIC_VECTOR(0 TO3);

E<=A & DATA_C;-

----并置运算为一个8位的位矢量

9.VHDL分哪两大类型语句？各自的特点是什么？课上解过的各语句的语法和使用必须掌握。

顺序语句和并行语句（并发语句），顺序语句的执行（指仿真执行）顺序是与它们的书写顺序基本一致的。

并行语句的执行是同步进行的，或者说是并行运行的，其执行方式与书写的顺序无关。

10.搞清数据类型定义的语句和语法，即：标准定义数据类型

布尔(BOOLEAN)、位(BIT)、位矢量(BIT_VECTOR)、字符(CHARACTER)、整数(INTEGER)、自然数(NA TURAL)和正整数(POSITIVE)、实数(REAL)、字符串(STRING)、时间(TIME)

① 类型定义：TYPE 数据类型名 IS 数据类型定义 [OF 基本数据类型]； ② 子类型定义：SUBTYPE 子类型名 IS 基本数据 RANGE 约束范围；

注意：子类型SUBTYPE 只是由TYPE 定义的原数据类型的一个

子集，它满足原数据类型（基本）所有约束条件。

并能根据所给的数据类型定义语句给出某些回答。 11. 搞清库的一般结构、库的种类、库的用法。

LIBRARY 库名； USE 库名.程序包名.ALL （或项目名）；

--LIBRARY 语句为其后的设计实体打开了以此库名命名的库，以便设计实体可以利用其中的程序包。

--USE 语句用来开放指定库中指定程序包内所有内容（或指定项目）。

12. 搞清程序包的结构和定义，包首和包体的各自用途。重点PPT 上的包定义和几个例题。

PACKAGE 程序包名 IS --程序包首开始

程序包首说明部分； END [PACKAGE][程序包名]；

--程序包首结束 PACKAGE BODY 程序包名 IS --程序包体开始 程序包体说明部分以及包体内容;

END [PACKAGE BODY][程序包名]；--程序包体结束

包首是主设计单元，为程序包定义接口，声明包中的类型、元件、函数和子程序，其方式与实体定义模块接口非常相似。包首可独立地编译并插入设计库中 。

包体是次设计单元，规定程序的实际功能，存放包首中说明的函数和子程序，其方式与结构体语句方法相同。包体可以在其对应的主设计单元后，独立地编译并插入设计库中。

包首的说明部分可收集多个不同的VHDL 设计所需的公共信息，其中包括数据类型说明、信号说明、子程序说明及元件说明等。 包体用于定义在包首中已定义的子程序的子程序体。

STD 库：收录了VHDL 语言标准定义的两个

标准程序包，即STANDARD 和TEXTIO 程序包。

WORK 库：是VHDL 语言的工作库，用于保存当前正在进行的设计。用户的成品、半成品模块、元件等会自动进入此库存放。 IEEE 库：是VHDL 设计中最为常见的库，它包含有IEEE 标准的程序包和其他一些支持工业标准的程序包。

EDA 厂商库：如： ALTERA 公司的资源库、 SYNOPSYS 公司的资源库（有些 包已并入了IEEE 库）等等。