第三章存储系统
- 格式：ppt
- 大小：1.87 MB
- 文档页数：39
当前位置：文档之家 › 第三章存储系统
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三章存储系统
表3.4 单管存储元电路和四管存储元电路对比
名称
优点
四管存储 外围电路比较 元电路 简单，刷新时
不需要另加外 部逻辑
单管存储 元件数量少， 元电路 集成度高
缺点 管子多，占用的芯片面 积大
需要有高鉴别能力的读 出放大器配合工作，外 围电路比较复杂
DRAM存储元的读、写刷新操作
第三章存储系统
第三章 存储系统
随机读写存储器
➢ 静态MOS存储器(SRAM) ➢ 动态MOS存储器(DRAM)
3.2 SRAM存储器
3.2.1 基本静态存储元阵列
第三章存储系统
静态存储器
第三章存储系统
SRAM存储器的构成
行 译 码 器 X
列译码器Y
第三章存储系统
SRAM存储器的构成
第三章存储系统
地址译码的两种方式
➢ (5)定时发生器：提供行地址选通信号RAS、列地 址选通信号CAS和写信号WE.
3.3.4 存储器容量的扩充
➢ 位扩展法 ➢ 字扩展法 ➢ 字位同时扩展法
位扩展法组成8K RAM
第三章存储系统
字扩展法组成64K RAM
第三章存储系统
高性能主存储器
高性能主存储器
➢ EDRAM芯片
▪ EDRAM芯片又称增强型DRAM芯片，它在 DRAM 芯片上集成了一个SRAM实现的小容 量高速缓冲存储器，从而使DRAM芯片的性 能得到显著改进。
DRAM存储元的读、写刷新操作
第三章存储系统
DRAM存储元的读、写刷新操作
第三章存储系统
DRAM存储元的读、写刷新操作
第三章存储系统
3.3.2 DRAM芯片的逻辑结构
3.3.2 DRAM芯片的逻辑结构
第三章存储系统
3.3.3 读/写周期、刷新周期
第三章存储系统
3.3.3 读/写周期、刷新周期
单译码 适用于小容量存储器 一个地址译码器 双译码 适用于大容量存储器 X向和Y向两个译码器
第三章存储系统
采用单译码结构的存储单元
A0
0000
A1
译 码
A2 器
A3 1111
第三章存储系统
采用双译码结构的存储单元矩阵
第三章存储系统
3.2.1 SRAM存储器
➢ 驱动器 ➢ I/O电路 ➢ 片选与读/写控制电路 ➢ 输出驱动电路
2114逻辑结构图
第三章存储系统
存储器的读、写周期
存储器的读、写周期
第三章存储系统
第三章 存储系统
3.3 DRAM存储器
第三章存储系统
3.3 DRAM存储器
第三章存储系统
动态存储器
第三章存储系统
单管DRAM基本存储电路
图2．9 单管DRAM基本存储电路
第三章存储系统
单管DRAM的存储矩阵
存储器控制电路
存储器控制电路
➢ (1)地址多路开关：刷新时需要提供刷新地址，非 刷新时需提供读写地址，由多路开关进行选择。
➢ (2)刷新定时器： 定时电路用来提供刷新请求。
➢ (3)刷新地址计数器：只用RAS信号的刷新操作， 需要提供刷新地址计数器。
➢ (4)仲裁电路：对同时产生的来自CPU的访问存储 器的请求和来自刷新定时器的刷新请求的优先权 进行裁定。
主存物理地址的存储空间分布
▪ 8个芯片共用片选信号Sel、行选通信号RAS、刷新信号 Ref和地址输入信号A0—A10。当某模块被选中，此模块 的8个EDRAM芯片同时动作，8个4位数据端口D3—D0同 时与32位数据总线交换数据，完成一次32位字的存取。
▪ 上述存储模块本身具有高速成块存取能力,这种模块内存 储字完全顺序排放，以猝发式存取来完成高速成块存取的 方式，在当代微型机中获得了广泛应用。
▪ 以SRAM保存一行内容的办法，对成块传送 非常有利。如果连续的地址高11位相同， 意 味着属于同一行地址，那么连续变动的9位 列地址就会使SRAM中相应位组连续读出， 这称为猝发式读取。
高性能主存储器
➢ EDRAM内存条
▪ 一片EDRAM的容量为1M×4位，8片这样的芯片可组成 1M×32位的存储模块。
第三章存储系统
DRAM的刷新
➢ 集中刷新方式
DRAM的刷新
➢ 分散刷新方式
DRAM的刷新
➢ 异步刷新方式
▪ 前两种方式的结合，在规定的刷新 时间内将所有单元刷新一遍。
DRAM的刷新
➢ 两ห้องสมุดไป่ตู้标准刷新操作
▪ 只用RAS信号刷新； ▪ CAS在RAS之前的刷新。
• 这种方式是在RAS之前使CAS有效，启动内部 刷新计数器，产生需要刷新的行地址，而忽 略外部地址线上的信号。
表3.4 单管存储元电路和四管存储元电路对比
名称
优点
四管存储 外围电路比较 元电路 简单，刷新时
不需要另加外 部逻辑
单管存储 元件数量少， 元电路 集成度高
缺点 管子多，占用的芯片面 积大
需要有高鉴别能力的读 出放大器配合工作，外 围电路比较复杂
DRAM存储元的读、写刷新操作
第三章存储系统
第三章 存储系统
随机读写存储器
➢ 静态MOS存储器(SRAM) ➢ 动态MOS存储器(DRAM)
3.2 SRAM存储器
3.2.1 基本静态存储元阵列
第三章存储系统
静态存储器
第三章存储系统
SRAM存储器的构成
行 译 码 器 X
列译码器Y
第三章存储系统
SRAM存储器的构成
第三章存储系统
地址译码的两种方式
➢ (5)定时发生器：提供行地址选通信号RAS、列地 址选通信号CAS和写信号WE.
3.3.4 存储器容量的扩充
➢ 位扩展法 ➢ 字扩展法 ➢ 字位同时扩展法
位扩展法组成8K RAM
第三章存储系统
字扩展法组成64K RAM
第三章存储系统
高性能主存储器
高性能主存储器
➢ EDRAM芯片
▪ EDRAM芯片又称增强型DRAM芯片，它在 DRAM 芯片上集成了一个SRAM实现的小容 量高速缓冲存储器，从而使DRAM芯片的性 能得到显著改进。
DRAM存储元的读、写刷新操作
第三章存储系统
DRAM存储元的读、写刷新操作
第三章存储系统
DRAM存储元的读、写刷新操作
第三章存储系统
3.3.2 DRAM芯片的逻辑结构
3.3.2 DRAM芯片的逻辑结构
第三章存储系统
3.3.3 读/写周期、刷新周期
第三章存储系统
3.3.3 读/写周期、刷新周期
单译码 适用于小容量存储器 一个地址译码器 双译码 适用于大容量存储器 X向和Y向两个译码器
第三章存储系统
采用单译码结构的存储单元
A0
0000
A1
译 码
A2 器
A3 1111
第三章存储系统
采用双译码结构的存储单元矩阵
第三章存储系统
3.2.1 SRAM存储器
➢ 驱动器 ➢ I/O电路 ➢ 片选与读/写控制电路 ➢ 输出驱动电路
2114逻辑结构图
第三章存储系统
存储器的读、写周期
存储器的读、写周期
第三章存储系统
第三章 存储系统
3.3 DRAM存储器
第三章存储系统
3.3 DRAM存储器
第三章存储系统
动态存储器
第三章存储系统
单管DRAM基本存储电路
图2．9 单管DRAM基本存储电路
第三章存储系统
单管DRAM的存储矩阵
存储器控制电路
存储器控制电路
➢ (1)地址多路开关：刷新时需要提供刷新地址，非 刷新时需提供读写地址，由多路开关进行选择。
➢ (2)刷新定时器： 定时电路用来提供刷新请求。
➢ (3)刷新地址计数器：只用RAS信号的刷新操作， 需要提供刷新地址计数器。
➢ (4)仲裁电路：对同时产生的来自CPU的访问存储 器的请求和来自刷新定时器的刷新请求的优先权 进行裁定。
主存物理地址的存储空间分布
▪ 8个芯片共用片选信号Sel、行选通信号RAS、刷新信号 Ref和地址输入信号A0—A10。当某模块被选中，此模块 的8个EDRAM芯片同时动作，8个4位数据端口D3—D0同 时与32位数据总线交换数据，完成一次32位字的存取。
▪ 上述存储模块本身具有高速成块存取能力,这种模块内存 储字完全顺序排放，以猝发式存取来完成高速成块存取的 方式，在当代微型机中获得了广泛应用。
▪ 以SRAM保存一行内容的办法，对成块传送 非常有利。如果连续的地址高11位相同， 意 味着属于同一行地址，那么连续变动的9位 列地址就会使SRAM中相应位组连续读出， 这称为猝发式读取。
高性能主存储器
➢ EDRAM内存条
▪ 一片EDRAM的容量为1M×4位，8片这样的芯片可组成 1M×32位的存储模块。
第三章存储系统
DRAM的刷新
➢ 集中刷新方式
DRAM的刷新
➢ 分散刷新方式
DRAM的刷新
➢ 异步刷新方式
▪ 前两种方式的结合，在规定的刷新 时间内将所有单元刷新一遍。
DRAM的刷新
➢ 两ห้องสมุดไป่ตู้标准刷新操作
▪ 只用RAS信号刷新； ▪ CAS在RAS之前的刷新。
• 这种方式是在RAS之前使CAS有效，启动内部 刷新计数器，产生需要刷新的行地址，而忽 略外部地址线上的信号。