第1章 集成电路的基本制造工艺
1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么? 答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。
第2章 集成电路中的晶体管及其寄生效应 复 习 思 考 题
2.2 利用截锥体电阻公式，计算TTL “与非”门输出管的CS r ，其图形如图题2.2
所示。
提示：先求截锥体的高度
up BL epi mc jc epi T x x T T -----= 然后利用公式： b
a a
b WL T
r c -•
=
/ln 1ρ ，
2
1
2••
=--BL C E BL S C W L R r b
a a
b WL
T
r c -•
=
/ln 3ρ 321C C C CS r r r r ++=
注意：在计算W 、L 时, 应考虑横向扩散。
2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大?
答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。
2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下 ，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版图。给出设计条件如下： 答： 解题思路
⑴由0I 、α求有效发射区周长Eeff L ；
⑵由设计条件画图
①先画发射区引线孔；
②由孔四边各距A D 画出发射区扩散孔； ③由A D 先画出基区扩散孔的三边； ④由B E D -画出基区引线孔； ⑤由A D 画出基区扩散孔的另一边；
⑥由A D 先画出外延岛的三边； ⑦由C B D -画出集电极接触孔； ⑧由A D 画出外延岛的另一边； ⑨由I d 画出隔离槽的四周；
⑩验证所画晶体管的CS r 是否满足V V OL 4.0≤的条件，若不满足，则要对所作
的图进行修正，直至满足V V OL 4.0≤的条件。（CS C OL r I V V 00
ES += 及己知
V V C 05.00ES =）
第3章 集成电路中的无源元件 复 习 思 考 题
3.3 设计一个4k Ω的基区扩散电阻及其版图。 试求： (1) 可取的电阻最小线宽min R W =?你取多少?
答：12μm
(2) 粗估一下电阻长度，根据隔离框面积该电阻至少要几个弯头?
答：一个弯头
第4章 晶体管晶体管逻辑(TTL)电路 复 习 思 考 题
4.4 某个TTL 与非门的输出低电平测试结果为 OL V =1V 。试问这个器件合格吗?上 机使用时有什么问题? 答：不合格。
4.5 试分析图题4.5所示STTL 电路在导通态和截止态时各节点的电压和电流，假定各管的
β=20, BEF V 和一般NPN 管相同， BCF V =0.55V , CES V =0.4～0.5V , 1
CES V =0.1～0.2V 。
答：（1）导通态（输出为低电平）
V V B 1.21= ， V V B 55.12= ，V V B 2.13= ，V V B 5.04= ，V V B 8.05= ，
mA I I B R 1.211== ，mA I I C R 9.422== ，mA I I I R E R 25.0534≈≈≈ mA I B 012.03= ，04≈B I ，mA I B 4.35= ，mA I I RB B 2.066== mA I E 72= ，mA I I RC C 2.366== ，mA I CCL 2.7= （2）截止态（输出为高电平）
V V B 1.11= ，V V B 5.02= ，V V B 95.41= ，V V B 2.44=
mA I I B R 79.211== ，mA I R 1.24= ，0652≈==B B B I I I ，4B I 与0I 有关 4421B R R R CCH I I I I I +++=
4.7 要求图题4.7所示电路在低电平输出时带动20个同类门，试计算输出管 5Q 的集电极串联电阻的最大值 5CS r ,max
是多少?
答：24Ω
4.8 试分析图题4.8所示两种电路在逻辑功能上的差别及产生差别的原因，并写出F ，F ′的逻辑表达式。
答：BC A F += , '
'
'
'
C B A F =
4.9 写出图题4.9所示电路的输入与输出的逻辑关系。
答：DE ABC •
4.11 写出图题4.11所示电路的Q 与A ，B 的逻辑关系，并说明为什么输出级一定要用有源泄放电路。
答：B A Q ⊕=
第5章 发射极耦合逻辑(ECL)电路 不做习题
第6章 集成注入逻辑( L I 2)电路
不做习题
第7章 MOS 反相器 复 习 思 考 题
7.1已知一自举反相器如图题7.1所示，其负载管的W/L=2，设其他参数为
T V =0.7V , DD V =5V , 25/101V A k -⨯=，忽略衬底偏置效应。
(1) 当 DD IH V V =时，欲使OL V =0.3V ，驱动管应取何尺寸?
答：⎪⎭
⎫
⎝⎛=9L W
7.2 有一E/D NMOS 反相器，若 TE V =2V ,TD V =-2V , R β=25,DD V =5V 。
(1) 求此反相器的逻辑电平是多少?
答：≈OL
V )
(22TE DD R TD
V V V -β
第8章 MOS 基本逻辑单元 复 习 思 考 题
8.2 图题 8.2为一E/D NMOS 电路。 (1) 试问此电路可实现何种逻辑运算?
答：B A ⊕
(2) 设 V V DD 5=, V V TD 3-=, V V TE 1=， 输入高电平为 DD IH V V =，输入低电平为
V V IL 0=。
求各种输入情况下电路的直流工作状态、各结点电位、各支路电流及直流功耗。 答：⑴设端V V V IL B 0==，而A 端又分两种情况：
