数字频率计设计2

  • 格式:doc
  • 大小:649.50 KB
  • 文档页数:24

下载文档原格式

  / 24
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

概述

频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟,对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数,此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长,得到的频率值就越准确,但闸门时间越长则没测一次频率的间隔就越长。闸门时间越短,测的频率值刷新就越快,但测得的频率精度就受影响。本文。数字频率计是用数字显示被测信号频率的仪器,被测信号可以是正弦波,方波或其它周期性变化的信号。

电子系统非常广泛的应用领域内,到处可见到处理离散信息的数字电路。数字电路制造工业的进步,使得系统设计人员能在更小的空间内实现更多的功能,从而提高系统可靠性和速度。

如配以适当的传感器,可以对多种物理量进行测试,比如机械振动的频率,转速,声音的频率以及产品的计件等等。因此,数字频率计是一种应用很广泛的仪器

数字集成电路广泛用于计算机、控制与测量系统,以及其它电子设备中。一般说来,数字系统中运行的电信号,其大小往往并不改变,但在实践分布上却有着严格的要求,这是数字电路的一个特点。数字集成电路作为电子技术最重要的基础产品之一,已广泛地深入到各个应用领域。

设计任务书

设计一简易数字频率计,其基本要求是:

1)测量频率范围0~9999Hz;

2)最大读数9999HZ,闸门信号的采样时间为1s;.

3)被测信号可以是正弦波、三角波和方波;

4)显示方式为4位十进制数显示;

5)使用EWB进行仿真;

6)输入信号最大幅值可扩展。

设计原理及方案

数字频率计是直接用十进制的数字来显示被测信号频率的一种测量装置。它不仅可以测量正弦波、方波、三角波和尖脉冲信号的频率,而且还可以测量它们的周期。

所谓频率就是在单位时间(1s)内周期信号的变化次数。若在一定时间间隔T内测得周期信号的重复变化次数为N,则其频率为f=N/T,据此,设计方案框图如图1所示:

图1 数字频率计组成框图

图中脉冲形成的电路的作用是将被测信号变成脉冲信号,其重复频率等于被测信号的频率f

。,时间基准信号发生器提供标准的时间脉冲信号,若其周期为X

1s,则们控电路的输出信号持续时间亦准确的等于1s。闸门电路由标准秒信号进行控制当秒信号来到时,闸门开通,被测脉冲信号通过闸门送到计数器译码显示电路。秒信号结束时闸门关闭,技计数器得的脉冲数N是在1秒时间内的累计

= N Hz

数,所以被测频率f

一整体电路设计

如图2(a),2(b)为数字频率计的工作过程图

图2(a)数字频率计的组成框图

图2(b)数字频率计的工作时序波形

经脉冲电路整形,变成如Ⅰ所示的数字频率计的工作过程是:被测信号f

与被测信号的周期相同。实际电路输出标准时间信号Ⅱ,脉冲波形,其周期T

设其高电平持续时间为1s,计数器的计数时间就是1s,计数器计得的脉冲数N (如图Ⅲ所示)就是被测信号的频率。

逻辑控制单元的作用有两个:

其一,产生清零脉冲④,使计数器每次从零开始计数;

其二,产生所存信号⑤,是显示器上的数字稳定不变。这些信号之间的时序关系如图2(b)所示数字频率计由时基电路、控制电路、闸门电路、计数锁存

和清零电路、脉冲形成电路和译码显示电路组成

二单元电路设计

⒈逻辑控制电路

根据图2(b)所示时序波形,在标准时间信号②结束时所产生的下降沿用来产生锁存信号⑤,同时锁存信号经过反相器有用来产生清零信号④,锁存信号的脉冲宽度由本身电路的时间常数决定。因此这两个脉冲信号④和⑤可疑由单稳态触发器产生,其电路如图3所示

设锁存信号⑤的脉冲宽度tw=1.1RC若取R=1000 KΩ、C=0.01 Uf,则,tw=1.1RC=0.011s。

⒉锁存器和清零

锁存器的作用是将计数器在1s结束时的计数值进行锁存,使显示器获得稳定的测量值。因为计数器在1s内要计算成千上万个输入脉冲,若不加锁存器,显示器上的数字将随计数器的输出而变化,不便于读数。如图2所示,1s的计数结束时。逻辑控制电路发出的锁存信号⑤,将计数器此时的值送到译码器,因此显示器的数字是稳定的。

选用了两片8D锁存器74LS273可以完成上述锁存功能。74LS273的真值表

如表1所示。

表1 74LS273真值表

当时钟脉冲CP的上升沿到来时,锁存器的输出等于输入,即Q=D。从而将4个十进制计数器即个位、十位、百位、千位的输出值送到锁存器的输出端。正脉冲结束后,无论输入端D为何值,输出端Q的状态仍然保持原来的状态。所以在计数周期内,计数器的输出不会送到译码显示器。

清零信号是在计数器的计算值送锁存后,为了下次计数而把计数器进行清零,所以在锁存信号发出后,利用反相器的功能得到一个对计数器清零的延时信号。有计数器74LS90的R9(0)端接低电平,而把R0(1)作为清零输入,该清零信号是高电平有效,而锁存信号也是高电平有效,而且计数器清零必须在单稳触发信号之后,故在延迟反相器的基础上再加个反相器得到计数器的清零信号。

⒊脉冲形成电路

脉冲形成电路的作用是将待测信号(如正弦波、三角波或者其他呈周期性变化的波形)整形为计数器所要求的脉冲信号,其周期不变。

将其他波形变换成脉冲波的电路有多种,如施密特触发器、单稳态触发器、比较器等,其中施密特触发器的应用较多。电路形式采用555构成的施密特触发器,电路原理如图4(a)所示。

图中R1与R2的作用是将被测信号进行电平移动,因为555构成的施密特触发器的上触发电平UT+ =2/3Ucc,下触发电平UT=1/3Ucc,如图4(b)所示。

4(a) 原理图

图4(b)波形图

输入信号的直流电平Uxo应该满足下列关系1/3Ucc

输入信号的幅度Uxm与直流电平Uxo和回差△UT有关,一般说来,△UT越小,对输入信号的幅值Uxm要求越小,如果需要减小回差,可以在555的控制端CO接入一个正电压。如果取+Ucc=+5V,回差△UT=1.67V。对于图4(b)所示的波形图,若取Uxo=1/3Ucc+1/2△UT=2.5V,则输入信号幅度为 Uxm>1/2△UT=0.83V.为使Uxo=2.5V,对于图4(a)所示电路,则取R1=R2=10KΩ。