青岛科技大学数电考试题
- 格式:doc
- 大小:925.00 KB
- 文档页数:4
(答案写在答题纸上,写在试题纸上无效)
一、选择题(每空1分,共20分)
1.二进制数1000.001转换为十进制数为( )
A.8.125
B.10.5
C.10.125
D.8.5 2.BCD 码(01010010)转换为十进制数为( )
A.38
B.82
C.52
D.28 3.下列函数式中,是最小项之和形式的为( )
A . 1(,,)'Y A
B
C A B C =+
B . 2(,,)''''''Y A B
C A B C AB C A BC =++ C . 3(,,)('')'Y A B C ABC A BC =+
D.
4(,,,)
'''Y A B C D A C D A C D A B
D =++ 4.已知Y=A+BC ,则下列说法正确的是( )
A. 当A=0、B=1、C=0时,Y=1
B. 当A=0、B=0、C=1时,Y=1
C. 当A=1、B=0、C=0时,Y=1
D. 当A=1、B=0、C=0时,Y=0 5.下列说法正确的是( )
A . 一般TTL 逻辑门电路的输出端彼此可以并接
B. TTL 与非门的输入伏安特性是指输入电压与输入电流之间的关系曲线
C. 输入负载特性指输入端对地接入电阻R 时,输入电流随R 变化的关系曲线
D. 电压传输特性是指TTL 与非门的输入电压与输入电流之间的关系 6.下列逻辑代数基本运算关系式中不正确的是( )。
A :A+0=0
B :A+A=A
C :A •A=A
D :A+1=1 7.要构成256×8的ROM 需要( )片128×4的ROM 芯片。 A :4 B :2 C :1 D :8
课程考试试题(A)
学期 学年 拟题人:
校对人: 拟题学院(系): 适 用 专 业:
8.图中74系列TTL 门电路的输出状态为Y1( );Y2( );Y3( );Y4( );Y5( );Y6( )(A :高电平 B :低电平 C :高阻)。
9.为了把串行输入的数据转换为并行输出的数据,可以使用( ) A . 寄存器 B . 移位寄存器 C . 计数器 D . 存储器 10.可以将输出端直接并联实现线与逻辑的门电路是( )
A.三态输出的门电路
B.推拉式输出结构的TTL 门电路
C.互补输出结构的CMOS 门电路
D.集电极开路输出的TTL 门电路 11.单稳态触发器输出脉冲的宽度取决于( )
A.触发脉冲的宽度
B.触发脉冲的幅度
C.电路本身的电阻、电容参数
D.电源电压的数值
12.一片存储容量为8K 的只读存储器ROM 芯片应该有( )条地址线 A. 10 B. 11 C. 2 D. 13 13.和TTL 电路相比,CMOS 电路最突出的优势在于( )
A.可靠性高
B.抗干扰能力强
C.速度快
D.功耗低
14.四位并行输入寄存器输入一个新的四位数据时需要( )个CP 时钟脉冲信号 A. 0 B. 1 C. 2 D. 4 15.各种A/D 转换器电路类型中转换速度最快的是( )
A.并联比较型
B.逐次渐进型
C.双积分型
D.计数型 二、综合计算(20分) 1.(5分)用公式化简下列逻辑函数为最简与或表达式。
Y AB'A'B AB =++
&
&≥1
≥1
&
&EN
&
EN
≥1
Vcc V IH
悬空
Y1
Y2
Y3
Y4
Y5
Y6
Y710KΩ
V IL
51Ω
V IH
10KΩ
V IL
V IL
Vcc
1
1
51KΩ
V IL Vcc
V IL
悬空
=1
5.1KΩ
Vcc
V IL
Y8
悬空
2.(5分)用卡诺图化简下列逻辑函数为最简与或表达式。
)
,
,
,
(
),,,,,
(
)
,
,
(13
12
11
10
d
9
8
2
1
m
D
C,
B
A
Y∑
+
∑
=
3. (5分) 化简下列逻辑函数为最简与或表达式,方法不限。
Y(A,B,C,D)'(AB'A')''''
CD B A BC A C D
=+++约束条件0
AB CD
+=
4.(5分)将下式展开为最小项之和的形式。
Y(A,B,C,D)AC'D B'C'
D ABCD
=++
三、计算分析设计题(共60分)
1.(15分)试采用双8选1数据选择器74LS151(引脚见下页图3-1)设计一个监视交通信号灯工作状态的逻辑电路。正常情况下,红、黄、绿灯只有一个亮,否则视为故障状态,应发出报警输出信号,提醒有关人员修理。
2. (10分)下图是一个16×4位ROM,A
3A
2
A
1
A
为地址输入,D
3
D
2
D
1
D
为数据输出,
若将D
3D
2
D
1
D
视为A
3
A
2
A
1
A
的逻辑函数,试写出D
3
、D
2
、D
1
、D
的逻辑函数式(不需
要化简)。
3. (20分)时序电路设计:用同步十六进制计数器74LS161(引脚见下页图3-4)设计一个可变进制的计数器。要求在控制信号M=0时为十二进制,在M=1时为十进制。请标明计数器输入端和进位输出端。74LS161的功能表如下所示。注意此题使用置数法,用置零法不得分。
CLK R D’LD’EP ET 工作模式
×0 ×××置零
↑ 1 0 ××预置数
× 1 1 0 1 保持
× 1 1 ×0 保持(C=0)
↑ 1 1 1 1 计数