“数字电子技术”课程设计
实验报告
姓名：朱秋鸿
指导老师：杨杰
班级：08电子信息工程1班
学号：200841301101
时间：2010.6.25
目录
一、选题意义 (1)
二、方案论证选择 (2)
2.1 设计要求 (2)
2.2 系统框图 (2)
2.3 设计过程 (2)
三、电路仿真与设计 (3)
3.1所需芯片及芯片管脚图 (3)
3.2时、分、秒显示电路模块设计 (4)
3.3校时电路模块设计 (7)
3.4报时电路模块设计 (7)
3.5综合电路 (9)
四、电路调试及实物照片 (9)
4.1电路调试 (9)
4.2实物照片 (10)
五、存在的问题 (11)
六、课程设计心得体会 (11)
附录：
元件清单
参考资料
一、选题意义
数字电子钟是日常生活中常见的一种工具，大到机场等公共场所的时间屏幕，小到我们的手表、闹钟等，而且其报时功能也给人们提供了方便，因此，了解报时电子钟的工作原理是很有必要的，也很有趣，因此我选择了这个题目——整点报时数字钟。
数字电子技术课程的核心内容是时序逻辑电路、组合逻辑电路和触发器，这些也是我们学电子的学生最基本要掌握的知识，通过实践可以加深对课本知识的理解，能够处理一些实际中的情况，因此这次数电课程设计，我选择了数字电子钟这个题目，虽然这在日常生活中很常见，看起来也比较简单，但是其中包含的学问很多。在这个项目中，校时是一个很重要的模块，既要可以正常校时，又不能干扰到时间计数显示模块，而时间显示比较简单，用熟悉的芯片就可以做出来了，老师说过，对芯片等元器件的了解程度等于将军手中可以调动的兵力，掌握了芯片功能，也就掌握了主动权。
这次课程设计的选题——整点报时数字钟，不仅可以加深我对数字电子技术课程的理解，也可以提高自己的动手能力以及实际问题中解决问题的能力，培养对数字电子技术的兴趣。
二、方案论证选择
2.1设计要求
1.用秒脉冲作信号源，构成数字钟，显示秒、分、时
2.具有“对时”功能，即时间可以快速预置
3.具有整点提示功能。一种实现的方法是每到整点时触发“音乐芯片”或每到整点前几秒钟，发出如“的、的、的、答”声音信号。2.2系统框图
2.3设计过程
时间显示模块电路可以用3个CD4518作为核心芯片，进行级联，再辅以若干逻辑门，完成进位、置零等功能，CD4518是双十进制计数器，有两个时钟输入端，正好可以满足进位和校时的功能，而不会产生干扰，且有一个置零功能，可以组成六十进制和二十四进制的计数器。
整点报时模块电路用的是555芯片和一块CD4068芯片组成的电
路，555芯片可以接成多谐振荡器，提供交变信号使蜂鸣器发出声音，而整点报时的控制可以用CD4068实现，CD4068是8输入与/与非门，可以在整点之前输出脉冲信号，经过由555芯片组成的多谐振荡器，为其提供一个信号，这样由多谐振荡器输出端可以使蜂鸣器发出“嘀、嘀、嘀”的响声。
秒信号发生器可以用实验箱上的秒脉冲信号代替。
考虑到开关抖动现象，校时模块电路实验实验箱上的按键开关，每输出一个脉冲信号可以改变分个位和十个位，同时考虑到干扰问题，进位接线和校时接线接在不同的时钟输入端。
三、电路仿真与设计
3.1所需芯片及芯片管脚图
CD4518 CD4068
CD4002 CD4011
CD4069 555
3.2时、分、秒显示电路模块设计
整个电路的的核心芯片是CD4518，它是一个双10进制加法计数器，因此只需要三个芯片，进行级联即可实现两个六十进制和一个二十四进制计数器，再加上一些合适的逻辑门，实现置零和进位。
上图是秒显示电路设计图，右边为秒个位，左边为秒十位，秒个
位的电路中置零引脚和时钟输入端CP1必须接地，这是因为CMOS 的引脚不能悬空，否则会影响实验结果，CP0接秒脉冲信号，考虑到秒个位计数到9的时候必须进位，所以在显示0的同时输出一个进位信号，输出是0000，因此可以用一个或非门，当输出是0000的时候提供一个进位信号至秒十位的时钟输入端，秒十位另一个时钟输入端接地，当秒十位计数器计到5时，在输出为0110时提供一个信号到秒十位计数器的置零端，使其实现0110——0000，即六十进制。
上图是分计数显示电路设计图，原理与秒计数显示电路接近，分个位的时钟输入端接来自秒十位的进位信号，另外一个时钟输入端接校时电路模块，由于设计的过程是分块设计的，因此先将该时钟输入
端接地，分十位的原理也是一样的。
下图是时计数显示电路设计图，与分、秒不同的是，这一块是24进制，当时十位为0、1的时候，时个位正常从0—9显示；当时十位为2时，要求时个位的显示是0、1、2、3，然后就回到0，因此在置零这一部分接法不同于分、秒计数显示电路，考虑到当时计数器为23时必须变为00，即当时十位输出为0010、时个位输出为0100时，分别变为0000、0000，因此可用一个与门实现，按如图的接法，并且注意到时十位和时个位都必须置零。
3.3校时电路模块设计
校时模块的设计思路如图所示，使用实验箱上的消除抖动的按键开关，每按一次就输出一个信号，调节分个位和时个位，考虑到实际接线时可能会出现干扰现象，即校时模块中的校时信号会影响到原来的秒十位进位信号和分十位进位信号，所以进位信号输入和校时信号输入接在不同的时钟端，这刚好利用了CD4518有两个时钟输入端的优点。
3.4报时电路模块设计
报时电路模块中的报时信号输出电路如下图所示，用的芯片是CD4068，CD4068是一个8输入与/与非门，与非门的引脚分别接
