下载文档原格式
毕业设计题目基于PLC控制的四路智能抢答器系别电气工程系系专业电气自动化班级姓名学号指导教师日期 2010年12月设计任务书设计题目：基于PLC控制的四路智能抢答器设计要求：1.抢答器可同时供4组以下选手参加比赛。
2.给竞赛主持人设置了3个控制按钮，用来控制开始.复位.停止。
3.每当主持人发出开始抢答指令后，选手按下抢答器按钮，则数码管就显示编号，同时绿色指示灯亮，音响电路发出声响提示信号（持续三秒），选手答题完毕后，由主持人按下复位按钮，系统开始下一轮抢答。
4.违规抢答：若选手在未开始抢答时提前抢答了，则视为违规，违规时数码管显示其编号同时红灯亮音响电路发出声响。
5.抢答限时：当主持人按下抢答器按钮时定时器T0开始计时（设定15秒）若15秒限制到时仍无人抢答则黄灯亮音响电路发出声响，以示选手放弃该题。
6.答题限时：在抢答成功后，主持人按下答题计时按钮，同时数码管显示答题倒计时时间，此设定为30秒，选手必须在设定时间内完成答题，否则，音响电路发出超时报警信号。
设计进度要求：第一周：确定题目，查阅相关资料。
第二周：根据设计要求分析PLC声光智能抢答器的工作原理。
第三周: 收集PLC声光智能抢答器的资料,对硬件进行设计。
第四周：从整体出发对PLC声光智能抢答器软件进行设计。
第五、六周：进行上机调试程序，找出问题，进行修改，并改进设计。
第七、八周：撰写毕业设计论问，进行毕业答辩。
指导教师（签名）摘要PLC四路智能抢答器是最简单竞赛抢答系统，具有结构简单、操作方便、安全可靠、造价低、发展前景广阔、功能强大等优点。
抢答器广泛用于电视台娱乐性质的竞赛抢答活动，为竞赛增添了刺激性，在精神上丰富了人们的业余生活。
抢答器在竞赛中能准确、公正、直观地判断出第1抢答者。
通过抢答器的指示灯显示、数码显示和警示蜂鸣等手段指示出第1抢答者。
在PLC的三种编程语言中，梯形图和语句表是PLC最基本的、最常用的编程语言。
本次设计是利用PLC（Programmable Logic Controller）对四路智能抢答器进行控制。
EDA课程设计 VHDL四路智力抢答器eda课程设计--vhdl四路智力抢答器vhdl四路智力抢答器eda课程设计一、任务与目的1.1熟练掌握eda工具软件quartus的使用1.2熟识采用vhdl硬件描述语言叙述数字电路1.3学会采用vhdl展开大规模集成电路设计1.4学习使用cpld/fpga实验系统硬件验证电路设计的正确性1.5初步掌握eda技术并具备一定的可编程逻辑芯片的开发能力二、设计题目与建议2.1设计题目四路智力竞赛抢答器2.2设计建议1.按所布置的题目要求，每一位学生独立完成全过程2.分模块层次化的设计；3.各功能模块的底层文件必须用vhdl语言设计，顶层文件可以用vhdl语言设计，也可以用原理图设计。
2.3设计内容设计一个可容纳四组参赛者同时抢答的数字抢答器。
主持人可控制系统发的清零和抢答的开始，控制电路可实现最快抢答选手按键抢答的判别和锁定功能，并禁止后续其他选手抢答。
抢答选手确定后给出选手编号的显示，抢答选手的编号显示保持到系统被清零为止，若提前抢答则对相应的抢答组发出警告。
*拓展内容：减少答题限时的功能，在确认了答对顺利有效率后，存有主持人按下答题限时功能键，开始9s的倒计时。
在计时结束后，超时提示led闪烁。
在主持人按下clear 开关时限时复位。
三、功能分析四路智力竞赛抢答器按功能设计分为三个模块1.答对锁存模块，在主持人收到答对指令后（start=’1’），若存有参赛者按下答对按钮，则显示器显示抢答组别，同时电路处于自锁状态，使其它组的抢答器不起作用。
主持人可以用清零按钮进行清零（clr=’0’）.若抢答指令未发出（start=’0’），而有参赛者按下抢答按钮，则发出警告信号（alm=1）.2.表明功能模块，在参赛者答对信号（界别）收到后，对参赛者信号展开译码，然后用7段数码管显示出来。
3.计时模块，在确认了答对顺利有效率后，存有主持人按下答题限时功能键，已经开始9s的好像计时。
四路抢答器设计报告专业：物理学班级：09物理学2班姓名：xxx 学号：1226姓名：xxx 学号：1251姓名：xxx 学号：1225姓名：xxx 学号：1208姓名：xxx 学号：1231指导老师： xx日期：2012年6月12日摘要抢答器作为一种工具，已广泛应用于各种智力和知识竞赛场合。
本设计是以四路抢答为基本理念，考虑到依需要设定限时和记数的原理，利用AT89C52单片机以及外围接口实现的抢答系统，利用单片机的定时器/ 计数器定时和记数的原理，将软件、硬件有机地结合起来，使得系统能够正确地进行计时，同时使数码管能够正确地显示时间。
用开关做键盘输出，蜂鸣器给出声响提示。
同时系统能够实现：抢答开始后，若有选手先按动抢答按钮，该选手编号就会在显示器上显示同时蜂鸣器会发出音响，而且禁止其他选手抢答。
优先抢答的选手的编号一直保持到主持人将系统清零为止。
抢答器同时具有限时抢答功能。
当主持人按下按钮后，定时器开始倒计时，并显示倒计时时间（15s）。
如果时间已到，无人抢答，则本次抢答无效。
本次实验巧妙运用单片机技术，大大的减少了电路的复杂性。
关键词：AT89C52 数码管抢答器计时目录一、设计任务和要求 (4)二、方案的选择的论证 (5)三、原理图 (7)四、电路图及工作原理 (9)五、组装与调试 (10)六、电路的特点 (12)七、元器件列表 (13)八、参考文献 (13)九、感想和体会 (13)十、附录 (17)一、设计任务及要求1、设计任务设计一台可供4名选手参加比赛的智力竞赛抢答器。
由主持人控制抢答开始开关和系统清零开关，用数码管抢答倒计时间，由“15”倒计到“00”时，无人抢答，蜂鸣器给出响声提示。
选手抢答时，数码管上显示选手组号，同时蜂鸣器给出响声提示，倒计时停止。
2、设计要求1）抢答器同时供4名选手，用1、2、3、4表示4名选手，选手各用一个抢答按钮，按键的编号与选手的编号相对应。
2）主持人控制两个按钮，作用是整个系统的清零以及抢答的开始。
目录前言 (2)摘要 (3)第1章设计内容及要求 (4)1.1设计目的 (4)1.2设计要求 (4)第2章设计思路方框图 (5)2.1 设计思路 (5)2.2 设计原理方框图 (5)第3章单元电路图及其原理说明 (6)3.1 方案一设计原理 (6)3.2 方案二设计原理 (9)3.3 方案的选择 (13)第四章电路测试与仿真 (14)4.1电路测试与仿真 (14)第五章四路抢答器元器件清单 (16)5. 1四路抢答器元器件清单 (16)第六章焊接电路图及元件资料 (17)6.1 元件资料 (17)6.2焊接电路 (19)第七章实验总训 (20)第八章参考文献 (21)前言进入21世纪越来越来多的电子产品出现在人们的日常生活中，例如企业、学校和电视台等单位常举办各种智力竞赛, 抢答记分器是必要设备。
过去在举行的各种竞赛中我们经常看到有抢答的环节，举办方多数采用让选手通过举答题板的方法判断选手的答题权，这在某种程度上会因为主持人的主观误断造成比赛的不公平性。
人们于是开始寻求一种能不依人的主观意愿来判断的设备来规范比赛。
因此，为了克服这种现象的惯性发生人们利用各种资源和条件设计出很多的抢答器，从最初的简单抢答按钮，到后来的显示选手号的抢答器，再到现在的数显抢答器，其功能在一天的趋于完善不但可以用来倒计时抢答，还兼具报警，计分显示等等功能，有了这些更准确地仪器使得我们的竞赛变得更加精彩纷呈，也使比赛更突显其公平公正的原则。
今天随着科技的不断进步抢答器的制作也更加追求精益求精，人们摆脱了耗费很多元件仅来实现用指示灯和一些电路来实现简单的抢答功能，使第一个抢答的参赛者的编号能通过指示灯显示出来，避免不合理的现象发生。
但这种电路不易于扩展，而且当有更高要求是酒无法实现，例如参赛人数的增加。
随着数字电路的发展，数字抢答器诞生了，它易于扩展，可靠性好，集成度高，而且费用低，功能更加多样话，是一种高效能的产品。
而如今在市场上销售的抢答器大多采用可编程逻辑元器件，或利用单片机技术进行设计，本次设计主要利用常见的74LS系列集成电路芯片和555芯片，并通过划分功能模块进行各个部分的设计，最后完成了四路智力竞赛抢答器的设计。
智力竞赛抢答计时器一、设计要求与任务1设计任务智力竞赛抢答器是一名裁判员，他的任务是从若干竞赛者中确定最先抢答者，并要求参赛者在规定的时间里回答完问题。
本设计要求设计一个四人参加的智力竞赛抢答器，每个参赛者控制一个按钮，用按动按钮发出抢答信号；竞赛主持人另有一个按钮，用于将电路复位，竞赛开始后，先按动按钮者将对应的一个发光二级管点亮，此后其他三人再按动按钮对电路不起作用，同时电路具有回答问题时间控制功能，要求回答时间小于60秒（显示0~59），时间显示选用倒计时方式，当达到规定时间时给出警告（警告灯闪烁）。
2设计要求1）4名选手编号分别为1，2，3，4；各有一个按钮，按钮的编号与选手编号灯对应，也分别为1，2，3，4；2）给主持人设置一个控制开关按钮，用来控制系统清零（抢答显示灯，数码管灭灯）和抢答的开始。
3）抢答器具有数据锁存和显示功能。
抢答开始后，若有选手按动抢答按钮，该选手编号立即补锁存，并输入编码电器，并在抢答显示器上显示时钟倒计时，封锁其他选手抢答。
直到抢答倒计时回到“0”后，回答时间到，由主持人将系统清零；4）抢答器具有定时（60秒）回答功能，当主持人按下开始按钮，并有选手第一时间抢答时，定时器开始计时，并在数码管上显示倒计时时间，倒计时结束时，回答时间到，蜂鸣器音响持续1秒，由主持人手动清零，进入下一道题的抢答环节；5）计时器采用频率为1HZ的脉冲信号作为定时计数器的CP信号，抢答电路中74LS161，CP则采用1KHZ，观察较为明显些。
二、硬件电路设计及描述由于设计任务是倒计时器，所以要用到减法器，又因为是十进制的所以我选择的主要芯片是74LS192两片，抢答功能，我利用了74LS161的预置功能，若有选手抢答时，74LS161不断反馈，不断循环预置功能，预置后，其他选手再按下抢答开关，也显示不出来，被封锁；接下来是实现显示的功能，我用的是74LS48芯片和共阴极七段显示器个两片，再根据需要我还用了74LS00（与非门）、74LS04（非门）。
四人智力竞赛抢答器设计一、 设计目的1.掌握四人智力竞赛抢答器电路的设计、组装与调试方法。
2.熟悉数字集成电路的设计和使用方法。
二、 设计任务与要求1.设计任务设计一台可供4名选手参加比赛的智力竞赛抢答器。
用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器连续响0.5秒。
选手抢答时，数码显示选手组号，同时蜂鸣器响0.5秒，倒计时停止。
2.设计要求(1)4名选手编号为：1，2，3，4。
各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。
(2)给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。
(3)抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。
抢答选手的编号一直保持到主持人将系统清零为止。
(4)抢答器具有定时（9秒）抢答的功能。
当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响，音响持续0.5秒。
参赛选手在设定时间（9秒）内抢答有效，抢答成功，扬声器响，音响持续0.5秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
(5)如果抢答定时已到，却没有选手抢答时，本次抢答无效。
系统扬声器报警（音响持续0.5秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。
(6)用石英晶体振荡器产生频率为1H z 的脉冲信号，作为定时计数器的CP 信号。
三、 四人智力竞赛抢答器电路原理及设计电路主要由脉冲产生电路、锁存电路、编码及译码显示电路、倒计时电路和音响产生电路组成。
当有选手抢答时，首先锁存，阻止其他选手抢答，然后编码，再经4线7段译码器将数字显示在显示器上同时产生音响。
主持人宣布开始抢答时，倒计时电路启动由9计到0，如有选手抢答，倒计时停止。
电子课程设计题目：抢答器电路设计系别：电气与电子工程系专业：自动化姓名：学号：指导教师：奥特曼河南城建学院2011年6月19日一、设计目的1、学习数字电路中的优先编码器、锁存器 、多谐振荡器、译码器、数据显示管 的综合应用。
2、熟悉抢答器的工作原理3、了解数字系统设计，调试及故障排除方法。
二、设计要求1、四组参赛者进行抢答，当抢答组按下抢答按钮时，抢答器能准确的判断 出抢答者。
2、抢答器应具有互锁功能，及某组抢答后能自动封锁其他各组进行抢答。
3、抢答器应具有限时功能，及限制抢答时间、答题时间等，要求显示时间 数据。
4、系统具有一个总的复位开关。
三、电路的总体结构 1，方案比较 一， 方案一1、电路的总体原理框图抢答电路选用优先编码器 74LS148 和锁存器 74LS297 来完成。
该电路主要完定时电路译码器电路显示电路秒脉冲产生电路优先编码器电路控制电路抢答按钮锁存器主持人控制开关译码器显示电路成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。
定时电路原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和1个7段数码管即相关电路组成。
具体电路如图所示。
一块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。
按键弹起后，计数器开始减法计数工作，并将时间显示在七段数码显示管上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，同时以后选手抢答无效。
结合我们的实际经验及考虑到元器件的成本，我们选择的电阻值为R1=15K，R2=68K，C=10uF，代入到上式中即得，即秒脉冲。
二，方案二抢答电路：使用74ls175作为锁存电路，当有人抢答时，利用锁存器的输出信号号将时钟脉冲置零，74ls175立即被锁存，这时抢答无效，使用74ls148作为编码器，对输入的型号进行编码，输出4位的BCD码，再将这四位的BCD 码输入共阴数码管里显示出抢答者的编号。
四路智力竞赛抢答装置一、实验目的1、 学习数字电路中D 触发器、分频电路、多谐振荡器、CP 时钟脉冲源等单元电路的综合运用。
2、 熟悉智力竞赛抢赛器的工作原理。
3、 了解简单数字系统实验、调试及故障排除方法。
二、实验原理图8－1为供四人用的智力竞赛抢答装置线路，用以判断抢答优先权。
a ．四路抢答主电路c. 1KHz 非对称型多谐振荡器 b. 指示灯隔离驱动电路图8－1智力竞赛抢答装置原理图图中F1为四D触发器74LS175，它具有公共置0端和公共CP端,引脚排列见附录；F2为双4输入与非门74LS20；F3是由74LS00组成的多谐振荡器；F4是由74LS74组成的四分频电路，F3、F4组成抢答电路中的CP时钟脉冲源，抢答开始时，由主持人清除信号，按下复位开关S1，74LS175的输出Q1～Q4全为0，所有发光二极管LED均熄灭，当主持人宣布“抢答开始”后，首先作出判断的参赛者立即按下开关，对应的发光二极管点亮，同时共同的信号灯或蜂鸣器发出接通信号，通过与非门F2送出信号锁住其余三个抢答者的电路，不再接受其它信号，直到主持人再次清除信号为止。
三、实验设备与器件1、+5V直流电源2、逻辑电平开关3、逻辑电平显示器4、双踪示波器5、数字频率计6、直流数字电压表7、74LS175、74LS20、74LS74、74LS008、继电器、灯泡9、开关5个、导线若干四、实验内容1、测试各触发器及各逻辑门的逻辑功能。
试测方法参照实验二及实验九有关内容，判断器件的好坏。
2、按图8－1接线，抢答器五个开关接实验装置上的逻辑开关、发光二极管接逻辑电平显示器。
3、断开抢答器电路中CP脉冲源电路，单独对多谐振荡器F3及分频器F4进行调试，调整多谐振荡器10K电位器，使其输出脉冲频率约4KHz，观察F3及F4输出波形及测试其频率。
4、测试抢答器电路功能接通+5电源，CP端接实验装置上连续脉冲源，取重复频率约1KHz。
（1）抢答开始前，开关K1、K2、K3、K4均置“0”，准备抢答，将开关S置“0”，发光二极管全熄灭，再将S置“1”。
前言 (3)一、项目名称 (3)二、设计目的 (3)三、设计任务与要求3.1 设计任务： (4)3.2 设计要求 (4)四、四人智力竞赛抢答器设计4.1 基本功能 (4)4.2 扩展框图 (4)4.3 系统框图 (4)五、总模块图 (5)六、仿真图 (5)七、结论 (7)八、管脚绑定 (7)九、源代码 (8)前言进入21世纪越来越来多的电子产品出现在人们的日常生活中，例如企业、学校和电视台等单位常举办各种智力竞赛, 抢答记分器是必要设备。
过去在举行的各种竞赛中我们经常看到有抢答的环节，举办方多数采用让选手通过举答题板的方法判断选手的答题权，这在某种程度上会因为主持人的主观误断造成比赛的不公平性。
人们于是开始寻求一种能不依人的主观意愿来判断的设备来规范比赛。
因此，为了克服这种现象的惯性发生人们利用各种资源和条件设计出很多的抢答器，从最初的简单抢答按钮，到后来的显示选手号的抢答器，再到现在的数显抢答器，其功能在一天的趋于完善不但可以用来倒计时抢答，还兼具报警，计分显示等等功能，有了这些更准确地仪器使得我们的竞赛变得更加精彩纷呈，也使比赛更突显其公平公正的原则。
今天随着科技的不断进步抢答器的制作也更加追求精益求精，人们摆脱了耗费很多元件仅来实现用指示灯和一些电路来实现简单的抢答功能，使第一个抢答的参赛者的编号能通过指示灯显示出来，避免不合理的现象发生。
但这种电路不易于扩展，而且当有更高要求是酒无法实现，例如参赛人数的增加。
随着数字电路的发展，数字抢答器诞生了，它易于扩展，可靠性好，集成度高，而且费用低，功能更加多样话，是一种高效能的产品。
而如今在市场上销售的抢答器大多采用可编程逻辑元器件，或利用单片机技术进行设计，本次设计主要通过划分功能模块进行各个部分的设计，最后完成了四路智力竞赛抢答器的设计。
一．项目名称基于FPGA的四路抢答器二、设计目的1、掌握四人智力竞赛抢答器电路的设计。
2、熟悉数字集成电路的设计和使用方法。
数电课程设计智力竞赛抢答器姓名：熊武学号：20110896学院：电气与电子工程专业：自动化班级110302指导教师：李岩四路多路智能抢答器设计前言关于这次设计的用于多人竞赛抢答的器件，在现实生活中很常见，尤其是在随着各种智益电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处是不仅能够锻炼参赛选手的反应能力，而且能增加节目现场的紧张、活跃气氛，让观众看得更有情趣。
可见抢答器在现实生活中确实很实用，运用前景非常广泛。
在知识竞赛中，特别是做抢答题时，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要有一个系统来完成这个任务。
如果在抢答中，只靠人的视觉是很难判断出哪组先答题。
这次设计就是用几个触发器以及三极管巧妙的设计抢答器，使以上问题得以解决，即使两组的抢答时间相差几微秒，也可分辨出哪组优先答题。
本文主要介绍了抢答器的工作原理及设计，以及它的实际用途。
目录一、实验目的……………………………………………………………二、设计内容及要求……………………………………………………三、总体设计思想与方案论证…………………………………………四、单元电路的设计、参数计算、器件选择及介绍………………….（一）、封锁电路…………………………………………………………………….（二）、脉冲电路……………………………………………………………………（三）、亮灯电路与蜂鸣器电路……………………………………………………五、总体电路设计图、工作原理及元器件清单………………………六、硬件电路安装、调试测试结果，出现的问题、原因及解决方法七、总结与体会…………………………………………………………八、参考文献………………………………………………………………………一、实验目的1．学习智力竞赛抢答器电路的工作原理。
2．学习综合数字电子电路的设计、实现和调试方法。
二、设计内容和要求设计实现一个可容纳四组参赛者的数字智力竞赛抢答器。
摘要本文设计可供四人抢答的抢答器电路并对其进行仿真。
首先本文提出了一种控制以及计时电路的方案，并对其进行了论证。
设计方案先利用D触发器及优先编码器74LS148N组成的抢答电路实施抢答电路的运行，然后利用555集成电路构成秒脉冲发生器；然后用其产生的矩形波触发倒计时计数器；运用输出的进位电压控制计时器的停止，并发生警报。
然后用Multisim9对电路进行仿真和整体的性能指标测试。
经过测验，得到了比较符合要求的仿真结果。
关键字：D触发器、优先编码器74LS148、七段显示译码器74LS48、555集成电路目录摘要 (I)目录 .............................................................................................................................. I I 绪论 . (1)第1章方案与论证 (2)1.1 设计要求 (2)1.2 方案论证 (2)第2章单元电路设计 (4)2.1 抢答器按键保持与封锁电路 (4)2.1.1 74LS74D触发器 (4)2.2 选手号码显示电路 (6)2.2.1 74LS148优先编码器 (6)2.2.2 74LS248七段译码器 (8)2.3 脉冲发生器电路 (10)2.3.1 555定时器 (10)2.4 8421BCD码递减计数器电路 (12)2.4.1 十进制可逆计数器74LS192 (12)2.5 抢答及限时鸣响电路 (14)2.5.1 74LS04非门 (14)2.5.2 74LS02与非门 (15)总结 (17)参考文献 (18)附录Ⅰ总电路图 (19)附录Ⅱ元器件清单 (20)绪论关于这次设计的用于多人竞赛抢答的器件，在现实生活中很常见，尤其是在随着各种智益电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处是不仅能够锻炼参赛选手的反应能力，而且能增加节目现场的紧张、活跃气氛，让观众看得更有情趣。
可见抢答器在现实生活中确实很实用，运用前景非常广泛。
在知识竞赛中，特别是做抢答题时，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要有一个系统来完成这个任务。
如果在抢答中，只靠人的视觉是很难判断出哪组先答题。
这次设计就是用几个触发器以及三极管巧妙的设计抢答器，使以上问题得以解决，即使两组的抢答时间相差几微秒，也可分辨出哪组优先答题。
本文主要介绍了抢答器的工作原理及设计，以及它的实际用途。
第1章方案与论证1.1 设计要求（1）设置一个系统清除和抢答控制开关S，该开关由主持人控制；（2）抢答器具有锁存与显示功能；（3）抢答器具有定时抢答功能，定时时间为60秒，当主持人启动"开始"键后，定时器进行减计时；（4）如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。
1.2方案论证方案一：用CD4511 、CD4068各一个电阻，开关，三级管和二级管若干及七段显示器构成抢答电路。
本电路的控制方法是利用开关进行输入编码当按键第一次就接下时，输出由1111110变为所接下的键值的BCD编码经4068 8输入与门和一个三级管控制后输出CD4511第五脚使其从底电平变为高电平，从而锁住CD4511，实现抢答功能。
计数器利用两个CD40110和CD4011组合成60秒的加法计数器。
此电路原理简单，制作方便，但显示不为倒计时，观看比较不方便。
方案二：抢答电路由四个D触发器74LS74N，或非门4002BT，开关若干，优先编码器74LS148及七段显示器等组成。
本电路的控制方法是利用开关进行高低电位的输入，当四个开关有一个有优先按下时，D触发器的输出端输出的高电位通过或非门进入其他D触发器的异步复位端从而使其他选手的输入信号锁存成无效。
倒计时电路由74LS192, 七段显示器，及555定时电路组成。
此电路的设计虽然较复杂，但是能很好实现所要求的功能。
通过比较二个方案的特点，本电路采用方案二！智力竞赛抢答器的设计方框图如图1.2所示。
包括抢答器电路，秒脉冲发生器电路、计数器电路、译码与显示电路、报警电路和外部控制电路（辅助时序控制电路）等六个部分组成。
计时电路递减计时，每隔1秒钟，计时器减1。
其中抢答器，计数器和控制电路是系统的主要部分。
抢答器电路完成抢答功能，计数器完成60秒计时功能，而控制电路完成计数器的直接清零、启动计数器、暂停/连续计数、译码显示电路的显示功能。
当计时器递减计时到零（既定时时间到）时，显示器上显示00，同时警报灯点亮。
图1.2 智力竞赛抢答器电路原理框图设计思路：利用D 触发器上的置位或复位实现抢答电路的信号的优先输入，通过优先编码器和显示译码器把优先抢答的选手号码显示出来；由定时器发出的秒脉冲信号经过递减计数器，译码器，再由数码管显示出来，中间包括控制电路。
抢答电路 显示电路 倒计时电路 CP 报警电路总控制电路显示电路发光二极管第2章 单元电路设计2.1 抢答器按键保持与封锁电路 2.1.1 74LS74D 触发器74ls74双上升沿D 触发器（有预置、清除端），1CP 、2CP 时钟输入端，1D 、2D 数据输入端，1Q 、2Q 、1Q ＿ 、2Q ＿ 输出端，CLR1、CLR2 直接复位端（低电平有效） ，PR1、PR2 直接置位端（低电平有效）。
负跳沿触发的主从触发器工作时，必须在正跳沿前加入输入信号。
如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。
而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号[1]。
这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。
边沿D 触发器也称为维持-阻塞边沿D 触发器。
工作原理:SD 和RD 接至基本RS 触发器的输入端，它们分别是预置和清零端，低电平有效。
当SD=0且RD=1时,不论输入端D 为何种状态，都会使Q=1，Q=0，即触发器置1；当SD=1且RD=0时，触发器的状态为0,SD 和RD 通常又称为直接置1和置0端。
我们设它们均已加入了高电平，不影响电路的工作。
工作过程如下:(1)CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。
同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D ，Q5=D ，Q6=Q5=D 。
(2)当CP 由0变1时触发器翻转。
这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。
Q3=Q5=D ，Q4=Q6=D 。
由基本RS 触发器的逻辑功能可知，Q=D 。
(3)触发器翻转后，在CP=1时输入信号被封锁。
这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D 通往基本RS 触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。
Q4为0时，将G3和G6封锁，D 端通往基本RS 触发器的路径也被封锁。
Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线；Q4输出至G3输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。
因此，该触发器常称为维持-阻塞触发器。
总之，该触发器是在CP 正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称。
与主从触发器相比,同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。
74LS74逻辑图如图2.1所示：图2.1 74LS74逻辑图74LS74功能表如表2.1所示：表2.1 74LS74功能表输入输出PR CLR CLK D Q0 1 ×× 1 01 0 ××0 10 0 ××H* H*1 1 ↑ 1 1 01 1 ↑0 0 11 1 0 ×Q00 按键保持与封锁电路图如图2.2所示：图2.2 按键保持与封锁电路图该电路可以完成两个功能：一是能够分辨出选手按键的先后顺序，并且能够锁存优先抢答选手的号码，同时译码显示电路显示编号；二是后面的选手按键操作将无效。
工作过程：开关J6开启时，则输入为高电位“1”，经过四个或非门后变成低电位“0”。
则四个D触发器的异步复位端将触发器置“0”，抢答电路处于系统清零状态；当J6闭合时，抢答电路处于工作状态。
当抢答开始，若J1先按键，则Q1端输出高电位“1”通过或非门变成低电位“0”，将其他D触发器置0，则抢答信号输出为“1110”（J4J3J2J1），然后通过输出选手号码显示电路显示对应号码。
2.2 选手号码显示电路2.2.1 74LS148优先编码器74LS148 为8 线－3 线优先编码器，共有54/74148和54/74LS148两种线路结构型式，将8条数据线（0－7）进行3线(4-2-1)二进制（八进制）优先编码，即对最高位数据线进行译码。
利用选通端（EI）和输出选通端（EO）可进行八进制扩展。
管脚0－7 编码输入端(低电平有效)，EI 选通输入端(低电平有效)，A0、A1、A2 三位二进制编码输出信号即编码输出端(低电平有效)，GS 片优先编码输出端即宽展端(低电平有效)，EO 选通输出端，即使能输出端。
74LS148逻辑图如图2.3所示：图2.3 74LS148逻辑图在实际工作中，同时有多个输入被编码时，必须根据轻重缓急，规定好这些控制对象允许操作的先后次序，即优先识别。
识别信号的优先级并进行编码的逻辑部件称为优先编码器。
编码器74LS148的作用是将输入I0～I78个状态分别编成二进制码输出，它的功能表见表2.2所示。
它有8个输入端，3个二进制码输出端，输入使能端EI，输出使能端EO和优先编码工作状态标志GS。
优先级分别从I7至I0递减[2]。
表2.2 74LS148功能表输入输出E1 0 1 2 3 4 5 6 7 A2 A1 A0 GS E0 1 ×××××××× 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 ×××××××0 0 0 0 0 1 0 ××××××0 1 0 0 1 0 1 0 ×××××0 1 1 0 1 0 0 1 0 ××××0 1 1 1 0 1 1 0 1 0 ×××0 1 1 1 1 1 0 0 0 1 0 ××0 1 1 1 1 1 1 0 1 0 1 0 ×0 1 1 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 12.2.2 74LS248七段译码器74LS248 是由与非门、输入缓冲器和7 个与或非门组成的BCD-7 段译码器/驱动器。
