数字电路分析
- 格式:doc
- 大小:1.98 MB
- 文档页数:5
AD 、DA 数字电路分析(完整电子教案)10.1 DA 转换器由于数字电子技术的迅速发展,尤其是计算机在控制、检测以及许多其他领域中的广泛应用,用数字电路处理模拟信号的情况非常普遍。
这就需要将模拟量转换为数字量,这种转换称为模数转换,用AD 表示(Analog to Digital );而将数字信号变换为模拟信号叫做数模转换,用DA 表示(Digital to Analog )。
带有模数和数模转换电路的测控系统大致可用图10.2所示的框图表示。
传感器放大器功率放大器执行部件A/D 转换器D/A 转换器数 字电 路图10.2 一般测控系统框图图中模拟信号由传感器转换为电信号,经放大送入AD 转换器转换为数字量,由数字电路进行处理,再由DA 转换器还原为模拟量,去驱动执行部件。
图中将模拟量转换为数字量的装置称为AD 转换器,简写为ADC (Analog to Digital Converter );把实现数模转换的电路称为DA 转换器,简写为DAC (Digital to Analog Converter )。
为了保证数据处理结果的准确性,AD 转换器和DA 转换器必须有足够的转换精度。
同时,为了适应快速过程的控制和检测的需要,AD 转换器和DA 转换器还必须有足够快的转换速度。
因此,转换精度和转换速度乃是衡量AD 转换器和DA 转换器性能优劣的主要标志。
【项目任务】测试电路如下所示,调试电路,分析该电路功能。
U11VDAC8D 0D 1D 2D 3D 4D 5D 6D 7OutputVref+Vref-VCC 5VVCC5VVCC 5V U174LS161D QA 14QB 13QC 12QD 11RCO15A 3B 4C 5D 6ENP 7ENT 10~LOAD 9~CLR 1CLK2U274LS161DQA 14QB 13QC 12QD 11RCO15A 3B 4C 5D 6ENP 7ENT 10~LOAD 9~CLR 1CLK2模拟输出波形U O图10.3数模转换电路(multisim)【信息单】DA 转换器是利用电阻网络和模拟开关,将多位二进制数D 转换为与之成比例的模拟量的一种转换电路,因此,输入应是一个n 位的二进制数,它可以按二进制数转换为十进制数的通式展开为:00112n 2n 1n 1n n 2222⨯+⨯++⨯+⨯=----d d d d D而输出应当是与输入的数字量成比例的模拟量AA =KD n =K (00112n 2n 1n 1n 2222⨯+⨯++⨯+⨯----d d d d )式中的K 为转换系数。
电工电子基础数字电路分析及应用任务1 逻辑门电路及应用观看周围事物,提显现象:(培养学生的观看能力)教室前门锁若有两把,如何样锁才能保证每来一个有其中一把钥匙人都能把门打开?(摸索) 如何样锁才能保证只有两人同时用钥匙才都能把门打开?(摸索)[答案略] 对生活进行与专业进行联系提问:(培养学生的分析能力) 在电子学中有哪个专业知识有类似作用?串联和并联在生活中还有哪些现象符合上述现象(课外完成) 依照生活中的一些量用逻辑电平来表达,提出正逻辑与负逻辑。
为了不加重学生的学习负担,由于在学习中少用到负逻辑故不要求学生把握负逻辑。
5.1.1 与门电路 一、 与逻辑关系当一件情况的几个条件全部具备之后,这件情况才能发生,否则不发生。
如此的因果关系称为与逻辑关系。
举例说明:以开锁为例和书上的开关串联为例。
让学生联系生活说明有哪些常见的与逻辑。
(讨论) 二、 与门电路1、 电路图 电路如右图8-9所示图8-9 二极管与门电路2、真值表输 入 输出 A B Y 0 0 0 0 1 0 1 0 0 1113、逻辑符号图5-2 与门逻辑符号关于与门电路要重点讲解,但关于其他门电路在相同内容和相似的分析过程中不再重复。
以留给学生一定的摸索空间,也为学生的个性化进展提供的前提。
4、逻辑函数式当V a 、V b 为高电平(5V ):V o 为高电平(4.7V );当V a 、V b 有一个是低电平(0V ): V o 为低电平因此该电路完成“与”逻辑功能,称为“与门”该符号是电气和电子工程师协会制订的标准,(既IEEE 标准)。
这是目前常用的标准,在新版杂志和书籍中广泛采纳。
但在阅读资料时可能还会遇到往常的资料采纳的往常的国际标准符号,我会在以后给同学们列出,期望同学们在现在阅读资料时不要感到生疏。
所谓真值表是指说明逻辑门电路输入端状态和输出端状态逻辑对应关系的表格从真值表能够看出:与门电路的逻辑功能是:“有0出0,全1出1”。
数字电路常见故障类型与检测方法及技巧分析摘要:随着近几年科学技术的不断创新和发展,数字电路也是越来越被广泛的应用到各个领域中。
因此,如何解决数字电路中常见的故障也成了现在亟须解决的问题。
下面笔者就针对数字电路中常出现的一些故障及如何解决这些故障做出详细的分析、说明。
关键词:数字电路常见故障检测方法技巧分析中图分类号:tn407 文献标识码:a 文章编号:1007-9416(2012)02-0167-02随着数字电路的广泛应用和推广,作为教育工作者的我们不但要能对数字电路的理论知识进行讲解,同时也要具备对数字电路中出现的故障进行分析,从而进一步解决的能力。
只有这样才能不断提高我们的教学水平和更好地培养学生。
1、数字电路产生故障的原因数字电路出现故障的类型很多,主要包括客观故障和主观故障两种。
即一种是由电路中本身的元件的老化等所产生的故障,而另一种是由人为的疏忽产生的故障。
下面就从产生故障的主观性和客观性,来对数字电路中常出现的两种故障进行分析。
1.1 客观性产生的故障1.1.1 电子元件的参数发生变化电子元件的参数在数字电路中所起的作用是非常重要的,细微的偏差都会产生很大的变动。
因此,在数字电路中电子元件的参数发生变化,一定会使数字电路出现故障。
由于电子元件在使用过程中会出现老化,进而导致电子元件参数下降。
除此之外,温度的变化也会导致电子元件参数发生变化。
1.1.2 电子元件、器件等的不良接触数字电路是由若干电子元件、器件组成的电路。
因此,各个元件、器件接触的情况也会引发数字电路出现故障。
由电子元件、器件接触不良引发数字电路发生故障的情况很多。
例如,插件的松动、焊点被氧化、焊接不牢靠等。
而这些情况都会造成电路板故障。
1.1.3 信号线的损坏信号线在电路板中所起的作用也是不容忽视的,信号线是电路板能否正常工作的保障之一。
但是由于电路板经常受潮湿和大电流等的影响,因此,就会导致信号线经常出现短路、烧损、断路等现象。
数字电路第6章(1时序逻辑电路分析方法)1、第六章时序规律电路本章主要内容6.1概述6.2时序规律电路的分析方法6.3若干常用的时序规律电路6.4时序规律电路的设计方法6.5时序规律电路中的竞争-冒险现象1.时序规律电路的特点2.时序规律电路的分类3.时序规律电路的功能描述方法§6.1概述一、时序规律电路的特点1、功能:任一时刻的输出不仅取决于该时刻的输入;还与电路原来的状态有关。
例:串行加法器:两个多位数从低位到高位逐位相加一、时序规律电路的特点2.电路结构①包含存储电路和组合电路,且存储电路必不行少;②存储电路的输出状态必需反馈到组合电路输入端,与输入变量共同确定组合规律的输出。
yi:输出信号xi:输2、入信号qi:存储电路的状态zi:存储电路的输入可以用三个方程组来描述:Z=G(X,Q)二、时序电路的分类1.依据存储电路中触发器的动作特点不同时序电路存储电路里全部触发器有一个统一的时钟源;触发器状态改变与时钟脉冲同步.同步:异步:没有统一的时钟脉冲,电路中要更新状态的触发器的翻转有先有后,是异步进行的。
二、时序电路的分类2.依据输出信号的特点不同时序电路输出信号不仅取决于存储电路的状态,而且还取决于输入变量。
Y=F(X,Q)米利(Mealy)型:穆尔(Moore)型:输出状态仅取决于存储电路的状态。
犹如步计数器Y=F(Q)三、时序规律电路的功能描述方法描述方法3、规律方程式状态转换表状态转换图时序图三、时序规律电路的功能描述方法(1)规律方程式:写出时序电路的输出方程、驱动方程和状态方程。
输出方程反映电路输出Y与输入X和状态Q之间关系表达式;驱动方程反映存储电路的输入Z与电路输入X和状态Q之间的关系状态方程反映时序电路次态Qn+1与驱动函数Z和现态Qn之间的关系三、时序规律电路的功能描述方法(2)状态〔转换〕表:反映输出Z、次态Qn+1和输入X、现态Qn间对应取值关系的表格。
(3)状态〔转换〕图:(4)时序图:反映时序规律电路状态转换规律及相应输入、输出取值关系的有向图形。
数字集成电路设计原理与使用分析摘要:本文首先针对数字集成的电路进行了概述,然后针对数字集成电路具体的设计,在MOS场效应的电晶体设计、CMOS的集成电路在互场效应上的设计、二级体电路的设计、电阻的设计、电容的设计上进行了分析,然后针对数字集成电路的使用,在制备薄圆晶片、外延工艺的技术、隔离工艺的技术上进行了分析,以供业界的各位同仁,予以参考、指导。
关键词:数字集成电路;集成电路;电路设计设计原理;前言:现阶段我国关于数字集成电路理论研究方面还存在一些不足,对于很多关键的部分,在研究方面尚未清晰明了,因此对于数字集成电路,为了真正的去实现深入的了解,对当中存在的各种异常,进行正确、深入的分析,真正的去实现我国的数字集成电路在技术方面的发展,本文在设计的核心工艺上展开不同的分析。
1数字集成电路的概述针对数字集成电路在理论方面的研究,首先就应该开始从“数的诞生”讲起,数在表达上有很多种方式,经常能见到的是十进制数,然而在计算机当中,对于数的处理默认为二进制数,就是说不论是多大、多小的数,在计算机当中都是通过,0、1所构成的二进制数来表示的,然而在数字集成电路领域内,0、1是用来表示信息在传输时,开关的实际状态,并且还要通过输入端口,对数字信息实施加工、处理,这种运算、处理的过程,称作逻辑集成的电路,因此数字集成电路在工作当中永远都处于饱和的状态,。
数字集成电路主要包括:半导体的记忆电路、触发电路、门电路,三者之间存在着非常显著的差异,门电路可以对信息进行存储,在触发时不需要特别指定的信息,而半导体的记忆电路,是需要采取对二进制数据,进行存储的方式,去实现电脑在运算时,在信息方面的指令记忆、结果的分析,因此就必须对其提供相应的数据,这些都只是一些简单、浅显的论述,深入分析之后就会发现,数字集成电路当中的重点、难点很多,然而只有弄清楚了数字集成电路,最基本的理论、运行时的原理,才可以对其实现更好的、有针对性的设计、使用。
问答:Point out design objects in the figure such as :design, cell, reference, port, pin, net, then write a command to set 5 to net ADesign: topReference: ADD DFFCell: U1 U2Port: A B clk sumPin: A B D QNet: A B SINSet_load 5 [get_nets A]why do we not choose to operate all our digital circuits at these low supply voltages?答:1)不加区分地降低电源电压虽然对减少能耗能正面影响,但它绝对会使门的延时加大2)一旦电源电压和本征电压(阈值电压)变得可比拟,DC特性对器件参数(如晶体管阈值)的变化就变得越来越敏感3)降低电源电压意味着减少信号摆幅。
虽然这通常可以帮助减少系统的内部噪声(如串扰引起的噪声),但它也使设计对并不减少的外部噪声源更加敏感)问道题:1. CMOS静态电路中,上拉网络为什么用PMOS,下拉网络为什么用NMOS管2. 什么是亚阈值电流,当减少VT时,VGS =0时的亚阈值电流是增加还是减少?3. 什么是速度饱和效应4. CMOS电压越低,功耗就越少?是不是数字电路电源电压越低越好,为什么?5. 如何减少门的传输延迟? P2036. CMOS电路中有哪些类型的功耗?7. 什么是衬垫偏置效应。
8. gate-to-channel capacitance CGC,包括哪些部分VirSim有哪几类窗口3-6. Given the data in Table 0.1 for a short channel NMOS transistor withVDSAT = 0.6 V and k′=100 µA/V2, calculate VT0, γ, λ, 2|φf|, and W / L:解答:对于短沟道器件:在选择公式的时候,首先要确定工作区域,表格中的所有VDS均大于VDSAT,所以不可能工作在线性区域。
第一章 数制和码制
(知识点分布在后面章节题型中)
一、不同数制间转换
1、将N进制数转换为10进制
D=∑kiNi (ki为第i位系数)
2、将10进制转化为2进制数
整数部分:将10进制数除以2,所得余数为2进制数的k0
将上面得到的商再除以2,所得余数为2进制数的k1
以此类推,直到得到的商为0,就得到了等值的2进制数。
小数部分:将10进制数小数乘以2,所得乘积的整数部分即k-1
将上面得到的乘积的小数部分乘以2,所得乘积的整数部分即k-2
以此类推,直到求出要求的位数为止,就得到了等值的2进制数。
3、2进制与8进制、16进制见的互相转换
2进制转换为8进制:2进制数整数部分由最低位向最高位每3位分为一组,小数部分由最
高位向最低位每3位分为一组(位数不够补0),将每一组代之以等值的8进制数。
2进制转换为16进制:2进制数整数部分由最低位向最高位每4位分为一组,小数部分由最
高位向最低位每4位分为一组(位数不够补0),将每一组代之以等值的16进制数。
8进制转换为2进制:将8进制数的每一位代之以等值的3位2进制数并按原顺序排列。
16进制转换为2进制:将16进制数的每一位代之以等值的4位2进制数并按原顺序排列。
二、原码、反码、补码之间的转换
符号位0表示正数,1表示负数
正数:原反补码相同
负数:反码=原码符号位不变其他位求反
补码=反码加一
两数和的补码=两数补码的和
两数和的反码=两数反码的和(符号位参与运算,有进位时循环相加)
第二章 逻辑代数基础
(化简或逻辑函数形式变换:卡诺图化简、逻辑表达式化简、最小项即标准与或式,最大项
即标准或与式)
与或式取反两次>与非式
或与式取反两次>或非式
原式取反>与或式取反一次>或与式
基本公式:A+B*C=(A+B)(A+C) A+AB=A AB+A’C+BC=AB+A’C
A+0=A, A*1=A A+A’B=A+B (A+B)(A’+C)(B+C)=(A+B)(A’+C)
A+1=A, A*0=0 A(A+B)=A AB+A’B=A
A+A=A, A*A=A A(A’+B)=AB (A+B)(A+B’)=A
1、 将逻辑函数式化为最小项之和的形式:
将函数式化为与或式,利用公式A+A’=1将每个乘积项中缺少的因子补齐。
2、 将逻辑函数式化为最大项之积的形式:
将函数式化为或与式,利用公式AA’=0将每个括号内缺少的因子补齐。
3、 卡诺图化简:
画出表示逻辑函数的卡诺图;
找出可以合并的最小项,把他们圈起来;
选择化简后保留的乘积项:
原则:这些乘积项必须包含函数式中所有的最小项,即包含卡诺图中全部的1;
所用的乘积项数目最少,即用最少的可合并的圈将卡诺图中的1圈进去;
每个乘积项的因子最少,即每个圈尽可能的大。
第三章 门电路(
TTL部分:OC门或三态门;CMOS部分:由电路图写逻辑表达式)
OC门可线与
第四章 组合逻辑电路(
分析题;设计题(译码器、数据选择器))
分析:根据所用器件本身固有的逻辑功能写出输入与输出之间关系的逻辑函数式;
用加在输入端的变量名称和输出端的变量名称代替上述逻辑函数式中对应端
的名称,就得到了所分析电路的逻辑式。为便于更加直观的显示电路的逻辑功
能,有时还需列出电路的逻辑真值表。
设计:
1、数据选择器
( 标准与或式,提供地址变量的全部最小项,总允许端S低有效)
进行逻辑抽象,用逻辑函数的形式来描述所要实现的逻辑功能;
写出逻辑函数式;
选定数据选择器器件。若函数有M个输入变量,选用的数据选择器有n位地址
输出,应取M≤n+1,以M=n+1时器件利用最充分。
将逻辑函数式化为最小项之和的形式,并与数据选择器输出的逻辑函数式对
照比较,确定输入变量在地址输入端和数据输入端应如何连接。
画出逻辑电路图。
2、译码器
(最小项的非的形式,将逻辑函数式化为标准与非式再转化为与非与非式)
进行逻辑抽象,用逻辑函数的形式描述所要实现的逻辑功能;
写出逻辑函数式;
选定译码器器件。因为输入为n位的二进制译码器在输出端给出n位变量的全部最
小项,所以为设计具有M个输入变量的逻辑函数,必须选n≥M。而且,在n=M
时对译码器的利用最充分;
将逻辑函数式化为最小项之和的形式,并用译码器产生这些最小项。然后利用或
门或者与非门将这些最小项相加,就得到所设计的逻辑函数。
画出逻辑电路图。
第五章 触发器